KR20020065152A - 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시소자 및 그 제조 방법 - Google Patents

Abstract

본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자는 집속 전극이 게이트 전극과 동일 평면상에 형성된 코 플레너(co planar)형의 전계 방출형 표시 소자에서, 게이트 전극이 전계 방출형 표시 소자의 화소의 중심인 이미터 영역을 가로지르도록 형성된다.

여기서, 집속 전극은 게이트 금속을 둘러싸고 형성되었으며 집속 전극상에 전계 방출형 표시 소자의 상하부 기판을 지지하는 스페이서가 접지되어 형성된다.

이상에서와 같이 본 발명은 집속 전극을 게이트 전극과 일체형 마스크로 제작함으로서 공정의 수를 줄일 수 있고 스페이서의 장착에도 용이하며 또한 이미터 픽셀의 중앙 부분을 제거함으로서 집속 전극이 없는 측면 부분의 단점을 보완하여 전자 빔의 퍼짐 현상을 방지할 수 있다.

Description

코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자 및 그 제조 방법{The FED and the manufacturing method which is equipped with focusing electrode of the co-planar type}

본 발명은 전계 방출형 표시 소자의 제조 분야에 관한 것으로서, 특히 집속 전극을 게이트 전극과 일체형 마스크로 제작함으로서 공정의 수를 줄일 수 있으며 스페이서의 장착에도 용이하며 또한 이미터 픽셀의 중앙 부분을 제거함으로서 집속 전극이 없는 측면 부분의 단점을 보완하여 전자 빔의 퍼짐 현상을 방지할 수 있는코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자 및 그 제조 방법에 관한 것이다.

전계 방출형 표시 소자의 공정 방법은 현재 수없이 많은 과정이 존재하고 있다. 그 중에서도 고진공 유지 기술, 봉인(sealing) 기술, 게터 설치 기술, 저전압 형광체 기술, 이미터 설계 기술, 집속 전극 설치 기술 등이 중요한 과정에 속한다.

만일 브이지에이(VGA)급 이상의 패널을 제작하려면 이중에서도 집속 전극 설치 방법 및 이미터 설계 기술 등이 매우 중요하다.

제1도는 종래의 전계 방출형 표시 소자의 집속 전극 및 게이트 전극의 구조를 나타낸 도면이다.

도1을 참조하면, 도1의 (a) 방법은 전계 방출형 표시 소자 패널의 게이트 전극(100)과 집속 전극(110)을 코 플래너(co-planar)의 방법으로 설계시 많이 사용하는 것이고 이러한 방법은 형광체(120)를 사이에 두고 상기 게이트 전극(100)과 집속 전극(110)을 얻갈리게 두어 전계를 조절하였다.

그러나 이러한 방법도 자세히 보면 4각의 한 모서리 부분이 비어 있는 모양을 이루어 그 부분의 빔 퍼짐 현상이 커질 수 있다.

도1의 (b)의 구조는 4극 구조의 전극 형태이다. 이 구조는 단일 층에서는 설계가 불가능하고 게이트 전극(130) 공정이 다 끝난 다음에 집속 전극(140) 공정을 해야 하는 이중 공정이 필요하다.

코-플래너란 집속 전극이 게이트 전극이나 이미터와 동일 평면상에 존재하는 것을 말한다. 만일 집속 전극이 게이트 전극 위에 있거나 게이트 전극과 게이트 전극 사이의 빈 공간에 존재하여 1~수십㎛이상의 높이까지 쌓여 있다면 이는 4극 구조의 전극이 된다.

이러한 4극 구조는 캐소드 기판의 제작이 다 끝난 후 집속 전극을 제작하기 때문에 이미터에 커다란 손상을 줄 수가 있다. 또한 수십 ㎛의 높이로 제작하려면 기타의 증착 공정으로는 불가능하다.

다시 말해서 유전체이면서 높이 쌓을 수 있고 에칭 공정이 필요하지 않은 폴리이미드 같은 물질을 사용해야 하는데 이는 클리닝 공정과 같은 아주 세밀한 역할을 통하여 영향을 받는 전계 방출형 표시 소자의 제작 공정에서는 매우 어려운 공정중의 하나이다.

물론 현재 나와 있는 시뮬레이션 결과에 의하면 3극 구조의 코-플래너와 4극 구조의 비교에 의하면 4극 구조가 집속 역할을 잘 하는 것으로 나와 있다.

그러나 이것은 다른 공정의 변수로 해결할 수 있는 부분이 있기 때문에 좀 더 중요하게 생각되는 공정의 수와 클리닝의 공정 변수 역점을 두어야 한다고 생각된다.

제2도는 종래의 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자의 빔의 퍼짐 현상을 나타낸 도면이다.

도2를 참조하면, 전계 방출형 표시 소자의 빔의 퍼짐 현상은 집속 전극(200)이 없는 부분에서 두드러졌고 이러한 현상은 게이트 전극(230)에 전계를 걸어주어서 그 전계에 의하여 이미터(220)에서 나온 전자 빔이 애노드 영역의 형광체(210) 부분을 벋어나 휘도를 저하시키는 역할을 한다. 또한 이러한 현상을 패널의 휘도(intensity)에도 영향을 미쳐 형광체 끼리의 왜곡을 발생시킬 수 있다.

시뮬레이션의 결과에 의하면 상기 집속 전극(200)과 이미터(220)와의 거리가 빔의 퍼짐에 미치는 영향은 작은 거리의 영역(수㎛)에서는 별로 차이가 없는 것으로 나타났다.

상기의 빔의 퍼짐 현상은 또한 상기 집속 전극(200)을 접지를 시키느냐 아니면 역방향 바이어스(-bias)를 인가하느냐에 따라 많이 달라질 수 있다. 역방향 바이어스를 인가하면 거의 50% 가까이 빔의 퍼짐 현상이 줄어든 경향을 보였다. 그렇다고 하더라도 대면적의 에스브이지에이(SVGA)급의 화질을 내려면 형광체의 크기가줄어져야 하며 형광체의 빨강, 파랑, 녹색 끼리의 거리도 줄어들어야 하는데 이러한 퍼짐 현상의 불균일성은 생산 수율에 커다란 영향을 미칠 수 있다.

한편, 4극의 집속 전극에 비하여 공정수가 줄어드는 한가지 이유만으로도 전계 방출형 표시 소자에서는 코-플래너 방법을 사용하는 중요한 이유가 된다.

제3도는 종래의 4극 구조의 집속 전극을 갖춘 전계 방출형 표시 소자를 나타낸 도면이다.

도3을 참조하면, 4극 구조의 경우는 집속 전극(330)이 게이트 전극(310)이나 이미터(320) 위로 수십 ㎛이상 올라와 있다. 이러한 공정은 빔의 집속에는 유리할 지 모르지만 기타 다른 공정 변수상 쉽게 접근이 어렵다.

다시 말하면 유전체의 성질과 두껍게 입힐 수 있고 고온에서도 잘 견딜 수 있는 재료로서 폴리이미드를 사용하는데 폴리이미드는 그 강한 점성과 유기물의 용액을 사용한다는 점과 나중에 상하판 접착시 높은 온도로 가열시 폴리이미드에서 나오는 가스(gas)가 상기 이미터(320)의 수명을 단축시킬 수 있는 단점이 있다.

본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 집속 전극을 게이트 전극과 일체형 마스크로 제작함으로서 공정의 수를 줄일 수 있고 스페이서의 장착에도 용이하며 또한 이미터 픽셀의 중앙 부분을 제거함으로서 집속 전극이 없는 측면 부분의 단점을 보완하여 전자 빔의 퍼짐 현상을 방지할 수 있는 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자 및 그 제조 방법을 제공함에 그 목적이 있다.

제1도는 종래의 전계 방출형 표시 소자의 집속 전극 및 게이트 전극의 구조를 나타낸 도면.

제2도는 종래의 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자의 빔의 퍼짐 현상을 나타낸 도면.

제3도는 종래의 4극 구조의 집속 전극을 갖춘 전계 방출형 표시 소자를 나타낸 도면.

제4도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자에서 게이트 전극이 이미터 픽셀의 중앙을 가로질러 형성된 것을 나타낸 도면.

제5도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자의 크로스 형의 스페이서 및 세그먼트(segment) 형 스페이서가 형성된 것을 나타낸 도면.

제6도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자에서 메탈이 코팅된 스페이서를 나타낸 도면.

제7도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자의 제조 방법을 나타낸 도면.

* 도면의 주요 부분에 대한 부호의 설명 *

410:집속 전극 420:게이트 전극

430:이미터 픽셀 431:이미터 픽셀의 중앙 부분

상기의 목적을 달성하기 위하여 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자는 집속 전극이 게이트 전극과 동일 평면상에 형성된 코 플레너(co planar)형의 전계 방출형 표시 소자에서,

상기 게이트 전극이 전계 방출형 표시 소자의 화소의 중심인 이미터 영역을 가로지르도록 형성된 점을 그 특징으로 한다.

여기서, 상기 집속 전극은 상기 게이트 금속을 둘러싸고 형성된 점을 그 특징으로 한다.

여기서, 상기 집속 전극상에 상기 전계 방출형 표시 소자의 상하부 기판을 지지하는 스페이서가 접지되어 형성된 점을 그 특징으로 한다.

이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

제4도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자에서 게이트 전극이 이미터 픽셀의 중앙을 가로질러 형성된 것을 나타낸 도면이다.

도4를 참조하면, 우선 도4의 (a)와 같이 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자는 집속 전극(410)이 게이트 전극(420)과 분리되어 동일 평면상에 존재하며 그 게이트 전극을 둘러 싸고 있으며, 상기 게이트 전극(420)은 이미터 픽셀(430)을 둘러싸고 있다.

상기 이미터 픽셀(430) 중 상기 집속 전극(410)이 둘러싸지 못한 측면 부분에 의한 전자 빔의 퍼짐 현상을 방지하기 위하여 초기 마스크를 제작하여 픽셀을정의할 때 상기 이미터 픽셀의 중앙 부분(431)을 제거하였다.

도4의 (b)는 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자의 구조를 세부적으로 나타낸 단면도로서 이미터 픽셀(420)의 중앙 부분이 제거된 것을 볼 수 있다.

제5도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자의 크로스 형의 스페이서 및 세그먼트(segment) 형 스페이서가 형성된 것을 나타낸 도면이다.

도5를 참조하면, 우선 도5의 (a)는 크로스 형 스페이서(510)가 집속 전극(520) 위에 형성되었으며,상기 집속 전극(520)은 게이트 전극(530)과 동일 평면상에 위치하고 있으며 상기 집속 전극을 접지시키는 역할을 한다.

그리고 이미터 픽셀(540)들은 상기 집속 전극(520)이 형성되지 않아서 전자 빔의 퍼짐을 막을 수 없는 측면 부분을 고려하여 그 중앙 부분이 제거되었다.

도5의 (b)는 세그먼트 형 스페이서가 형성된 것을 나타낸 것이다.

상기 두 종류의 스페이서 모두를 장착해도 전계 빔의 한쪽 방향으로 비틀림 없이 애노드 방향으로 나아간다.

제6도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자에서 메탈이 코팅된 스페이서를 나타낸 도면이다.

도6을 참조하면, 스페이서 높이의 3분의 1 가량이 메탈(610)이 코팅되어 있기 때문에 스페이서에 차징된 전자도 집속 전극을 통해 접지된 부분을 통하여 외부로 흘러 나가게 된다.

게이트와 집속 전극과의 거리는 마스크 상에서 정의되지만 시뮬레이션에 의한 결과에 의한다면 5㎛이상이 적당하다. 만일 너무 간격이 작으면 게이트 인가된 전압에 의해 전자들이 접지되어 있는 집속 전극쪽으로 끌려가 누설 전류의 요인이 될 수도 있기 때문이다.

제7도는 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자의 제조 방법을 나타낸 도면이다.

도7을 참조하면, 우선 1.1mm~2mm두께의 유리(700) 위에 캐소드 전극의 재료(710)인 크롬(cr), 알루미늄(al), 몰리브덴(mo)등의 저 저항의 금속을 1000Å~2000Å정도 증착한 후 #1 마스크를 사용 패턴 공정을 한다. 이 때 측면 부분은 경사 에칭을 하여 그 다음 증착 공정을 수월하게 한다.

그 다음 저항층(a-Si, TaO, Ai2O3)(720)을 비저항이 높은 물질을 이용 CVD, 스퍼터 등의 장비를 이용하여 증착한다. 이때 높이는 2000Å~1㎛정도까지 하여 그때의 저항값을 측정한다.

그 다음 절연층(730)을 증착하는데 이미터로 사용될 물질과 설계된 피치(pitch)에 따라 높이를 달리할 수 있다. 원형 게이트 홀이 1㎛ 정도이면 8000Å로 절연층을 증착한 후 게이트를 증착하면 되는데 만일 간섭 노광(IL:Inteferometric Lithography)방법을 사용한다면 6000Å의 게이트 홀에 절연층도 4000Å~5000Å정도로만 증착하면 된다. 이때의 저항값은 낮은 두께에도 높은 저항값을 나타내는 물질로 선정하면 된다.

그 다음 팁 모양의 이미터(740)를 만든 다음 게이트 전극(760)와 집속전극(750)을 올리면 되는데 하나의 마스크를 사용하기 때문에 후에 인쇄 회로 기판(PCB)에 연결할 때 상기 게이트 전극과 집속 전극을 고립시키기만 하면 된다.

상기 게이트 전극와 집속 전극과의 거리는 중요하다. 왜냐하면 게이트에 걸리는 전압이 집속 전극까지는 영향을 주지 않으면서 집속 전극에 접지를 시켜주어야 하기 때문이다.

시뮬레이션 결과에 의하면 게이트 전극과 집속 전극 상호간의 거리와 집속 전극에 역방향 바이어스를 걸어 줄때의 결과를 보면 약 5㎛~10㎛의 일정한 거리에서는 집속 전극에 -20~-40V의 전압을 걸어줄 때 애노드 상판의 형광체 영역 안으로 안전하게 전자 빔이 들어오는 것을 볼 수 있었다.

보통 형광체의 사이즈는 5인치 큐큐브이지에이(QQVGA)로 할 경우 215㎛60㎛의 크기를 같은데 적어도 블랙 매트릭스의 영역까지를 합치더라도 양쪽으로 폭 100㎛~120㎛를 넘어서는 안된다. 그러기 위해서는 두 전극간의 거리와 집속 전극의 전압 인가의 문제를 신중히 검토해야 한다.

이상의 설명에서와 같이 본 발명에 따른 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자 및 그 제조 방법은 집속 전극을 게이트 전극과 일체형 마스크로 제작함으로서 공정의 수를 줄일 수 있고 스페이서의 장착에도 용이하며 또한 이미터 픽셀의 중앙 부분을 제거함으로서 집속 전극이 없는 측면 부분의 단점을 보완하여 전자 빔의 퍼짐 현상을 방지할 수 있다.

Claims (3)

1. 집속 전극이 게이트 전극과 동일 평면상에 형성된 코 플레너(co planar)형의 전계 방출형 표시 소자에서,

   상기 게이트 전극이 전계 방출형 표시 소자의 화소의 중심인 이미터 영역을 가로지르도록 형성된 것을 특징으로 하는 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자.
2. 제1항에 있어서, 상기 집속 전극은 상기 게이트 금속을 둘러싸고 형성된 것을 특징으로 하는 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자.
3. 제1항에 있어서, 상기 집속 전극상에 상기 전계 방출형 표시 소자의 상하부 기판을 지지하는 스페이서가 접지되어 형성된 것을 특징으로 하는 코-플래너 구조의 집속 전극을 갖춘 전계 방출형 표시 소자.