KR20020060331A - 탄소나노튜브를 이용한 mram 및 그 제조 방법 - Google Patents

탄소나노튜브를 이용한 mram 및 그 제조 방법 Download PDF

Info

Publication number
KR20020060331A
KR20020060331A KR1020010001351A KR20010001351A KR20020060331A KR 20020060331 A KR20020060331 A KR 20020060331A KR 1020010001351 A KR1020010001351 A KR 1020010001351A KR 20010001351 A KR20010001351 A KR 20010001351A KR 20020060331 A KR20020060331 A KR 20020060331A
Authority
KR
South Korea
Prior art keywords
carbon nanotubes
holes
mram
thin film
insulating layer
Prior art date
Application number
KR1020010001351A
Other languages
English (en)
Other versions
KR100393189B1 (ko
Inventor
석중현
최원봉
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2001-0001351A priority Critical patent/KR100393189B1/ko
Publication of KR20020060331A publication Critical patent/KR20020060331A/ko
Application granted granted Critical
Publication of KR100393189B1 publication Critical patent/KR100393189B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 테라비트급으로 고집적화가 가능한 탄소나노튜브를 이용한 나노 크기 MRAM 및 그 제조 방법(Vertical nano-size magnetic random access memory using carbon nanotubes)를 기재한다.
본 발명에 따른 탄소나노튜브를 이용한 나노 크기 MRAM은 알루미나와 같은 절연막에 직경 수nm의 구멍을 수 nm 간격으로 형성하여 탄소나노튜브를 화학기상법, 전기영동법 또는 기계적 방법으로 나노 크기의 구멍 속에서 수직으로 배열시켜 채널로 이용한다. 탄소나노튜브를 양자점으로 이용하여 전자를 제한하는 구조로, 전자 몇 개로 MRAM을 구현할 수 있어 저전력 구동으로 여러 가지 장점을 지니고 있다.

Description

탄소나노튜브를 이용한 MRAM 및 그 제조 방법{Vertical nano-size magneto random access memory using carbon nanotubes and manufacturing method thereof}
본 발명은 탄소나노튜브를 이용한 나노 크기 MRAM 및 그 제조 방법(Vertical nano-size Magneto Random Access memory using carbon nanotubes)에 관한 것으로서, 상세히는 테라비트급으로 고집적화가 가능한 마그네틱 메모리소자(MRAM, Magneto Random Access Memory) 및 그 제조방법에 관한 것이다.
종래의 실리콘 기판을 이용하여 제작하는 스위칭 소자는 기본적으로 불순물 확산 영역, 소자 분리 영역 및 채널이 수평적으로 연결된 구조를 가지고 있고, 또한 이러한 스위칭 소자를 여러개 집적화시킨 집적 회로도 개개의 스위칭 소자를 수평적으로 배열하여 집적화시키는 구조를 가지고 있을 뿐 만 아니라 실리콘 기판에 앞서 언급한 불순물 확산영역이나 소자 분리영역을 형성시킬 경우 공정상의 복잡성으로 인하여 미세화 및 집적화에 한계를 가지고 있었다. 기존의 미세한 스위칭 소자로서 가장 일반적으로 사용되고 있는 MOSFET(Metal oxide semiconductor field effect transistor)의 경우, 실제로 최소 패턴 크기가 0.25μm인 256M DRAM에서 소자의 크기는 약 0.72μm2이고, 최소 패턴 크기가 0.18μm인 1G DRAM에서 소자의 크기는 약 0.32μm2이며, 최소 패턴 크기가 0.13μm인 4G DRAM에서 소자의 크기는 대략 0.18μm2이고, 최소 패턴 크기가 0.1μm인 16G DRAM에서 소자의 크기는 약 0.1μm2정도이다. 이러한 기존의 스위칭 소자가 가지는 미세화의 한계를 극복하기 위한 방안으로 탄소나노튜브를 이용한 개별 스위칭 소자가 제안되었지만 여전히 기존의 스위칭 소자와 유사한 형태의 수평적인 구조를 가지고 있고 더욱이 개개의 탄소나노튜브를 조작하는데 많은 제약이 있기 때문에 이러한 탄소나노튜브를 이용한 개별소자는 고밀도로 집적화시키는 것이 거의 불가능한 실정이다. 또 탄소나노튜브를화학기상증착법으로 직접 성장한다해도 한 개의 전자를 제어하는 소자를 설계하는 것은 불가능하다.
본 발명의 목적은 탄소나노튜브를 양자점으로 이용하여 전자를 제한하며 저전력 구동 및 테라비트급으로의 초소형화 및 고용량화가 가능한 탄소나노튜브를 이용한 MRAM 및 그 제조방법을 제공하는 것이다.
도 1은 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 MRAM의 수직 단면도,
도 2는 도 2에 도시된 탄소나노튜브를 이용한 나노크기의 MRAM의 평면도,
도 3은 도 1 및 도 2에 도시된 MRAM 의 마그네틱 도메인의 스핀방향을 보인 개략적 사시도,
도 4은 도 1 및 도 2에 도시된 본 발명에 따른 MRAM의 어레이 구조를 보인 개략적 구성도,
도 5a 내지 도 5e는 각각 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 MRAM의 제조 방법을 공정 단계별로 보여주는 수직 단면도들이다.
상기 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한 나노 크기의 MRAM은,
나노 미터 직경의 구멍들이 배열된 절연층;
상기 구멍들 속에 수직으로 형성된 탄소나노튜브들;
상기 구멍들이 메워지도록 절연층 증착된 부도체 박막;
상기 부도체 박막 상에 형성되며, 상기 각 탄소나노튜브의 상부에 전기적으로 접촉되도록 형성되는 자성 금속으로 된 드레인 전극들; 및
상기 절연층의 저면에 형성되며, 상기 각 탄소나노튜브 하부와 전기적으로 연결되는 자성 금속으로 된 소스 전극들;을 구비한 것을 특징으로 한다.
상기 본 발명의 메모리 소자에 있어서, 본 발명에 있어서, 상기 부도체 박막은 Al2O3또는 SiO2로 형성되는 것이 바람직하며, 상기 드레인 전극 및 소스 전극은 Fe, Co. Ni 등의 자성금속으로 형성되는 것이 바람직하다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 탄소나노튜브를 이용한나노 크기의 MRAM 의 제조 방법은:
(가) 반도체 기판에 자성금속으로 소스 전극들을 형성하는 단계;
(나) 상기 반도체 기판의 상면에 부도체로 절연층을 형성하고, 상기 소스 전극에 대응하는 영역에 나노미터 직경의 구멍들을 나노미터 간격으로 형성하는 단계;
(다) 상기 구멍들 내의 소스 전극들 상에 탄소나노튜브를 수직으로 성장시키는 단계;
(라) 상기 구멍들이 메워지도록 상기 절연층 상에 부도체 박막을 증착시키는 단계; 및
(마) 상기 부도체 박막과 탄소나노튜브들 상부에 자성금속으로 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 MRAM의 제작방법에 있어서, 상기 (나) 단계에서 상기 부도체는 Al2O3또는 SiO2이고, 상기 (다) 단계는 화학기상법, 전기영동법 또는 기계적 압축법으로 이루어지는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 탄소나노튜브를 이용한 나노 크기의 MRAM 및 그 제조 방법을 상세하게 설명한다.
먼저 탄소나노튜브를 이용한 메모리소자에 대하여 설명한다.
도 1은 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 메모리소자의 수직 단면도이고, 도 2는 본 발명에 따른 탄소나노튜브를 이용한 나노크기의 메모리 소자의 평면도이다. 도시된 바와 같이, 탄소나노튜브 메모리 소자의 단위 소자는 다음과 같은 구조를 갖는다.
먼저, 탄소나노튜브의 수직 성장 및 선택적 증착법에 의해 나노 크기의 구멍(10')들이 배열된 부도체 기판(10)에 탄소나노튜브(100)들이 배열된다. 배열된 탄소나노튜브(100)들의 둘레의 부도체 기판(10) 위에 구멍(10')이 메워지도록 부도체 박막(30)이 증착된다. 탄소나노튜브(10)들의 상하부에 소스 전극(40) 및 드레인 전극(50)들이 연결된다. 여기서, 상기 소스 전극(40) 및 드레인 전극(50)은 금속성 자성재료(Fe, Co, Ni)로 형성되며, 부도체 기판(10)으로 알루미나 또는 실리콘 옥사이드와 같은 절연막을 사용하며 구멍의 크기 및 구멍 사이의 간격은 수 nm로 조절가능하기 때문에 테라비트급으로 고집적화가 가능하다.
즉, 수직 방향으로 성장된 나노미터 크기 직경의 탄소나노튜브(100)를 양자점으로 이용하여 전자를 제한하고, 전자 몇개로 메모리를 구현할 수 있게 된다. 여기에서, 상기 소스 전극(40)에서 SPE(Spin Polarized Electron)이 공급되어, 드레인 전극(50)의 마그네틱 폴링(magnetic poling)에 따라 일반적인 TMR(Tunneling MagnetoRegistance)에서와 같은 MR(MagnetoResistance) 효과가 나타나게 된다. 도 6를 참조할 때, 탄소나노튜브의 직경은 1~200nm 정도이고, 부도체 박막(30)은 50~500nm의 폭으로 형성된다.
본 발명의 메모리 소자는 분극(polarized)된 마그네틱 도메인(magnetic domain)으로 전극을 형성하여 SPE의 MR 효과를 이용하여 정보를 읽어내게 된다. 도 3에 도시된 바와 같이, 상기 드레이 전극(50)과 소스 전극(40)의 자기 도메인(50a, 40a)의 스핀 방향이 같은 때에는 소스-드레인 간의 MR 이 낮아지고, 반대로 스핀방향이 다를 때에는 MR 이 높아진다. 여기에서 상기 탄소나노튜브(100)는 소수의 전자의 흐르는 채널을 제공한다.
도 4은 상기와 같은 메모리 소자(셀)에 의한 어레이 구조를 보인다. 도 4에 도시된 바와 같이 워드라인(Word Line)과 비트 라인(Bit Line)의 교차부위에 본 발명에 따른 자기 메모리 기억 소자 (MRAM Strage Cell)가 위치한다.
이상과 같은 본 발명의 메모리 소자는 기존의 TMR과 구조 및 기능면에서 큰 차이를 보인다. 종래의 TMR에서는 계면품질(interface quality)는 MR 비(ratio), 소자 작동 등과 직접적인 관계가 있다. 현재 높은 품질의 MTJ(Magnetic Tuneling Junction)를 구현하기 위해 절연장벽(insulating barrier)을 재현성 있게 만들기 위한 여러가지 산화(oxidation) 방법이 있으나, 재현성이나 높은 저항 등의 문제가 있어 실용화를 가로막고 있다. 그러나, 본 발명의 메모리 소자는 탄소나노튜브의 긴 전자분산거리(electron scattering length)를 이용할 경우 계면품질에 대한 제약이 현저히 줄어 들 것이며, 이론치에 가까운 MR 비를 얻을 수 있을 것으로 예상된다. 이러한 본 발명의 메모리 소자는 수십 나노미터에서 최대 1마이크론 이하로 구성이 가능하게 되므로 고집적화가 가능하게 된다. 이와 같이 구성된 탄소나노튜브를 이용한 나노 크기 메모리 소자는 소스 전극(40)과 드레인 전극(50) 사이에서 전류가 제한되고, 단위소자 크기가 나노미터급이므로 작은 부하로 전류 제어가 가능하므로 저전력특성의 장점을 지닌다.
이와 같은 구성을 갖는 탄소나노튜브를 이용한 나노 크기 메모리 소자는 도 5a 내지 도 5e에 도시된 바와 같은 방법으로 제작된다. 도시된 도면을 참조하여 본발명에 따른 탄소나노튜브를 이용한 나노 크기 메모리 소자의 제조 방법을 공정 단계별로 설명하면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이, 반도체 기판(200) 상에 자성재료로 소스 전극(40)들을 형성한다.
다음에, 도 5b에 도시된 바와 같이, Al2O3또는 SiO2등의 부도체로 절연층(10)을 형성하고, 소스 전극(40)에 대응하는 영역에 구멍(10')들을 형성한다.
다음에, 도 5c에 도시된 바와 같이, 화학기상법, 전기영동법 또는 기계적 압축법으로 구멍(10') 내의 소스(40) 상에 탄소나노튜브(100)를 수직으로 성장시킨다. 즉, 구멍을 뚫어 탄소나노튜브를 성장시키면 구멍(10') 내에만 선택적으로 탄소나노튜브(100)가 증착된다. 이 구멍(10')들은 나노미터 크기의 구멍이 배열된 절연층(10)에 배열되도록 형성한다.
다음에, 도 5d에 도시된 바와 같이, 구멍(10')이 메워지도록 상기 절연층(10) 상에 부도체 박막(30)을 증착시킨다.
다음에, 도 5e에 도시된 바와 같이, 부도체 박막(30)과 탄소나노튜브(100) 상부에 자성재료로 드레인 전극(50)을 형성한다.
이상 설명한 바와 같이, 본 발명에 따른 탄소나노튜브를 이용한 나노 크기 메모리 소자는 알루미나 또는 실리콘옥사이드와 같은 절연막에 직경 수nm의 구멍이 수 nm 간격으로 형성되고, 여기에 탄소나노튜브를 화학기상법, 전기영동법 또는 기계적 방법으로 나노 크기의 구멍 속에서 수직으로 배열되어 채널로 이용된다.
따라서, 탄소나노튜브의 고유한 특성을 이용하여 기존의 반도체 기술의 한계를 극복할 수 있는 테라비트(Terabit) 급의 MRAM을 구성할 수 있다.
또한, 탄소나노튜브를 양자점으로 이용하여 전자를 제한하는 구조로, 전자 몇 개로 MRAM을 구현할 수 있어 저전력 구동으로 여러 가지 장점을 지니고 있다.

Claims (6)

  1. 나노 미터 직경의 구멍들이 배열된 절연층;
    상기 구멍들 속에 수직으로 형성된 탄소나노튜브들;
    상기 구멍들이 메워지도록 절연층에 증착된 부도체 박막;
    상기 부도체 박막 상에 형성되며, 상기 각 탄소나노튜브의 상부에 전기적으로 접촉되도록 형성되는 자성 금속으로 된 드레인 전극들; 및
    상기 절연층의 저면에 형성되며, 상기 각 탄소나노튜브 하부와 전기적으로 연결되는 자성 금속으로 된 소스 전극들;을 구비하는 것을 특징으로 하는 탄소나노튜브를 이용한 MRAM.
  2. 제 1 항에 있어서,
    상기 절연층은 Al2O3또는 SiO2로 형성된 것을 특징으로 하는 탄소나노튜브를 이용한 MRAM.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 드레인 전극 및 소스 전극은 Fe, Co. Ni 등의 자성금속으로 형성되는 것을 특징으로하는 탄소나노튜브를 이용한 MRAM.
  4. (가) 반도체 기판에 자성금속으로 소스 전극들을 형성하는 단계;
    (나) 상기 반도체 기판의 상면에 부도체로 절연층을 형성하고, 상기 소스 전극에 대응하는 영역에 나노미터 직경의 구멍들을 나노미터 간격으로 형성하는 단계;
    (다) 상기 구멍들 내의 소스 전극들 상에 탄소나노튜브를 수직으로 성장시키는 단계;
    (라) 상기 구멍들이 메워지도록 상기 절연층 상에 부도체 박막을 증착시키는 단계; 및
    (마) 상기 부도체 박막과 탄소나노튜브들 상부에 자성금속으로 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 탄소나노튜브를 이용한 MRAM 제조방법.
  5. 제 4 항에 있어서,
    상기 (나) 단계에서 상기 부도체는 Al2O3또는 SiO2인 것을 특징으로 하는 탄소나노튜브를 이용한 MRAM 제조방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 (다) 단계는 화학기상법, 전기영동법 또는 기계적 압축법으로 이루어지는 것을 특징으로 하는 탄소나노튜브를 이용한 MRAM 제조방법.
KR10-2001-0001351A 2001-01-10 2001-01-10 탄소나노튜브를 이용한 mram 및 그 제조 방법 KR100393189B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0001351A KR100393189B1 (ko) 2001-01-10 2001-01-10 탄소나노튜브를 이용한 mram 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0001351A KR100393189B1 (ko) 2001-01-10 2001-01-10 탄소나노튜브를 이용한 mram 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020060331A true KR20020060331A (ko) 2002-07-18
KR100393189B1 KR100393189B1 (ko) 2003-07-31

Family

ID=27691275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0001351A KR100393189B1 (ko) 2001-01-10 2001-01-10 탄소나노튜브를 이용한 mram 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100393189B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695167B1 (ko) * 2006-01-04 2007-03-14 삼성전자주식회사 다중벽 탄소나노튜브를 이용한 불휘발성 탄소나노튜브메모리 소자 및 그 동작방법
KR100702669B1 (ko) * 2006-03-30 2007-04-03 삼성전자주식회사 나노 자기 메모리 소자와 그 제조방법
KR100790859B1 (ko) * 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
KR101430832B1 (ko) * 2012-06-14 2014-08-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 낮은 접촉 저항 탄소 나노튜브 상호연결부를 위한 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477449B1 (ko) * 2002-08-30 2005-03-23 재단법인 포항산업과학연구원 형상기억합금 박막을 이용한 나노 유량 제어용 펌프 및 그제작방법
KR100504701B1 (ko) 2003-06-11 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320136B1 (ko) * 1999-01-14 2002-01-10 최규술 탄소나노튜브의 선택적 성장을 이용한 수직형 스위칭소자의 제작

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790859B1 (ko) * 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
KR100695167B1 (ko) * 2006-01-04 2007-03-14 삼성전자주식회사 다중벽 탄소나노튜브를 이용한 불휘발성 탄소나노튜브메모리 소자 및 그 동작방법
KR100702669B1 (ko) * 2006-03-30 2007-04-03 삼성전자주식회사 나노 자기 메모리 소자와 그 제조방법
KR101430832B1 (ko) * 2012-06-14 2014-08-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 낮은 접촉 저항 탄소 나노튜브 상호연결부를 위한 장치 및 방법

Also Published As

Publication number Publication date
KR100393189B1 (ko) 2003-07-31

Similar Documents

Publication Publication Date Title
KR100360476B1 (ko) 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
JP3859199B2 (ja) カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
US6836424B2 (en) Hybrid circuit having nanotube electromechanical memory
US7120047B2 (en) Device selection circuitry constructed with nanotube technology
US7511318B2 (en) Electromechanical memory array using nanotube ribbons and method for making same
US7112464B2 (en) Devices having vertically-disposed nanofabric articles and methods of making the same
KR20080056271A (ko) 자기 장치, 집적 메모리 어레이 및 어레이 제조 방법
KR100393189B1 (ko) 탄소나노튜브를 이용한 mram 및 그 제조 방법
KR100327496B1 (ko) 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
JP3802760B2 (ja) 少なくとも1つのナノエレクトロニクス素子をもつ回路アセンブリおよびその製造方法
US20090059654A1 (en) High density magnetic memory based on nanotubes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee