KR20020058295A - Manufacturing method for semiconductor device - Google Patents
Manufacturing method for semiconductor device Download PDFInfo
- Publication number
- KR20020058295A KR20020058295A KR1020000086357A KR20000086357A KR20020058295A KR 20020058295 A KR20020058295 A KR 20020058295A KR 1020000086357 A KR1020000086357 A KR 1020000086357A KR 20000086357 A KR20000086357 A KR 20000086357A KR 20020058295 A KR20020058295 A KR 20020058295A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hgs
- storage electrode
- semiconductor device
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게 반구형 다결정실리콘(hemispherical grained silicon, 이하 HGS라 함)막이 적용되는 캐패시터에서, 상기 HGS막과 유전체막 간의 계면 특성을 향상시키는 반도체소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, in a capacitor to which a hemispherical polycrystalline silicon (HGS) film is applied, the semiconductor device for improving the interface characteristics between the HGS film and the dielectric film It is about a method.
최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있으며, 특히 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 반도체기판 상에 세로 및 가로 방향으로 워드선들과 비트선들이 직교배치되어 있으며, 두개의 게이트에 걸쳐 캐패시터가 형성되어 있고, 상기 캐패시터의 중앙에 콘택홀이 형성되어 있다.Recently, due to the trend toward higher integration of semiconductor devices, it is difficult to form capacitors with sufficient capacitance due to a decrease in cell size. In particular, a DRAM device including one MOS transistor and a capacitor has a word in a vertical and horizontal direction on a semiconductor substrate. Lines and bit lines are orthogonally arranged, a capacitor is formed over two gates, and a contact hole is formed in the center of the capacitor.
이때, 상기 캐패시터는 주로 다결정실리콘을 도전체로 하여 산화막, 질화막 또는 그 적층막인 오.엔.오.(oxide-nitride-oxide)막을 유전체로 사용하고 있는데, 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램소자의 고집적화에 중요한 요인이 된다.In this case, the capacitor mainly uses an oxide film, a nitride film, or an O.O. (oxide-nitride-oxide) film as a dielectric, using polycrystalline silicon as a conductor, and a capacitance of a capacitor that occupies a large area in a chip. While reducing the area, reducing the area becomes an important factor in the high integration of the DRAM device.
따라서, C=(ε0 × εr × A) / T (여기서, ε0 은 진공 유전율(permitivity of vaccum), εr 은 유전막의 유전상수(dielectric constant), A 는 캐패시터의 표면적, T 는 유전막의 두께) 로 표시되는 캐패시터의 정전용량(C)을 증가시키기 위하여 유전상수가 높은 물질을 유전체로 사용하거나, 유전막을 얇게 형성하거나 또는 캐패시터의 표면적을 증가시키는 증가시키는 등의 방법이 있다.Therefore, C = (ε0 × εr × A) / T (where ε0 is the permittivity of vaccum, εr is the dielectric constant of the dielectric film, A is the surface area of the capacitor, and T is the thickness of the dielectric film). In order to increase the capacitance (C) of the displayed capacitor, there is a method of using a material having a high dielectric constant as the dielectric, forming a thin dielectric film, or increasing the surface area of the capacitor.
그러나, 이러한 방법들은 모두 각각의 문제점을 가지고 있다.However, these methods all have their problems.
즉, 높은 유전상수를 갖는 유전물질, 예를 들어 Ta2O5, TiO2또는 SrTiO3등이 연구되고 있으나, 이러한 물질들의 접합 파괴전압 등과 같은 신뢰도 및 박막특성 등이 확실하게 확인하게 확인되어 있지 않아 실제소자에 적용하기가 어렵고, 유전막 두께를 감소시키는 것은 소자 동작시 유전막이 파괴되어 캐패시터의 신뢰도에 심각한 영향을 준다.In other words, dielectric materials having high dielectric constants, such as Ta 2 O 5 , TiO 2 or SrTiO 3 , have been studied, but reliability and thin film characteristics such as junction breakdown voltage of these materials have not been confirmed with certainty. Therefore, it is difficult to apply to a real device, and reducing the thickness of the dielectric film seriously affects the reliability of the capacitor because the dielectric film is destroyed during operation of the device.
더욱이, 캐패시터의 저장전극의 표면적을 증가시키기 위하여, 다결정실리콘층을 다층으로 형성한 후, 이들을 관통하여 서로 연결시키는 핀(pin)구조로 형성하거나, 콘택의 상부에 실린더형의 저장전극을 형성하는 등의 방법을 사용하기도 한다.Furthermore, in order to increase the surface area of the storage electrode of the capacitor, a polysilicon layer is formed in a multi-layer and then formed into a pin structure through which they are connected to each other, or a cylindrical storage electrode is formed on the contact. Other methods may be used.
그러나, 상기 캐패시터를 삼차원적 구조로 형성하는 경우는, 셀부의 단차가 다른 부분보다 높게 형성되어 후속공정을 어렵게 한다. 특히, 메탈 콘택 공정시 단차가 낮은 부분의 콘택 크기가 다르게 형성되거나, 콘택이 형성되지 않는 경우가 발생하는 단점이 있다.However, in the case where the capacitor is formed in a three-dimensional structure, the step of the cell portion is formed higher than that of other portions, which makes subsequent processing difficult. In particular, in the metal contact process, a contact size of a portion having a low step is differently formed or a contact may not be formed.
이를 해결하기 위하여, 표면상부에 절연막을 두껍게 형성하고 화학기계연마(Chemical Mechanical Polishing, 이하 CMP 이라 함)방법으로 평탄화하였으나, 상기 CMP 는 이물질과 같은 결함이 발생되며 웨이퍼 내에서 두께 구배가 발생되는 단점이 유발되었다.In order to solve this problem, a thick insulating film is formed on the surface and flattened by chemical mechanical polishing (CMP), but the CMP has defects such as foreign matters and a thickness gradient in the wafer. This was induced.
이하, 첨부된 도면을 참고로 하여 종래기술에 따른 반도체소자의 제조방법에 대하여 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to the prior art will be described with reference to the accompanying drawings.
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의해 형성된 저장전극의 단면도이다.1 is a cross-sectional view of a storage electrode formed by a method of manufacturing a semiconductor device according to the prior art.
먼저,반도체기판(11) 상부에 모스 전계효과 트랜지스터 등 소정의 하부구조물을 형성하고, 상기 반도체기판(11) 전체표면 상부에 저장전극 콘택플러그(14)가 구비된 층간절연막(12)을 형성한다.First, a predetermined lower structure such as a MOS field effect transistor is formed on the semiconductor substrate 11, and an interlayer insulating layer 12 having a storage electrode contact plug 14 is formed on the entire surface of the semiconductor substrate 11. .
다음, 전체표면 상부에 저장전극으로 예정되는 부분을 보호하는 제1저장전극(도시안됨)과 코아절연막패턴(도시안됨)의 적층구조를 형성한다.Next, a stacked structure of a first storage electrode (not shown) and a core insulating film pattern (not shown) that protects a portion intended as a storage electrode is formed over the entire surface.
그 다음, 전체표면 상부에 제2저장전극용 도전층을 형성한다.Next, a conductive layer for the second storage electrode is formed on the entire surface.
다음, 상기 제2저장전극용 도전층을 전면식각하여 상기 코아절연막패턴 및 제1저장전극의 측벽에 제2저장전극 사이드월을 형성한다.Next, the second storage electrode conductive layer is entirely etched to form a second storage electrode sidewall on sidewalls of the core insulating layer pattern and the first storage electrode.
그 다음, 상기 코아절연막패턴을 제거하여 상기 제1저장전극과 제2저장전극 사이드월으로 구성되는 실린더형 저장전극을 형성한다.Next, the core insulating layer pattern is removed to form a cylindrical storage electrode including the first storage electrode and the second storage electrode sidewall.
다음, 저장전극의 표면적을 증가시키기 위하여 상기 실린더형 저장전극의 표면에 선택적으로 HGS(hemispherical grained silicon)막(15)을 형성한다.Next, in order to increase the surface area of the storage electrode, a HGS (hemispherical grained silicon) film 15 is selectively formed on the surface of the cylindrical storage electrode.
그 후, 상기 HGS막(21)에 인(phosphorus)을 추가 도핑한다. (도 1 참조)Thereafter, phosphorus is further doped into the HGS film 21. (See Figure 1)
다음, 전체표면 상부에 유전체막(도시안됨)을 형성한다.Next, a dielectric film (not shown) is formed over the entire surface.
도 2 는 종래기술에 따른 HGS막 내의 인(phosphorus) 농도의 변화를 도시한 그래프로서, 곡선 (1)은 HGS막 형성 후 HGS막의 농도 곡선으로, 상기 HGS막 형성 시 낮은 도핑농도를 요구하기 때문에 HGS막 표면으로 갈수록 농도가 낮은 것을 도시한다. 그리고, 곡선 (2)는 HGS막에 인을 추가 도핑한 후 HGS막의 농도 곡선으로,상기 HGS막 표면의 농도가 높아진 것을 도시한다. 그리고, 곡선(3)은 후속 공정으로 유전체막을 형성한 후 HGS막의 농도 곡선으로, 상기 유전체막이 고온에서 형성되기 때문에 외확산(out-diffusion)에 의해 HGS막 표면에서 농도가 낮아진 것을 도시한다.2 is a graph showing a change in phosphorus concentration in the HGS film according to the prior art, curve (1) is a concentration curve of the HGS film after formation of the HGS film, since the low doping concentration is required when forming the HGS film The concentration is lower toward the HGS film surface. The curve (2) is a concentration curve of the HGS film after further doping phosphorus to the HGS film, and shows that the concentration of the surface of the HGS film is increased. The curve 3 is a concentration curve of the HGS film after the dielectric film is formed in a subsequent process, and shows that the concentration is lowered on the surface of the HGS film by out-diffusion because the dielectric film is formed at a high temperature.
상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 반도체소자가 고집적화되어 감에 따라 저장전극의 표면적을 증가시키기 위하여 저장전극의 표면에 HGS막을 형성하였다. 상기 HGS막은 저농도로 형성되기 때문에 HGS막 형성 후 낮은 불순물농도를 갖는 저장전극에 전도성을 보상하기 위하여 추가로 도핑하는 공정이 있다. 그러나, 상기 도핑공정은 열공정을 기본적으로 수반하기 때문에 이로 인한 HGS막의 씨드막(seed layer)의 절대적 농도가 낮아지게 된다. 이로 인하여 상기 도핑공정의 효율이 저하되고, 캐패시터의 캐패시턴스를 확보하기 어려운 문제점이 있다.As described above, according to the related art, the HGS film is formed on the surface of the storage electrode in order to increase the surface area of the storage electrode as the semiconductor device is highly integrated. Since the HGS film is formed at a low concentration, there is a further doping process to compensate for conductivity to the storage electrode having a low impurity concentration after forming the HGS film. However, since the doping process basically involves a thermal process, the absolute concentration of the seed layer of the HGS film is lowered. As a result, the efficiency of the doping process is lowered, and it is difficult to secure the capacitance of the capacitor.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 저장전극의 표면적을 증가시키기 위하여 저장전극 표면에 HGS막을 형성하고, 상기 HGS막 내에 인을 추가로 도핑시킨 다음, 희생산화공정을 실시하여 상기 HGS막 내에 도핑된 인을 파일-업(pile-up)시킨 후 유전체막을 형성함으로써 HGS막과 유전체막의 계면에 충분한 인 농도를 확보하여 캐패시터의 캐패시턴스를 증가시키고, 그에 따른 반도체소자의 동작 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.In order to solve the above problems of the prior art, to form a HGS film on the surface of the storage electrode to increase the surface area of the storage electrode, and further doped phosphorus in the HGS film, and then performing a sacrificial oxidation process Forming a dielectric film after piling up phosphorus doped in the HGS film ensures sufficient phosphorus concentration at the interface between the HGS film and the dielectric film, thereby increasing the capacitance of the capacitor, and thereby operating characteristics and reliability of the semiconductor device. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of improving the efficiency.
도 1 은 종래기술에 따른 반도체소자의 제조방법에 의해 형성된 저장전극의 단면도.1 is a cross-sectional view of a storage electrode formed by a method of manufacturing a semiconductor device according to the prior art.
도 2 는 종래기술에 따른 HGS막 내의 인(phosphorus) 농도의 변화를 도시한 그래프.2 is a graph showing the change in phosphorus concentration in the HGS film according to the prior art.
도 3a 내지 도 3e 는 본 발명에 따른 반도체소자의 제조방법에 의한 공정 단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention.
도 4 는 본 발명에 따른 HGS막 내의 인 농도의 변화를 도시한 그래프.4 is a graph showing the change in phosphorus concentration in the HGS film according to the present invention.
도 5 는 본 발명에 따른 희생산화공정에 의해 HGS막의 깊이에 따른 인 농도변화를 도시한 그래프.5 is a graph showing a change in phosphorus concentration according to the depth of the HGS film by the sacrificial oxidation process according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
11 : 반도체기판 12 : 층간절연막11 semiconductor substrate 12 interlayer insulating film
13 : 저장전극 14 : 저장전극 콘택플러그13: storage electrode 14: storage electrode contact plug
15, 31 : HGS막 33 : 불순물영역15, 31: HGS film 33: impurity region
35 : 희생산화막 37 : 유전체막35 sacrificial oxide film 37 dielectric film
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 제조방법은,In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비되는 층간절연막을 형성하는 공정과,Forming an interlayer insulating film having a storage electrode contact plug on the semiconductor substrate having a predetermined lower structure formed thereon;
상기 저장전극 콘택플러그에 접속되는 저장전극을 형성하는 공정과,Forming a storage electrode connected to the storage electrode contact plug;
상기 저장전극의 표면에 HGS막을 형성하는 공정과,Forming an HGS film on the surface of the storage electrode;
상기 HGS막에 인을 추가로 도핑하는 공정과,Further doping phosphorus into the HGS film;
상기 HGS막의 표면에 희생산화공정으로 희생산화막을 형성하여 상기 HGS막 내에 도핑된 인을 파일-업(pile-up)시키는 공정과,Forming a sacrificial oxide film on the surface of the HGS film by a sacrificial oxidation process to pile-up phosphorus doped in the HGS film;
상기 희생산화막을 제거하는 공정과,Removing the sacrificial oxide film;
전체표면 상부에 유전체막을 형성하는 공정을 포함하는 것을 특징으로 한다.And forming a dielectric film over the entire surface.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 3a 내지 도 3e 는 본 발명의 제1실시예에 따른 반도체소자의 제조방법에 의한 공정 단면도이고, 도 4 는 본 발명에 따른 HGS막의 농도를 도시한 그래프로서, 서로 연관지어 설명한다.3A to 3E are cross-sectional views showing the process of the semiconductor device manufacturing method according to the first embodiment of the present invention, and FIG. 4 is a graph showing the concentration of the HGS film according to the present invention.
먼저, 반도체기판(도시안됨) 상부에 소자분리절연막(도시안됨), 모스 전계효과 트랜지스터(도시안됨) 등 소정의 하부구조물을 형성한다.First, a predetermined substructure such as an isolation layer (not shown) and a MOS field effect transistor (not shown) are formed on the semiconductor substrate (not shown).
다음, 상기 반도체기판에서 저장전극 콘택으로 예정되는 부분에 접속되는 저장전극 콘택플러그(도시안됨)가 구비된 층간절연막(도시안됨)을 형성한다.Next, an interlayer insulating film (not shown) having a storage electrode contact plug (not shown) connected to a portion of the semiconductor substrate, which is supposed to be a storage electrode contact, is formed.
그 다음, 상기 저장전극 콘택플러그에 접속되는 저장전극을 형성한다. 이때,상기 저장전극은 스택형, 실린더형 등 어느 형태로 형성해도 관계없다.Next, a storage electrode connected to the storage electrode contact plug is formed. In this case, the storage electrode may be formed in any form, such as a stack or a cylinder.
다음, 상기 저장전극 표면에 HGS막(31)을 형성한다. (도 3a 참조)Next, an HGS film 31 is formed on the storage electrode surface. (See Figure 3A)
이때, 도 4 의 곡선(1)을 참조하면, 상기 HGS막(31)을 형성하기 위한 씨드막의 농도가 낮기 때문에 HGS막(31)의 표면의 농도가 낮은 것을 도시한다.4, the concentration of the surface of the HGS film 31 is low because the concentration of the seed film for forming the HGS film 31 is low.
그 다음, 상기 HGS막(31) 표면에 인을 추가로 도핑하여 불순물영역(33)을 형성한다. (도 3b 참조)Thereafter, phosphorus is further doped on the surface of the HGS film 31 to form the impurity region 33. (See Figure 3b)
이때, 도 4 의 곡선(2)를 참조하면 HGS막(31) 표면에 인이 추가로 도핑되어 HGS막(31) 표면의 농도가 높아진 것을 도시한다.4, phosphorus is further doped onto the surface of the HGS film 31 to increase the concentration of the surface of the HGS film 31.
다음, 상기 HGS막(31)을 희생산화하여 희생산화막(35)을 10 ∼ 20Å 두께로 형성한다. 상기 희생산화공정은 퍼니스(furnace)를 이용한 열처리공정 또는 급속열처리공정으로 진행할 수 있다. 이때, 상기 퍼니스를 이용한 열처리공정으로 진행하는 경우 700 ∼ 800℃의 온도에서 건식 또는 습식산화공정으로 실시할 수 있다. 또한, 상기 급속열처리공정은 45 ∼ 55℃/분의 승온속도로 700 ∼ 800℃로 가열하여 실시할 수 있다. (도 3c 참조)Next, the sacrificial oxide film 35 is formed to have a thickness of 10 to 20 kV by sacrificial oxidation of the HGS film 31. The sacrificial oxidation process may proceed to a heat treatment process or a rapid heat treatment process using a furnace (furnace). At this time, when proceeding to the heat treatment process using the furnace may be carried out in a dry or wet oxidation process at a temperature of 700 ~ 800 ℃. In addition, the rapid heat treatment step can be carried out by heating to 700 ~ 800 ℃ at a temperature increase rate of 45 ~ 55 ℃ / min. (See Figure 3c)
이때, 도 4 의 곡선(3)을 참조하면 상기 희생산화공정 시 상기 HGS막(31) 내의 도핑된 인을 HGS막(31) 표면으로 유도하여 HGS막(31) 계면에 인을 파일-업(pile-up)시켜 HGS막(31) 표면의 인 농도가 높은 것을 도시한다.At this time, referring to the curve 3 of FIG. 4, the doped phosphorus in the HGS film 31 is guided to the surface of the HGS film 31 during the sacrificial oxidation process to pile up phosphorus at the interface of the HGS film 31. pile-up) shows a high phosphorus concentration on the surface of the HGS film 31.
그 다음, 상기 희생산화막(35)을 제거한다. 상기 희생산화막(35)은 45 ∼ 55℃의 NH4OH, H2O2및 탈이온수가 혼합된 SC-1용액을 이용하여 250 ∼ 350초간, HF과탈이온수가 1 : 99로 혼합된 용액을 이용하여 80 ∼ 100초간 습식식각하여 제거된다. (도 3d 참조)Next, the sacrificial oxide film 35 is removed. The sacrificial oxide film 35 is a mixture of HF and deionized water of 1: 99 for 250 to 350 seconds using an SC-1 solution mixed with NH 4 OH, H 2 O 2 and deionized water at 45 to 55 ° C. It is removed by wet etching for 80 to 100 seconds. (See FIG. 3D)
다음, 전체표면 상부에 유전체막(37)을 형성한다. (도 3e 참조)Next, a dielectric film 37 is formed over the entire surface. (See Figure 3E)
이때, 도 4 의 곡선(4)를 참조하면 상기 유전체막(37)의 형성공정 후에도 충분한 인의 농도를 확보할 수 있음을 도시한다.At this time, referring to the curve 4 of FIG. 4, it is shown that a sufficient phosphorus concentration can be ensured even after the formation process of the dielectric film 37.
또한, 도 5 는 본 발명에 따른 희생산화공정에 의해 HGS막의 깊이에 따른 인 농도변화를 도시한 그래프로서, 깊이에 따라 인의 농도 구배가 존재하므로 추가로 희생산화공정의 공정 시간을 변화시켜 HGS막 내의 인농도를 자유롭게 조절할 수 있다. 이로 인하여 캐패시터 구동 시 공핍률(depletion ratio)을 조절 할 수 있다. 이때, 상기 공핍률은 동작 전압 내에서 캐패시턴스의 최소값/최대값의 비율이다.In addition, Figure 5 is a graph showing the change in phosphorus concentration according to the depth of the HGS film by the sacrificial oxidation process according to the present invention, since there is a concentration gradient of phosphorus depending on the depth, the HGS film is further changed by changing the process time of the sacrificial oxidation process Phosphorus concentration in the body can be freely adjusted. As a result, the depletion ratio may be adjusted when the capacitor is driven. At this time, the depletion rate is the ratio of the minimum value / the maximum value of the capacitance in the operating voltage.
한편, 상기 희생산화공정은 상기 추가 도핑공정에서 인시튜로 진행할 수 있다.On the other hand, the sacrificial oxidation process may proceed in situ in the additional doping process.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 저장전극의 표면적을 증가시키기 위하여 형성되는 HGS(hemispherical grained silicon)막에 추가로 인을 도핑시켜 인 농도를 증가시킨 다음, 상기 HGS막의 표면을 희생산화시켜 상기 HGS막의 표면에 인을 파일-업(pile-up)시켜 인 농도를 더욱 증가시킨 후 상기 희생산화공정으로 형성된 희생산화막을 제거한 다음, 유전체막을 형성하여 상기 HGS막과 유전체막 간의 계면 특성을 향상시켜 캐패시터의 캐패시턴스를 향상시키는 동시에 동작 전압 내에서의 공핍률(depletion ratio)의 마진(margine)을 향상시키고, 그에 따른 소자의 특성 및 신뢰성을 향상시키는 이점이 있다.As described above, in the method of manufacturing a semiconductor device according to the present invention, the phosphorus concentration is increased by further doping phosphorus on a hemispherical grained silicon (HGS) film formed to increase the surface area of the storage electrode. After sacrificial oxidation, the phosphorus is piled up on the surface of the HGS film to further increase phosphorus concentration, and then the sacrificial oxide film formed by the sacrificial oxidation process is removed, and then a dielectric film is formed to form a dielectric film. Improving the interfacial characteristics of the liver improves the capacitance of the capacitor, and at the same time improves the margin of the depletion ratio within the operating voltage, thereby improving the characteristics and reliability of the device.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086357A KR20020058295A (en) | 2000-12-29 | 2000-12-29 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000086357A KR20020058295A (en) | 2000-12-29 | 2000-12-29 | Manufacturing method for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020058295A true KR20020058295A (en) | 2002-07-12 |
Family
ID=27689390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000086357A KR20020058295A (en) | 2000-12-29 | 2000-12-29 | Manufacturing method for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020058295A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990072366A (en) * | 1998-02-03 | 1999-09-27 | 가네꼬 히사시 | Fabrication method of semiconductor device with hsg configuration |
| KR20000015401A (en) * | 1998-08-28 | 2000-03-15 | 윤종용 | Method for manufacturing a capacitor using a half sphere silicon (hsg) |
| JP2000150822A (en) * | 1998-11-11 | 2000-05-30 | Nec Corp | Manufacture of semiconductor device |
| KR20000032889A (en) * | 1998-11-18 | 2000-06-15 | 윤종용 | Method for manufacturing capacitor in semiconductor device |
-
2000
- 2000-12-29 KR KR1020000086357A patent/KR20020058295A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990072366A (en) * | 1998-02-03 | 1999-09-27 | 가네꼬 히사시 | Fabrication method of semiconductor device with hsg configuration |
| KR20000015401A (en) * | 1998-08-28 | 2000-03-15 | 윤종용 | Method for manufacturing a capacitor using a half sphere silicon (hsg) |
| JP2000150822A (en) * | 1998-11-11 | 2000-05-30 | Nec Corp | Manufacture of semiconductor device |
| KR20000032889A (en) * | 1998-11-18 | 2000-06-15 | 윤종용 | Method for manufacturing capacitor in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429477B1 (en) | Shared body and diffusion contact structure and method for fabricating same | |
| KR0131744B1 (en) | Manufacturing method of capacitor of semiconductor device | |
| TWI271806B (en) | Method for fabricating semiconductor device | |
| KR100570114B1 (en) | Self aligned buried plate | |
| US20030227045A1 (en) | Method of forming storage nodes comprising a base in a contact hole and related structures | |
| KR100756788B1 (en) | Method for manufacturing of semiconductor device | |
| KR20020058295A (en) | Manufacturing method for semiconductor device | |
| KR100487915B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100449251B1 (en) | Method for forming of semiconductor device | |
| KR0164070B1 (en) | Manufacture of semiconductor memory device | |
| KR100400285B1 (en) | Method for manufacturing semiconductor device | |
| KR20000013402A (en) | Fabrication method of memory capacitor | |
| KR100866707B1 (en) | Forming method for storage node of semiconductor device | |
| KR100268799B1 (en) | Capacitor manufacturing method of semiconductor device | |
| KR0166035B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR20000042489A (en) | Method for making storage electrode of semiconductor device | |
| KR19990004603A (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100709448B1 (en) | Method for manufacturing storage node of semiconductor device | |
| KR20000027636A (en) | Method for manufacturing semiconductor devices | |
| KR20010005117A (en) | Forming method for storage node of semiconductor device | |
| KR20000027640A (en) | Method of manufacturing semiconductor device | |
| KR20000045389A (en) | Method for forming capacitor of semiconductor device | |
| KR20010061097A (en) | Manufacturing method for storage node of semiconductor device | |
| KR20060039641A (en) | Manufacturing method of semiconductor device | |
| KR20030033250A (en) | Forming method for capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |