KR20020057034A - 박막트랜지스터 액정표시장치 - Google Patents

박막트랜지스터 액정표시장치 Download PDF

Info

Publication number
KR20020057034A
KR20020057034A KR1020000087266A KR20000087266A KR20020057034A KR 20020057034 A KR20020057034 A KR 20020057034A KR 1020000087266 A KR1020000087266 A KR 1020000087266A KR 20000087266 A KR20000087266 A KR 20000087266A KR 20020057034 A KR20020057034 A KR 20020057034A
Authority
KR
South Korea
Prior art keywords
gate signal
pixel electrode
signal line
thin film
film transistor
Prior art date
Application number
KR1020000087266A
Other languages
English (en)
Inventor
김재광
고영익
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR1020000087266A priority Critical patent/KR20020057034A/ko
Publication of KR20020057034A publication Critical patent/KR20020057034A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터 액정표시장치에 관한 것으로, 투명성 절연기판; 상기 기판상에 일방향으로 평행하게 배치되면서, 단위화소영역을 분할하도록 배치되는 수 개의 게이트신호선; 상기 게이트신호선과 교차하게 배치되어, 단위화소를 한정하는 수 개의 데이터신호선; 상기 게이트신호선과 데이터신호선의 교차부에 각각 배치되는 박막트랜지스터: 및 단위화소영역에 각각 배치되는 화소전극을 포함하며, 상기 화소전극은 상기 분할된 단위화소영역에 각각 배치되는 제1서브 화소전극 및 제2서브 화소전극과, 상기 게이트신호선과 오버랩되도록 배치되는 제3서브 화소전극으로 구성되며, 보조용량이 일정하고, 게이트신호지연문제가 개선되며, 개구부가 확대되어 화면품위를 높일 수 있는 것이다.

Description

박막트랜지스터 액정표시장치{APPARATUS FOR THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 박막트랜지스터 액정표시장치에 관한 것으로, 보다 상세하게는 게이트신호선과 화소전극이 오버랩되어 형성되는 스토리지 커패시턴스가 일정하게 유지되도록 한 박막트랜지스터 액정표시장치에 관한 것이다.
종래 능동액정표시장치의 제조에 있어서 화소설계 기술개발을 통하여 화면품위를 개선하기위한 노력이 이루어지고 있다.
도 1은 종래기술에 따른 박막트랜지스터 액정표시장치를 나타내는 평면도이다.
종래의 화소구조에 있어서, 도 1에 도시된 바와 같이, 데이타신호선(3)은 수직으로 인가되고, 게이트신호선(1)은 수평으로 인가되어 화소가 동작되도록 설계되어 있다. 그리고, 일반적으로 ITO로 구성되는 화소전극(5)은 상기 게이트신호선(1)에 의해 이분할되어 제1서브 화소전극(5a)과 제2서브 화소전극(5b)으로 구분되어 있다.
여기서, 상기 게이트 신호선(1)과 제2서브 화소전극(5b)이 오버랩되어 형성되는 유전체층간에 캐패시턴스가 발생하는데 이 캐패시턴스가 보조용량(STORAGE CAPACITANCE:7)이 된다.
상기의 화소구조에서는 게이트신호선(1)과 화소전극(5b)간에 부정렬(Misalign)발생시 보조용량(7)값이 유동적인 값을 갖게된다. 따라서, 이러한 구조를 개선하기위하여 게이트신호선(1)의 가운데 부분에 홈을 형성하여 게이트신호선(1)과 제2서브 화소전극(5b)간에 부정렬이 발생하는 경우에 오버랩되는 영역(두 A부분)이 최소화될 수 있도록 설계한다.
그러나, 상기와 같이 설계할 경우 게이트신호선의 저항이 병렬로 연결되어져 홈을 형성하지 않았을 때에 비해 그 저항이 현저하게 크게 나타나 게이트 신호지연이 발생하게되고, 그러한 게이트 신호지연을 해결하기 위해 상대적으로 게이트선폭을 크게 하여 신호지연을 감소할 수밖에 없는데, 게이트 선폭을 크게 하는만큼 단위화소의 개구부가 작아져 화면품위 저하로 나타나고 있다.
이에 본 발명은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 보조용량(Cst)값을 일정하게 유지시키며, 게이트 신호지연을 개선할 수 있도록 한 박막트랜지스터 액정표시장치를 제공함에 있다.
도 1은 종래기술에 따른 박막트랜지스터 액정표시장치를 도시한 평면도.
도 2는 본 발명에 따른 박막트랜지스터 액정표시장치를 도시한 평면도.
<도면의 주요부분에 대한 부호의 설명>
10: 유리기판11: 게이트신호선
13: 데이터신호선15: 화소전극
15a: 제1서브 화소전극15b: 제2서브 화소전극
15c: 제3서브 화소전극17: 보조용량
19: 박막트랜지스터
상기한 본 발명의 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터 액정표시장치는, 투명성 절연기판; 상기 기판상에 일방향으로 평행하게 배치되면서, 단위화소영역을 분할하도록 배치되는 수 개의 게이트신호선; 상기 게이트신호선과 교차하게 배치되어, 단위화소를 한정하는 수 개의 데이터신호선; 상기 게이트신호선과 데이터신호선의 교차부에 각각 배치되는 박막트랜지스터: 및 단위화소영역에 각각 배치되는 화소전극을 포함하며, 상기 화소전극은 상기 분할된 단위화소영역에 각각 배치되는 제1서브 화소전극 및 제2서브 화소전극과, 상기 게이트신호선과 오버랩되도록 배치되는 제3서브 화소전극으로 구성되는 것을 특징으로 한다.
이하, 본 발명에 따른 박막트랜지스터 액정표시장치를 첨부한 도면에 의거하여 상세히 설며한다.
도 2는 본 발명에 따른 박막트랜지스터 액정표시장치를 나타내는 평면도이다.
본 발명에 따른 박막트랜지스터 액정표시장치는, 투명성 절연기판, 예를 들어, 유리기판(10)상에 전기전도성이 높은 금속으로 이루어진 수 개의게이트신호선(11)이 형성되어 있다. 상기 게이트신호선(11)은 상기 유리기판(10)상에 일방향으로 평행하게 배치되면서 단위화소영역을 분할하도록 배치되어 있다.
그리고, 수개의 데이터신호선(13)은 단위화소를 한정하도록 게이트신호선(11)과 수직교차되게 배치되어 있다. 단, 본원에 첨부된 도면에는 편의상 상기 게이트신호선(11)과 데이터신호선(13)은 각각 하나의 신호선만을 도시되어 있다.
여기서, 상기 게이트신호선(11)과 데이터신호선(13)의 교차부에는 액정표시장치의 스위칭소자로서 박막트랜지스터(19)가 형성되어 있다. 이때, 상기 박막트랜지스터(19)는 상기 게이트신호선(11)의 일단부상에 형성되고, 상기 데이터신호선(13)에서 연장되는 드레인(부호표시 안됨), 채널부 및 후술하는 제1서브 화소전극(15a)과 콘택되는 소오스(부호표시 안됨)로 구성되어 있다.
본 발명에 따른 박막트랜지스터 액정표시장치는, 상기 게이트신호선(11), 박막트랜지스터(19)의 채널부(부호표시 안됨) 및 데이터신호선(13)을 순차적으로 형성한 후 화소전극(15)을 형성한다. 여기서, 상기 화소전극(15)은 도 2에 도시된 바와 같이 상기 게이트신호선(11)에 의해 크게 세부분으로 분할되어 있다.
즉, 상기 화소전극(15)은 상기 박막트랜지스터(19)의 소오스(부호표시 안됨)와 콘택되는 제1서브 화소전극(15a)과, 상기 게이트신호선(11)의 일부분과 오버랩되는 제3서브 화소전극(15c)과, 도 2에 도시된 바와 같이 병목형태(B부분)로 상기 제3서브 화소전극(15c)과 연결되는 제2서브 화소전극(15b)으로 이루어져 있다.
본 발명에 있어서도 상기 제3서브 화소전극(15c)과 먼저 형성된 상기 게이트신호선(11)이 오버랩되어 형성되는 유전체층간에 커패시턴스가 발생하는데, 이 커패시턴스가 보조용량(Storage Capacitance:17)이 된다. 다만, 종래처럼 상기 제3서브 화소전극(15c)과 게이트신호선(11)이 오버랩되는 영역을 줄이고자 상기 게이트신호선(11)에 종래처럼 홈을 파는 대신에, 도 2에 도시된 바와 같이, 하나의 플레이트형상으로 형성하여 오버랩되는 부분을 B처럼 병목형태로 구성한다.
이리하면, 상기 게이트신호선(11)과 제3서브 화소전극(15c)간의 부정렬시 오버랩되는 부분(B)의 변화가 최소화가 된다. 그 결과, 오버랩되는 부분(B)이 변화함에 따라 보조용량값도 변하는 정도가 최소화가 되어, 오버랩의 차에 의하여 변하는 보조용량값을 거의 일정하게 유지할 수 있게 된다.
또한, 본 발명에 따라 구성되는 상기 게이트신호선(11)에 있어서는, 종래처럼 게이트신호선의 중앙부에 홈을 형성함으로써 게이트신호선의 폭이 증가되는 문제점이 없게 된다. 즉, 상기 게이트신호선 중앙부의 홈에 의해 게이트신호선의 저항이 병렬로 연결되어 게이트신호가 지연되는 문제점을 해결하고자 상기 게이트신호선의 폭을 확대하여야 하는 불가피한 선택을 피할 수 있게 되고, 게이트신호선의 폭을 크게하는 만큼 개구율이 감소되는 문제점도 피할 수 있다.
상기의 실시예는 본 발명의 일실시예를 개시한 것이며, 본 발명을 이에 한정하려는 의도는 아니다. 기타, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 박막트랜지스터 액정표시장치는다음과 같은 효과가 있다.
본 발명에 있어서는 게이트신호선과 화소전극이 서로 오버랩되는 영역을 일정하게 유지함으로써 일정한 보조용량을 갖는 화소설계가 가능하며, 또한 기존 화소에서의 문제점이었던 게이트 신호지연문제를 개선할 수 있을 뿐 아니라, 게이트 신호지연에서 보상되어지는 만큼 게이트신호선을 작게 설계할 수 있으므로 단위화소의 개구부를 넓게 할수 있어서 화면품위를 향상시킬 수 있다.

Claims (3)

  1. 투명성 절연기판;
    상기 기판상에 일방향으로 평행하게 배치되면서, 단위화소영역을 분할하도록 배치되는 수 개의 게이트신호선;
    상기 게이트신호선과 교차하게 배치되어, 단위화소를 한정하는 수 개의 데이터신호선;
    상기 게이트신호선과 데이터신호선의 교차부에 각각 배치되는 박막트랜지스터: 및
    단위화소영역에 각각 배치되는 화소전극을 포함하며,
    상기 화소전극은 상기 분할된 단위화소영역에 각각 배치되는 제1서브 화소전극 및 제2서브 화소전극과, 상기 게이트신호선과 오버랩되도록 배치되는 제3서브 화소전극으로 구성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제3서브 화소전극과 오버랩되는 상기 게이트신호선이 플레이트형태로 형성되어 있는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제2서브 화소전극과 제3서브 화소전극은 병목부에 의해 연결되어 있는것을 특징으로 하는 박막트랜지스터 액정표시장치.
KR1020000087266A 2000-12-30 2000-12-30 박막트랜지스터 액정표시장치 KR20020057034A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000087266A KR20020057034A (ko) 2000-12-30 2000-12-30 박막트랜지스터 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000087266A KR20020057034A (ko) 2000-12-30 2000-12-30 박막트랜지스터 액정표시장치

Publications (1)

Publication Number Publication Date
KR20020057034A true KR20020057034A (ko) 2002-07-11

Family

ID=27690144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000087266A KR20020057034A (ko) 2000-12-30 2000-12-30 박막트랜지스터 액정표시장치

Country Status (1)

Country Link
KR (1) KR20020057034A (ko)

Similar Documents

Publication Publication Date Title
US6320221B1 (en) TFT-LCD having a vertical thin film transistor
KR101237011B1 (ko) 액정 표시 장치
KR101320020B1 (ko) 액정 표시 장치
KR20010108836A (ko) 프린지 필드 구동 액정표시장치
KR20030072859A (ko) 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판
US20070024770A1 (en) Liquid crystal display device and method of fabricating the same
JP4741209B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
KR20040057250A (ko) 기생 용량 편차가 최소화된 액정 표시 장치용 박막트랜지스터
KR20000004375A (ko) 박막 트랜지스터 액정표시소자 및 그의 제조방법
JP4923847B2 (ja) 液晶表示パネル
KR20000041955A (ko) 박막 트랜지스터 액정표시소자
KR20050031478A (ko) Ｏｃｂ 모드 액정 표시 장치
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
KR20020057034A (ko) 박막트랜지스터 액정표시장치
KR100328846B1 (ko) 액정표시소자의보조용량캐패시터및그의형성방법
KR100315924B1 (ko) 액정표시장치용박막트랜지스터기판
US8059221B2 (en) Liquid crystal display and manufacturing method of the same
KR100375735B1 (ko) 고개구율 및 고투과율 액정 표시 장치
KR100336898B1 (ko) 액정표시소자의박막트랜지스터
KR100683135B1 (ko) 프린지 필드 구동 모드 액정 표시 장치
KR100559219B1 (ko) 박막 트랜지스터 액정표시장치
KR100569261B1 (ko) 박막 트랜지스터 액정 표시 소자
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100928491B1 (ko) 액정표시장치 및 그 제조방법
KR100542300B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application