KR20020054671A - A method for forming a semiconductor device - Google Patents
A method for forming a semiconductor device Download PDFInfo
- Publication number
- KR20020054671A KR20020054671A KR1020000083836A KR20000083836A KR20020054671A KR 20020054671 A KR20020054671 A KR 20020054671A KR 1020000083836 A KR1020000083836 A KR 1020000083836A KR 20000083836 A KR20000083836 A KR 20000083836A KR 20020054671 A KR20020054671 A KR 20020054671A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- exposure
- pattern
- mtj
- exposure mask
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖는 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 )을 제조하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device. In particular, a magnetic RAM having a characteristic of higher speed than an SRAM, an integration such as a DRAM, and a nonvolatile memory such as a flash memory, is referred to as an MRAM. It relates to a technique for manufacturing.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 하고 있다.Most semiconductor memory manufacturers are developing MRAM using ferromagnetic materials as one of the next generation memory devices.
상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비 휘발성 메모리 동작이 가능한 것으로 알려져 있다.The MRAM is a memory device capable of reading and writing information by forming a ferromagnetic thin film in multiple layers and sensing current changes according to the magnetization direction of each thin film. It is known that non-volatile memory operations such as flash memory can be performed.
상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.The MRAM has a method of implementing a memory device using a giant magnetoresistive (GMR) phenomenon or a spin polarization magnetic permeation phenomenon, which occurs because spin has a great effect on electron transfer.
상기 거대자기 저항(GMR) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.In the MRAM using the giant magnetoresistance (GMR) phenomenon, a GMR magnetic memory device is implemented by using a phenomenon in which the resistances in the case where the spin directions are different in the two magnetic layers having the nonmagnetic layer are different from each other are the same.
상기 스핀 편극 자기 투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기 투과접합 메모리 소자를 구현하는 것이다.The MRAM using the spin polarization magnetic permeation phenomenon is a magnetic permeation junction memory device using a phenomenon that current permeation occurs much better than two cases in which the spin directions are the same in two magnetic layers having an insulating layer interposed therebetween.
그러나, 상기 MRAM 에 대한 연구는 현재 초기 단계에 있으며, 주로 다층 자성 박막의 형성에 집중되어 있고, 단위 셀 구조 및 주변 감지 회로 등에 대한 연구는 아직 미비한 실정이다.However, the research on the MRAM is currently in an early stage, mainly focused on the formation of the multilayer magnetic thin film, and the research on the unit cell structure and the peripheral sensing circuit is still insufficient.
도 1 은 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도이다.1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the prior art.
도 1을 참조하면,Referring to Figure 1,
반도체기판(31) 상부에 게이트전극(33), 즉 제1워드라인을 형성한다.The gate electrode 33, that is, the first word line, is formed on the semiconductor substrate 31.
그리고, 상기 워드라인(33)의 양측 반도체기판(31)에 소오스/드레인 접합영역(35a,35b)을 형성하고 그에 접속되는 접지선(37a)과 제1도전층(37b)을 형성한다. 이때, 상기 접지선(37a)는 상기 제1도전층(37b) 형성공정시 형성한다.The source / drain junction regions 35a and 35b are formed on both semiconductor substrates 31 of the word line 33, and the ground lines 37a and the first conductive layer 37b connected thereto are formed. In this case, the ground line 37a is formed during the process of forming the first conductive layer 37b.
그 다음, 전체표면 상부를 평탄화시키는 제1층간절연막(39)을 형성하고 상기 제1도전층(41)을 노출시키는 제1콘택플러그(41)를 형성한다.Next, a first interlayer insulating film 39 is formed to planarize the entire upper surface, and a first contact plug 41 is formed to expose the first conductive layer 41.
그리고, 상기 제1콘택플러그(41)에 접속되는 하부리드층(43)인 제2도전층을 패터닝한다.Then, the second conductive layer, which is the lower lead layer 43 connected to the first contact plug 41, is patterned.
전체표면상부를 평탄화시키는 제2층간절연막(45)을 형성하고 상기 제2층간절연막(45) 상부에 라이트라인(47)인 제2워드라인을 형성한다.A second interlayer insulating film 45 is formed to planarize the entire upper surface, and a second word line, which is a light line 47, is formed on the second interlayer insulating film 45.
그리고, 상기 라이트라인(47)인 제2워드라인 상부를 평탄화시키는 제3층간절연막(48)을 형성한다.A third interlayer insulating film 48 is formed to planarize an upper portion of the second word line, which is the light line 47.
그리고, 상기 제2도전층(43)을 노출시키는 제2콘택플러그(49)를 형성한다.In addition, a second contact plug 49 exposing the second conductive layer 43 is formed.
그리고, 상기 제2콘택플러그(49)에 접속되는 씨드층(51)을 형성한다. 이때, 상기 씨드층(51)은 상기 제2콘택플러그(49) 상측으로부터 상기 라이트라인(47) 상측에 중첩되도록 형성한다.Then, the seed layer 51 connected to the second contact plug 49 is formed. In this case, the seed layer 51 is formed to overlap the light line 47 from the upper side of the second contact plug 49.
그 다음, 상기 씨드층(51) 상부에 반강자성층(도시안됨), 고정 강자성층(pinned ferromagnetic)(55), 터널 접합층(tunnel junction layer)(57) 및 자유 강자성층(free ferromagnetic)(59)을 적층하여 MTJ ( magnetic tunnel junction ) 셀을 형성하되, 상기 라이트라인(47) 만큼 의 패턴 크기로 중첩하여 형성한다.Then, an antiferromagnetic layer (not shown), pinned ferromagnetic 55, tunnel junction layer 57 and free ferromagnetic (top ferromagnetic) (top) of the seed layer 51 ( 59) is laminated to form a magnetic tunnel junction (MTJ) cell, but overlapping with the pattern size of the light line 47 is formed.
여기서, 상기 반 강자성층은 고정층의 자화 방향이 변하기 않도록 하는 역할을 하며, 상기 터널 접합층(57)은 자화 방향이 한 방향으로 고정되어 있는 것이다. 그리고, 상기 자유 강자성층(59)은 외부 자장에 의해 자화 방향이 바뀌어 지며, 상기 자유 강자성층(59)의 자화 방향에 따라 "0" 또는 "1" 의 정보를 기억할 수 있다.Here, the anti-ferromagnetic layer serves to prevent the magnetization direction of the pinned layer from changing, and the tunnel junction layer 57 is fixed in one direction. The magnetization direction of the free ferromagnetic layer 59 is changed by an external magnetic field, and information of "0" or "1" may be stored according to the magnetization direction of the free ferromagnetic layer 59.
그 다음, 전체표면상부에 제4층간절연막(60)을 형성하여 평탄화식각하여 상기 자유 강자성층(59)을 노출시키고, 상기 자유 강자성층(59)에 접속되는 상부리드층, 즉 비트라인(61)을 형성한다.Next, a fourth interlayer insulating film 60 is formed on the entire surface to be planarized to expose the free ferromagnetic layer 59, and the upper lead layer, that is, the bit line 61 connected to the free ferromagnetic layer 59. ).
도 2a 및 도 2b는 종래기술에 따른 도 1의 MRAM 셀에서 MTJ 셀을 패터닝하기 위한 노광 마스크와 그를 이용하여 반도체기판 상에 형성된 미세패턴을 도시한 평면도이다.2A and 2B are plan views illustrating an exposure mask for patterning an MTJ cell in the MRAM cell of FIG. 1 according to the prior art and a micropattern formed on the semiconductor substrate using the same.
도 2a를 참조하면, 석영기판(111) 상에 MTJ 셀을 형성하기 위한 차광패턴(113)을 형성하되, 상기 차광패턴(113)은 직사각형으로 형성한 것이다.Referring to FIG. 2A, a light blocking pattern 113 for forming an MTJ cell is formed on a quartz substrate 111, and the light blocking pattern 113 is formed in a rectangle.
상기 차광패턴(113)이 직사각형인 이유는, MRAM에서 셀에 정보를 기록할 때 비트라인과 라이트라인인 제2워드라인에 전류를 흘려줄 때 발생되는 자기장을 이용하여 강자성의 자화방향을 조절하여 정보를 기록하게 되는데, MTJ 셀의 패턴 모양이 직사각형인 경우 MTJ 의 스핀 방향을 조절하는데 유리하기 때문이다.The light blocking pattern 113 is rectangular because the magnetization direction of the ferromagnetic is adjusted by using a magnetic field generated when a current flows through a second word line, which is a bit line and a light line, when information is written to a cell in an MRAM. Information is recorded because it is advantageous to control the spin direction of the MTJ when the pattern of the MTJ cell is rectangular.
도 2b를 참조하면, MTJ 셀을 형성하기 위한 적층구조가 형성된 반도체기판(115) 상부에 감광막(117)을 도포하고, 상기 도 2a의 노광 마스크(100)를 이용하여 노광 및 현상하여 감광막(117)패턴을 형성한 것을 도시한다.Referring to FIG. 2B, a photosensitive film 117 is coated on the semiconductor substrate 115 having a stacked structure for forming an MTJ cell, and the photosensitive film 117 is exposed and developed using the exposure mask 100 of FIG. 2A. Shows a pattern formed.
이때, 상기 감광막(117)패턴은 근접효과로 인하여 모서리 부분이 라운딩 ( rounding ) 된 형태로 형성된다.At this time, the photoresist layer 117 pattern is formed in the form of a rounded corner (rounding) due to the proximity effect.
상기한 바와같이 종래기술에 따른 반도체소자의 제조방법은, MRAM 에 구비되는 MTJ 셀이 타원형으로 형성되어 MTJ를 통한 전류량 조절을 용이하게 하지 못하여 소자의 특성을 열화시키는 문제점이 있다.As described above, the method of manufacturing a semiconductor device according to the related art has a problem in that the MTJ cell provided in the MRAM is formed in an elliptical shape so that it is not easy to control the amount of current through the MTJ, thereby deteriorating the characteristics of the device.
본 발명은 상기한 바와 같은 종래기술의 문제점을 해소하기 위하여, 두 개의 노광마스크를 이용하여 직사각형 형태로 MTJ 셀을 형성할 수 있도록 하여 반도체소자의 특성 열화를 방지함으로써 예정된 특성이 구비되는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, it is possible to form the MTJ cell in a rectangular form using the two exposure masks to prevent the deterioration of the characteristics of the semiconductor device of the semiconductor device having a predetermined characteristic The purpose is to provide a manufacturing method.
도 1 및 도 2 는 종래기술에 따른 반도체소자의 제조방법을 도시한 단면도 및 평면도.1 and 2 are a cross-sectional view and a plan view showing a method for manufacturing a semiconductor device according to the prior art.
도 3a 내지 도 3c 는 본 발명의 실시예에 따른 반도체소자의 제조방법을 나타낸 단면도.3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
< 도면의 주요주분에 대한 부호의 설명 ><Description of the code for the main portion of the drawing>
21,23,111 : 석영기판22,24,113 : 차광패턴21,23,111: Quartz substrate 22,24,113: Light shielding pattern
25,31,115 : 반도체기판27,117 : 감광막패턴25, 31, 115: semiconductor substrate 27, 117: photoresist pattern
33,75 : 게이트전극, 제1워드라인33,75: gate electrode, first word line
35a,35b : 소오스/드레인 접합영역35a, 35b: source / drain junction region
37a : 접지선37b : 제1도전층37a: ground wire 37b: first conductive layer
39 : 제1층간절연막41 : 제1콘택플러그39: first interlayer insulating film 41: first contact plug
43 : 하부리드층43: lower lead layer
45 : 제2층간절연막47 : 라이트라인, 제2워드라인45: second interlayer insulating film 47: light line, second word line
48 : 제3층간절연막48: third interlayer insulating film
49 : 제2콘택플러그51 : 씨드층49: second contact plug 51: seed layer
53 : 제4층간절연막55 : 고정 강자성층53: fourth interlayer insulating film 55: fixed ferromagnetic layer
57 : 터널 접합층59 : 자유 강자성층57 tunnel junction layer 59 free ferromagnetic layer
60 : 제5층간절연막61 : 비트라인, 상부리드층60: fifth interlayer insulating film 61: bit line, upper lead layer
100 : 노광마스크200 : 제1노광마스크100: exposure mask 200: first exposure mask
300 : 제2노광마스크300: second exposure mask
상기 목적 달성을 위해 본 발명에 따른 반도체소자의 제조방법은,The semiconductor device manufacturing method according to the present invention for achieving the above object,
MRAM 의 MJT 셀을 형성하는 반도체소자의 제조방법에 있어서,In the method for manufacturing a semiconductor device forming an MJT cell of MRAM,
반도체기판 상에 MTJ 셀을 형성하기 위한 적층구조를 형성하고 그 상부에 감광막을 도포하는 공정과,Forming a laminated structure for forming MTJ cells on the semiconductor substrate and applying a photosensitive film thereon;
상기 감광막을 제1노광마스크를 이용한 제1노광공정으로 상기 MTJ 셀의 단축 크기와 같은 라인 형태의 비노광영역을 형성하는 공정과,Forming a non-exposed area having a line shape such as a short axis size of the MTJ cell in a first exposure process using the photosensitive film as a first exposure mask;
상기 감광막을 제2노광마스크를 이용한 제2노광공정으로 상기 MTJ 셀의 장축 크기와 같은 라인형태의 비노광영역을 형성하는 공정과,Forming a non-exposed area having a line shape equal to the major axis size of the MTJ cell by a second exposure process using the photosensitive film as a second exposure mask;
상기 감광막의 노광 영역을 현상공정으로 제거하여 직사각형 구조의 MTJ 셀 영역을 정의하는 공정을 포함하는 것을 특징으로한다.And removing the exposed region of the photosensitive film by a developing process to define an MTJ cell region having a rectangular structure.
한편, 본 발명의 원리는, 디램을 대체할 수 있는 차세대 메모리 소자로 많은 연구가 진행되고 있는 MRAM에서 MTJ 셀의 패터닝 공정시 근접효과 ( proximity effect ) 로 인한 라인딩 현상을 방지하기 위하여 서로 수직한 구조를 두 개의 노광 마스크를 이용하여 직사각형의 패턴을 형성하는 것이다.On the other hand, the principle of the present invention is a next-generation memory device that can replace the DRAM, in order to prevent the line-up phenomenon due to proximity effect during the patterning process of the MTJ cell in MRAM, which is being studied a lot The structure is to form a rectangular pattern using two exposure masks.
도 3a 내지 도 3c 는 본 발명의 실시예에 따른 반도체소자의 제조방법을 도시한 단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.
도 3a를 참조하면, 본 발명에 따른 제1노광마스크(200)를 도시한 평면도로서, 세로 방향의 라인패턴 ( line pattern )을 형성한 것이다. 이때, 상기 제1노광마스크(200)는 MTJ 셀의 단축 방향 크기만큼 패턴 크기를 형성한 것이다.Referring to FIG. 3A, a first planar mask 200 according to the present invention is a plan view, in which a line pattern in a vertical direction is formed. In this case, the first exposure mask 200 is formed by the size of the pattern in the short axis direction of the MTJ cell.
먼저, 석영기판(21) 상부에 차광막을 증착하고 MTJ 셀의 단축 방향 크기만큼의 라인 패턴을 갖는 감광막패턴(도시안됨)을 형성한다.First, a light shielding film is deposited on the quartz substrate 21, and a photosensitive film pattern (not shown) having a line pattern as large as the uniaxial direction of the MTJ cell is formed.
그리고, 상기 감광막패턴을 마스크로 하여 상기 차광막을 식각하고 상기 감광막패턴을 제거함으로써 차광패턴(22)을 형성하여 제1노광마스크(200)를 형성한다.The light blocking pattern is etched using the photoresist pattern as a mask and the photoresist pattern is removed to form the light shielding pattern 22 to form a first exposure mask 200.
도 3b를 참조하면, 본 발명에 따른 제2노광마스크(300)를 도시한 평면도로서, 세로 방향의 라인패턴 ( line pattern )을 형성한 것이다. 이때, 상기 제2노광마스크(300)는 MTJ 셀의 단축 방향 크기만큼 패턴 크기를 형성한 것이다.Referring to FIG. 3B, a second planar mask 300 according to the present invention is a plan view, in which a line pattern in a vertical direction is formed. At this time, the second exposure mask 300 is to form a pattern size as the short-axis direction size of the MTJ cell.
먼저, 석영기판(23) 상부에 차광막을 증착하고 MTJ 셀의 장축 방향 크기만큼의 라인 패턴을 갖는 감광막패턴(도시안됨)을 형성한다.First, a light shielding film is deposited on the quartz substrate 23 to form a photoresist pattern (not shown) having a line pattern as large as the major axis direction of the MTJ cell.
그리고, 상기 감광막패턴을 마스크로 하여 상기 차광막을 식각하고 상기 감광막패턴을 제거함으로써 차광패턴(24)을 형성하여 제2노광마스크(300)를 형성한다.The light shielding pattern is etched using the photoresist pattern as a mask and the photoresist pattern is removed to form the second light mask 300.
도 3c를 참조하면, MTJ 셀을 형성하기 위한 적층구조가 형성된 반도체기판(25) 상부에 감광막(27)을 도포한다.Referring to FIG. 3C, a photosensitive film 27 is coated on the semiconductor substrate 25 on which the stacked structure for forming the MTJ cell is formed.
그리고, 상기 감광막(27)을 상기 제1노광마스크(200)와 제2노광마스크(300)를 이용하여 두 번의 노광공정을 실시하고 현상하여 직사각형의 감광막(27)패턴을 형성한다.The photosensitive film 27 is subjected to two exposure processes using the first exposure mask 200 and the second exposure mask 300 and developed to form a rectangular photoresist 27 pattern.
후속공정으로 상기 감광막(27)패턴을 마스크로 하여 상기 MTJ 셀을 형성하기 위한 적층구조를 식각하여 예정된 크기의 직사각형 MTJ 셀을 형성한다.In a subsequent process, the stacked structure for forming the MTJ cell is etched using the photoresist 27 pattern as a mask to form a rectangular MTJ cell of a predetermined size.
본 발명의 다른 실시예는 다음과 같다.Another embodiment of the present invention is as follows.
먼저, 전체표면상부에 제1감광막(도시안됨)을 도포하고 상기 제1노광마스크(200)를 이용한 노광 및 현상공정으로 패터닝하고 제1감광막패턴을 형성하고 이를 하드베이킹 ( hard baking ) 한 다음, 상기 제1감광막패턴을 마스크로 하여 MTJ 셀을 형성하기 위한 적층구조를 식각하여 제1노광마스크(200)에 의한 라인 패턴을 형성한다.First, a first photoresist film (not shown) is applied on the entire surface, and patterned by an exposure and development process using the first exposure mask 200, a first photoresist film pattern is formed, and then hard baked. The stack pattern for forming the MTJ cell is etched by using the first photoresist pattern as a mask to form a line pattern by the first exposure mask 200.
그리고, 전체표면상부에 제2감광막(도시안됨)을 도포하고 제2노광마스크를 이용한 노광 및 현상공정으로 패터닝하여 제2감광막패턴을 형성한 다음, 하드베이킹시키고 이를 마스크로 하여 제1노광마스크(200)에 의한 라인 패턴을 식각함으로써 직사각형 구조의 적층구조를 형성하여 MTJ 셀을 형성한다.Then, a second photoresist film (not shown) is applied on the entire surface and patterned by an exposure and development process using a second exposure mask to form a second photoresist film pattern, followed by hard baking and using the mask as a mask. By etching the line pattern 200, a laminated structure having a rectangular structure is formed to form an MTJ cell.
본 발명의 또 다른 실시예는 종래기술에 따른 노광마스크(100)의 차광패턴(113)에 보조패턴을 형성하여 근접효과를 방지하는 것이다.Another embodiment of the present invention is to prevent the proximity effect by forming an auxiliary pattern on the light shielding pattern 113 of the exposure mask 100 according to the prior art.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, MTJ 셀의 단축 방향으로 라인패턴이 구비되는 제1노광마스크와 상기 MTJ 셀의 장축 방향으로 라인패턴이 구비되는 제2노광마스크를 이용하여 예정된 크기의 직사각형 MTJ 셀을 형성함으로써 반도체소자의 특성 열화를 방지하여 MRAM 의 특성을 향상시키는 효과를 제공한다.As described above, the method of manufacturing a semiconductor device according to the present invention uses a first exposure mask having a line pattern in a short axis direction of an MTJ cell and a second exposure mask having a line pattern in a long axis direction of the MTJ cell. By forming a rectangular MTJ cell of a predetermined size, it is possible to prevent the deterioration of the characteristics of the semiconductor device, thereby improving the characteristics of the MRAM.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083836A KR20020054671A (en) | 2000-12-28 | 2000-12-28 | A method for forming a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000083836A KR20020054671A (en) | 2000-12-28 | 2000-12-28 | A method for forming a semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020054671A true KR20020054671A (en) | 2002-07-08 |
Family
ID=27687405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000083836A KR20020054671A (en) | 2000-12-28 | 2000-12-28 | A method for forming a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020054671A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100915065B1 (en) * | 2002-07-18 | 2009-09-02 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
| KR101011010B1 (en) * | 2010-10-19 | 2011-01-26 | 누리방재(주) | Fire receiver |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950545A (en) * | 1982-09-17 | 1984-03-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01107527A (en) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | Forming method for pattern |
| KR19980077753A (en) * | 1997-04-22 | 1998-11-16 | 윤종용 | Pattern Forming Method of Semiconductor Device by Photolithography Process |
| KR19990003944A (en) * | 1997-06-26 | 1999-01-15 | 김영환 | Method of forming microstructure of semiconductor device |
-
2000
- 2000-12-28 KR KR1020000083836A patent/KR20020054671A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950545A (en) * | 1982-09-17 | 1984-03-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPH01107527A (en) * | 1987-10-20 | 1989-04-25 | Matsushita Electric Ind Co Ltd | Forming method for pattern |
| KR19980077753A (en) * | 1997-04-22 | 1998-11-16 | 윤종용 | Pattern Forming Method of Semiconductor Device by Photolithography Process |
| KR19990003944A (en) * | 1997-06-26 | 1999-01-15 | 김영환 | Method of forming microstructure of semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100915065B1 (en) * | 2002-07-18 | 2009-09-02 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
| KR101011010B1 (en) * | 2010-10-19 | 2011-01-26 | 누리방재(주) | Fire receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100535046B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| KR100399436B1 (en) | A Magnetic random access memory and a method for manufacturing the same | |
| KR100442959B1 (en) | Magnetic random access memory and method for forming the same | |
| KR100403313B1 (en) | Magnetic random access memory using bipolar junction transistor and Method for forming the same | |
| JP4298196B2 (en) | Magnetic ram | |
| JP4926374B2 (en) | Method for forming MTJ cell of magnetic ram | |
| KR100520175B1 (en) | A method for forming a semiconductor device | |
| KR100434956B1 (en) | A method for manufacturing of Magnetic random access memory | |
| KR100390977B1 (en) | A method for forming a semiconductor device | |
| US6768670B2 (en) | Writing method for magnetic random access memory using a bipolar junction transistor | |
| KR100527592B1 (en) | A method for forming a semiconductor device | |
| KR20030078136A (en) | A method for manufacturing of a Magnetic random access memory | |
| KR20020054671A (en) | A method for forming a semiconductor device | |
| KR100915065B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| KR100546116B1 (en) | Formation method of magnetic ram | |
| KR100966958B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| KR100399439B1 (en) | Magnetic RAM cell and method for manufacturing the same | |
| KR20040110482A (en) | A method for manufacturing of a Magnetic random access memory | |
| KR20030088574A (en) | A method for forming a magnetic random access memory | |
| KR20030058626A (en) | Method for manufacturing a magnetic RAM cell | |
| KR20030088572A (en) | A method for manufacturing of a Magnetic random access memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |