KR20040110482A - A method for manufacturing of a Magnetic random access memory - Google Patents
A method for manufacturing of a Magnetic random access memory Download PDFInfo
- Publication number
- KR20040110482A KR20040110482A KR1020030039816A KR20030039816A KR20040110482A KR 20040110482 A KR20040110482 A KR 20040110482A KR 1020030039816 A KR1020030039816 A KR 1020030039816A KR 20030039816 A KR20030039816 A KR 20030039816A KR 20040110482 A KR20040110482 A KR 20040110482A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- magnetic
- mtj
- free magnetization
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
Description
본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 의 형성방법에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖는 마그네틱 램의 제조 공정을 변화시켜 소자의 전기적 특성을 향상시키는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming magnetic RAM (hereinafter referred to as MRAM), in particular magnetic RAM having characteristics of faster speed than SRAM, density such as DRAM, and nonvolatile memory such as flash memory. It relates to a technique for improving the electrical properties of the device by changing the manufacturing process of.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 하고 있다.Most semiconductor memory manufacturers are developing MRAM using ferromagnetic materials as one of the next generation memory devices.
상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.The MRAM is a memory device that reads and writes information by forming ferromagnetic thin films in multiple layers to sense current changes according to the magnetization direction of each thin film. The MRAM not only enables high speed, low power, and high integration, The device is capable of operating a nonvolatile memory such as a flash memory.
상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.The MRAM has a method of implementing a memory device using a giant magnetoresistive (GMR) phenomenon or a spin polarization magnetic permeation phenomenon, which occurs because spin has a great effect on electron transfer.
상기 거대자기저항 ( GMR ) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층의 스핀 방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.In the MRAM using the giant magnetoresistance (GMR) phenomenon, a GMR magnetic memory device is implemented by using a phenomenon in which the resistances of the two magnetic layers having a nonmagnetic layer interposed therebetween are significantly different than in the same case.
상기 스핀 편극 자기투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기투과 접합 메모리 소자를 구현하는 것이다.In the MRAM using the spin polarization magnetic permeation phenomenon, a magnetic permeation junction memory device is implemented by using a phenomenon in which current permeation occurs much better than two cases in which the spin directions are the same in two magnetic layers having an insulating layer therebetween.
상기 MRAM 은 하나의 트랜지스터와 하나의 MTJ 셀로 형성한다.The MRAM is formed of one transistor and one MTJ cell.
도 1a 및 도 1b는 종래기술에 따른 마그네틱 램의 형성방법을 도시한 단면도이다.1A and 1B are cross-sectional views illustrating a method of forming a magnetic ram according to the prior art.
도 1a를 참조하면, 반도체기판(도시안됨) 상에 하부절연층(11)을 형성한다.Referring to FIG. 1A, a lower insulating layer 11 is formed on a semiconductor substrate (not shown).
이때, 상기 하부절연층(11)은 소자분리막(도시안됨), 리드라인인 제1워드라인과 소오스/드레인이 구비되는 트랜지스터(도시안됨), 그라운드 라인(도시안됨) 및 도전층(도시안됨), 라이트 라인인 제2워드라인(도시안됨)을 형성하고 그 상부를 평탄화시켜 형성한 것이다.In this case, the lower insulating layer 11 may include a device isolation layer (not shown), a first word line serving as a lead line, a transistor including a source / drain (not shown), a ground line (not shown), and a conductive layer (not shown). The second word line (not shown), which is a light line, is formed and the upper portion thereof is planarized.
그 다음, 상기 도전층에 접속되는 연결층용 금속층(13)을 형성한다. 이때, 상기 연결층용 금속층(13)은 W, Al, Pt, Cu, Ir, Ru 등과 같이 반도체소자에 사용되는 일반적이 금속으로 형성한 것이다.Next, the metal layer 13 for a connection layer connected to the said conductive layer is formed. In this case, the connection layer metal layer 13 is formed of a general metal used in a semiconductor device such as W, Al, Pt, Cu, Ir, Ru, and the like.
상기 연결층용 금속층(13) 상부에 전체표면상부에 MTJ 물질층을 증착한다. 이때, 상기 MTJ 물질층은 고정자화층 ( magnetic pinned layers )(15), 터널장벽층 ( tunneling barrier layers )(17) 및 자유자화층 ( magnetic free layers )(19)을 순차적으로 적층하여 형성한다.The MTJ material layer is deposited on the entire surface of the metal layer 13 for the connection layer. In this case, the MTJ material layer is formed by sequentially stacking magnetic pinned layers 15, tunneling barrier layers 17, and magnetic free layers 19.
상기 고정자화층(15) 및 자유자화층(19)은 CO, Fe, NiFe, CoFe, PtMn, IrMn 등과 같은 자성물질로 형성한다.The stator magnetization layer 15 and the free magnetization layer 19 are formed of a magnetic material such as CO, Fe, NiFe, CoFe, PtMn, IrMn, or the like.
그 다음, MTJ 물질층(15,17,19) 상부에 하드마스크층(21)을 형성한다.Next, a hard mask layer 21 is formed on the MTJ material layers 15, 17, and 19.
상기 하드마스크층(21) 상에 감광막패턴(23)을 형성한다. 이때, 상기 감광막패턴(23)은 MTJ 셀 마스크(도시안됨)를 이용한 노광 및 현상 공정으로 형성한 것이다.The photoresist pattern 23 is formed on the hard mask layer 21. In this case, the photoresist pattern 23 is formed by an exposure and development process using an MTJ cell mask (not shown).
도 1b를 참조하면, 상기 감광막패턴(23)을 마스크로 하여 상기 하드마스크층(21)과 자유자화층(19)을 식각한다.Referring to FIG. 1B, the hard mask layer 21 and the free magnetization layer 19 are etched using the photoresist pattern 23 as a mask.
상기 자유자화층(19)의 식각후 산화력이 높은 이들 자성물질의 산화에 의해 코로젼 ( corrosion ) 되고, 이로 인하여 상기 자유자화층(19)과 고정자화층(15)이 전기적으로 브릿지되어 쇼트될 수 있다.After etching, the free magnetization layer 19 is corroded by oxidation of these magnetic materials having high oxidizing power, whereby the free magnetization layer 19 and the stator magnetization layer 15 are electrically bridged and shorted. Can be.
이때, 상기 자유자화층(19)과 하드마스크층(21) 측벽에 비휘발성 반응생성물인 폴리머(25)가 부착되는 동시에 상기 터널장벽층(27)에 핀홀(27)이 형성된다. 또한, 상기 핀홀(27)에 상기 폴리머(25)가 부착되기도 한다.In this case, the polymer 25, which is a nonvolatile reaction product, is attached to sidewalls of the free magnetization layer 19 and the hard mask layer 21, and a pinhole 27 is formed in the tunnel barrier layer 27. In addition, the polymer 25 may be attached to the pinhole 27.
상기한 바와 같이 종래기술에 따른 마그네틱 램의 형성방법은, 자유자화층과 고정자화층의 쇼트를 유발할 수 있으며 상기 자화층들의 코로젼 현상을 유발할 수 있어 소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.As described above, the method of forming the magnetic RAM according to the related art may cause a short between the free magnetization layer and the pinned magnetization layer, and may cause a coronation phenomenon of the magnetization layers, thereby degrading the characteristics and reliability of the device. .
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여,The present invention to solve the above problems of the prior art,
자유자화층의 식각공정 대신 산화공정을 이용하여 식각될 부분을 산화시키고 후속공정으로 식각함으로써 자성층인 자유자화층의 식각부산물로 인한 소자의 특성 열화를 방지할 수 있어 소자의 특성 및 신뢰성을 향상시킬 수 있는 마그네틱 램의 형성방법을 제공하는데 그 목적이 있다.By oxidizing the part to be etched using an oxidation process instead of the etching process of the free magnetization layer and etching it in a subsequent process, it is possible to prevent deterioration of device characteristics due to etching by-products of the free magnetization layer, which is a magnetic layer, thereby improving device characteristics and reliability. It is an object of the present invention to provide a method of forming a magnetic ram.
도 1a 및 도 1b는 종래기술에 따른 마그네틱 램의 형성방법을 도시한 단면도.1A and 1B are cross-sectional views illustrating a method of forming a magnetic ram according to the prior art.
도 2a 및 도 2b는 본 발명에 따른 마그네틱 램의 형성방법을 도시한 단면도.2A and 2B are cross-sectional views illustrating a method of forming a magnetic ram according to the present invention.
도 3은 본 발명에 따른 마그네틱 램의 특성을 도시한 그래프도.Figure 3 is a graph showing the characteristics of the magnetic ram according to the present invention.
〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
11,41 : 하부절연층 13,43 : 연결층용 금속층11,41: lower insulating layer 13,43: metal layer for connection layer
15,45 : 고정자화층 17 : 터널장벽층15,45: stator layer 17: tunnel barrier layer
19,49 : 자유자화층 21,51 : 하드마스크층19,49 free magnetization layer 21,51 hard mask layer
23,53 : 감광막패턴 25 : 폴리머23,53: photoresist pattern 25: polymer
27 : 핀홀 47 : 알루미나층27: pinhole 47: alumina layer
55 : 분자량이 큰 가스분자 57 : 산화막55: gas molecule with large molecular weight 57: oxide film
상기 목적 달성을 위해 본 발명에 따른 마그네틱 램의 형성방법은,Method of forming the magnetic ram according to the present invention for achieving the above object,
고정자화층 상부에 터널장벽층인 알루미나층을 형성하는 공정과,Forming an alumina layer as a tunnel barrier layer on the stator magnetization layer,
상기 알루미나층 상부에 자유자화층을 형성하여 적층구조의 MTJ 물질층을 형성하고 그 상부에 하드마스크층을 형성하는 공정과,Forming a free magnetization layer on the alumina layer to form a layered MTJ material layer and forming a hard mask layer thereon;
MTJ 셀 마스크를 이용한 사진식각공정으로 상기 하드마스크층을 식각하여 상기 자유자화층을 노출시키는 하드마스크층 패턴을 형성하고, 상기 노출된 자유자화층에 물리적 손상을 가하여 비정질화시키는 공정과,Forming a hard mask layer pattern that exposes the free magnetization layer by etching the hard mask layer by a photolithography process using an MTJ cell mask, and subjecting the exposed free magnetization layer to physical damage to amorphous phase;
상기 급속열처리 ( RTO ) 공정으로 상기 비정질화된 자유자화층을 산화시켜 산화막을 형성하는 공정과,Oxidizing the amorphous free magnetization layer by the rapid heat treatment (RTO) process to form an oxide film;
후속 식각공정으로 MTJ 셀을 패터닝하는 공정을 포함하는 것과,Including patterning the MTJ cell in a subsequent etching process,
상기 알루미나층은 8 ∼ 20 Å 의 두께로 형성되는 것과,The alumina layer is formed to a thickness of 8 to 20 kPa,
상기 물리적 손상을 가하는 공정은 분자량이 무거운 가스를 이용하여 실시하는 것과,The physical damage process is carried out using a gas having a high molecular weight,
상기 산화막은 상기 하드마스크층패턴 하부로 소정깊이에 위치한 자유자화층까지 산화되어 구비되는 것과,The oxide film is oxidized to a free magnetization layer positioned at a predetermined depth under the hard mask layer pattern;
상기 MTJ 물질층의 층착 공정후 실시되는 공정 중에서 상기 RTO 공정을 제외한 모든 공정을 200 ℃ 이하의 저온에서 실시하는 것을 특징으로 한다.All the processes except for the RTO process are performed at a low temperature of 200 ° C. or less among the processes performed after the lamination process of the MTJ material layer.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 2a 및 도 2b는 본 발명에 따른 마그네틱 램의 형성방법을 도시한 단면도이다.2A and 2B are cross-sectional views illustrating a method of forming a magnetic ram according to the present invention.
도 2a를 참조하면, 반도체기판(도시안됨) 상에 하부절연층(41)을 형성한다.Referring to FIG. 2A, a lower insulating layer 41 is formed on a semiconductor substrate (not shown).
이때, 상기 하부절연층(41)은 소자분리막(도시안됨), 리드라인인 제1워드라인과 소오스/드레인이 구비되는 트랜지스터(도시안됨), 그라운드 라인 및 도전층(도시안됨), 라이트 라인인 제2워드라인(도시안됨)을 형성하고 그 상부를 평탄화시켜 형성한 것이다.In this case, the lower insulating layer 41 may include an isolation layer (not shown), a first word line as a lead line and a transistor including a source / drain (not shown), a ground line and a conductive layer (not shown), and a light line. It is formed by forming a second word line (not shown) and planarizing an upper portion thereof.
그 다음, 상기 도전층에 접속되는 연결층용 금속층(43)으로 형성한다.Then, it is formed of the metal layer 43 for the connection layer connected to the conductive layer.
상기 연결층용 금속층(43) 상부에 고정자화층(45)을 형성한다.The stator magnetization layer 45 is formed on the connection layer metal layer 43.
상기 고정자화층(45)은 합성-반강자성층 ( synthetic anti-ferromagnetic, 이하 SAF 라 함 ) 구조로 형성하되, CO, Fe, NiFe, CoFe, PtMn, IrMn 등과 같은 자성물질을 이용하여 형성한다.The pinned magnetization layer 45 is formed of a synthetic anti-ferromagnetic layer (hereinafter referred to as SAF) structure, and is formed using a magnetic material such as CO, Fe, NiFe, CoFe, PtMn, IrMn, or the like.
상기 고정자화층(45) 상부에 터널장벽층 ( tunneling barrier layer )으로 사용될 알루미나층(47)을 증착한다. 여기서, 상기 알루미나층(47)은 데이터 센싱 ( data sensing ) 에 필요한 최소한의 두께인 8 ∼ 20 Å 의 두께로 형성된다.An alumina layer 47 to be used as a tunneling barrier layer is deposited on the stator magnetization layer 45. In this case, the alumina layer 47 is formed to a thickness of 8 to 20 kHz which is the minimum thickness required for data sensing.
상기 알루미늄층(47) 상부에 자유자화층( magnetic free layer )(49)을 형성한다. 이때, 상기 자유자화층(49)은 상기 고정자화층(45)과 같은 물질로 형성한다.A magnetic free layer 49 is formed on the aluminum layer 47. In this case, the free magnetization layer 49 is formed of the same material as the stator magnetization layer 45.
상기 자유자화층(49) 상부에 하드마스크층(도시안됨)을 형성하고 그 상부에 감광막패턴(53)을 형성한다. 이때, 상기 감광막패턴(53)은 MTJ 셀 마스크를 이용한 노광 및 현상공정으로 형성한다.A hard mask layer (not shown) is formed on the free magnetization layer 49 and a photoresist pattern 53 is formed on the free magnetization layer 49. In this case, the photoresist pattern 53 is formed by an exposure and development process using an MTJ cell mask.
상기 감광막패턴(53)을 마스크로 하여 상기 하드마스크층(51)을 식각하여 상기 자유자화층(49)의 제거될 부분을 노출시키는 하드마스크층패턴(51)을 형성한다. 이때, 상기 자유자화층(49)의 MTJ 영역은 노출되지 않는다.The hard mask layer 51 is etched using the photoresist pattern 53 as a mask to form a hard mask layer pattern 51 exposing portions to be removed of the free magnetization layer 49. At this time, the MTJ region of the free magnetization layer 49 is not exposed.
상기 감광막패턴(53) 및 하드마스크층패턴(51)을 마스크로 하여 상기 노출된자유자화층(49)을 P 또는 As와 같이 분자량이 큰 가스분자(55)로 물리적인 손상을 가함으로써 비정질상태로 만든다. 이때, 상기 감광막패턴(53)이 남는 경우 제거한다.Using the photoresist pattern 53 and the hard mask layer pattern 51 as a mask, the exposed liberalization layer 49 is physically damaged by a gas molecule 55 having a high molecular weight such as P or As, thereby causing an amorphous state. Make it. At this time, when the photoresist pattern 53 is left, it is removed.
도 2b를 참조하면, 상기 비정질화된 자유자화층(49)을 RTO ( rapid temperature oxidation ) 처리한다.Referring to FIG. 2B, the amorphous free magnetization layer 49 is subjected to rapid temperature oxidation (RTO).
이때, 상기 하드마스크층패턴(51)의 하측 일부까지 상기 자유자화층(49)을 산화시켜 산화막(57)을 형성한다.At this time, the free magnetization layer 49 is oxidized to a part of the lower side of the hard mask layer pattern 51 to form an oxide film 57.
상기 하드마스크층패턴(51) 하부의 자유자화층(49) 저부는 상기 고정자화층(45)과의 사이에 터널장벽층인 알루미나층(47)이 구비된다.The bottom of the free magnetization layer 49 under the hard mask layer pattern 51 is provided with an alumina layer 47 which is a tunnel barrier layer between the stator magnetization layer 45 and the bottom of the free magnetization layer 49.
후속으로 상기 하드마스크층(51)을 마스크로 하는 식각공정을 실시한다.Subsequently, an etching process using the hard mask layer 51 as a mask is performed.
상기 식각공정시 산화된 자유자화층인 산화막(57)을 식각하게 되어 종래와 같은 식각잔류물이 발생되지 않아 자유자화층(49)과 고정저화층(45)의 쇼트를 방지할 수 있으므로 소자의 특성 열화를 방지할 수 있게 된다.Since the oxide film 57, which is the oxidized free magnetization layer, is etched during the etching process, the etching residue is not generated as in the prior art, and thus, the short of the free magnetization layer 49 and the fixed lowering layer 45 can be prevented. It is possible to prevent deterioration of characteristics.
또한, 상기 MTJ 물질층의 층착 공정후 실시되는 공정중에서 상기 RTO 공정을 제외한 모든 공정을 200 ℃ 이하의 저온에서 실시하여 코로젼 현상을 최소화시킬 수 있다.In addition, all processes except for the RTO process may be performed at a low temperature of 200 ° C. or less in the process performed after the layer deposition process of the MTJ material layer, thereby minimizing the co-rosion phenomenon.
도 3은 본 발명에 따른 MTJ 소자의 자성 특성을 도시한 그래프로서, 전기장에 따른 트랜지스터의 자기저항률을 도시한다.3 is a graph showing the magnetic properties of the MTJ device according to the present invention, which shows the magnetoresistance of the transistor according to the electric field.
상기 MTJ 소자의 셀 크기가 150 ㎚2이고,66 ㏀,RA 가 1.3 ㏀ 인 경우를 도시한 것이다.The case where the cell size of the MTJ element is 150 nm 2 , 66 mW and RA is 1.3 mW.
이상에서 설명한 바와 같이 본 발명에 따른 마그네틱 램의 형성방법은,As described above, the method for forming the magnetic ram according to the present invention,
MTJ 물질층을 형성하고 그 상부에 하드마스크층을 형성한 다음, 상기 하드마스크층을 패터닝하고 상기 MTJ 물질층의 자유자화층을 노출시킨 다음, 노출된 부분에 물리적 손상을 가하여 노출된 부분을 비정질화시키고 후속 열공정으로 상기 비정질화된 부분을 산화시킨 다음, 후속 식각공정으로 소자의 특성 열화없이 MTJ 셀을 패터닝할 수 있도록 하는 효과를 제공한다.After forming an MTJ material layer and forming a hard mask layer on top thereof, patterning the hard mask layer, exposing the free magnetization layer of the MTJ material layer, and then physically damaging the exposed part, the exposed part is amorphous. And oxidize the amorphous portion in a subsequent thermal process and then pattern the MTJ cell without degrading the device's properties in a subsequent etching process.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030039816A KR100939162B1 (en) | 2003-06-19 | 2003-06-19 | A method for manufacturing of a Magnetic random access memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030039816A KR100939162B1 (en) | 2003-06-19 | 2003-06-19 | A method for manufacturing of a Magnetic random access memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040110482A true KR20040110482A (en) | 2004-12-31 |
| KR100939162B1 KR100939162B1 (en) | 2010-01-28 |
Family
ID=37382874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030039816A KR100939162B1 (en) | 2003-06-19 | 2003-06-19 | A method for manufacturing of a Magnetic random access memory |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100939162B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500455B1 (en) * | 2003-08-11 | 2005-07-18 | 삼성전자주식회사 | Magnetic tunnel junction structure having a oxidized buffer layer and method of fabricating the same |
| KR100719345B1 (en) * | 2005-04-18 | 2007-05-17 | 삼성전자주식회사 | Methods of forming a magnetic memory device |
| US8119425B2 (en) | 2009-01-09 | 2012-02-21 | Samsung Electronics Co., Ltd. | Method of forming magnetic memory device |
| US8288289B2 (en) | 2010-01-29 | 2012-10-16 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| KR20140038193A (en) * | 2012-09-20 | 2014-03-28 | 삼성전자주식회사 | Magnetic device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5013494B2 (en) * | 2001-04-06 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | Manufacturing method of magnetic memory |
| KR100445064B1 (en) * | 2001-06-30 | 2004-08-21 | 주식회사 하이닉스반도체 | Method for fabrication of magnetic random access memory |
-
2003
- 2003-06-19 KR KR1020030039816A patent/KR100939162B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100500455B1 (en) * | 2003-08-11 | 2005-07-18 | 삼성전자주식회사 | Magnetic tunnel junction structure having a oxidized buffer layer and method of fabricating the same |
| KR100719345B1 (en) * | 2005-04-18 | 2007-05-17 | 삼성전자주식회사 | Methods of forming a magnetic memory device |
| US7541199B2 (en) | 2005-04-18 | 2009-06-02 | Samsung Electronics Co., Ltd. | Methods of forming magnetic memory devices including oxidizing and etching magnetic layers |
| US8119425B2 (en) | 2009-01-09 | 2012-02-21 | Samsung Electronics Co., Ltd. | Method of forming magnetic memory device |
| US8288289B2 (en) | 2010-01-29 | 2012-10-16 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| KR20140038193A (en) * | 2012-09-20 | 2014-03-28 | 삼성전자주식회사 | Magnetic device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100939162B1 (en) | 2010-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100535046B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| JP5642557B2 (en) | Method of forming memory cell and magnetic tunnel junction (MTJ) of memory cell | |
| KR100487927B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| US7863060B2 (en) | Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices | |
| TWI282162B (en) | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same | |
| US20020146851A1 (en) | Method of forming magnetic memory | |
| CN104425706A (en) | Reversed stack MTJ | |
| US20070041125A1 (en) | Magnetic tunnel junction structure having an oxidized buffer layer and method of fabricating the same | |
| KR20020054656A (en) | Magnetic random access memory | |
| KR20020046036A (en) | A method for forming a semiconductor device | |
| KR100939162B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| KR100434956B1 (en) | A method for manufacturing of Magnetic random access memory | |
| KR20030078136A (en) | A method for manufacturing of a Magnetic random access memory | |
| KR100546116B1 (en) | Formation method of magnetic ram | |
| US6465262B2 (en) | Method for manufacturing a semiconductor device | |
| US6787372B1 (en) | Method for manufacturing MTJ cell of magnetic random access memory | |
| KR100915065B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| KR100966958B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| KR100604752B1 (en) | A method for manufacturing of a Magnetic random access memory | |
| KR20030088572A (en) | A method for manufacturing of a Magnetic random access memory | |
| KR20020054671A (en) | A method for forming a semiconductor device | |
| KR20040083935A (en) | A method for manufacturing of a Magnetic random access memory | |
| KR20040084095A (en) | A method for manufacturing of a Magnetic random access memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |