KR20020050035A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR20020050035A KR20020050035A KR1020000079371A KR20000079371A KR20020050035A KR 20020050035 A KR20020050035 A KR 20020050035A KR 1020000079371 A KR1020000079371 A KR 1020000079371A KR 20000079371 A KR20000079371 A KR 20000079371A KR 20020050035 A KR20020050035 A KR 20020050035A
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- common electrode
- thin film
- film transistor
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 12
- 210000002858 crystal cell Anatomy 0.000 description 9
- 210000004027 cell Anatomy 0.000 description 8
- 238000002161 passivation Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Abstract
Description
본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 라인지연 보상 기능을 가지는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display, and more particularly to a liquid crystal display having a line delay compensation function.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속된다. 구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 공통전극을 구동하기 위한 공통전압 발생부를 구비한다. 게이트 드라이버는 스캐닝신호, 즉 게이트신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들 각각에 데이터전압신호를 공급한다. 공통전압 발생부는 공통전극에 공통전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 데이터전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.Conventional liquid crystal display devices display an image by adjusting the light transmittance of the liquid crystal using an electric field. To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix and a driving circuit for driving the liquid crystal panel. In the liquid crystal panel, the gate lines and the data lines are arranged to cross each other, and the liquid crystal cells are positioned in an area where the gate lines and the data lines cross each other. The liquid crystal panel is provided with pixel electrodes and a common electrode for applying an electric field to each of the liquid crystal cells. The pixel electrode is formed for each liquid crystal cell on the lower substrate, while the common electrode is integrally formed on the front surface of the upper substrate. Each of the pixel electrodes is connected to any one of the data lines via source and drain terminals of a thin film transistor, which is a switching element. The gate terminal of the thin film transistor is connected to any one of the gate lines for causing the pixel voltage signal to be applied to the pixel electrodes for one line. The driving circuit includes a gate driver for driving the gate lines, a data driver for driving the data lines, and a common voltage generator for driving the common electrode. The gate driver sequentially supplies the scanning signal, that is, the gate signal to the gate lines, to sequentially drive the liquid crystal cells on the liquid crystal panel by one line. The data driver supplies a data voltage signal to each of the data lines whenever a gate signal is supplied to any one of the gate lines. The common voltage generator supplies a common voltage signal to the common electrode. Accordingly, the liquid crystal display displays an image by adjusting light transmittance by an electric field applied between the pixel electrode and the common electrode according to the data voltage signal for each liquid crystal cell.
도 1을 참조하면, 액정패널은 상부기판(2) 상에 순차적으로 형성된 블랙매트릭스(4)와 칼라필터(6) 및 공통전극(8)을 가지는 칼라필터 기판과, 하부기판(12) 상에 순차적으로 형성된 박막트랜지스터(도시하지 않음) 및 화소전극(19)을 가지는 박막트랜지스터 기판과, 칼라필터 기판과 박막트랜지스터 기판 사이에 주입된 액정(10)을 구성으로 한다. 블랙매트릭스(4)는 상부기판(2) 상에 매트릭스 형태로 형성되어 상부기판(2)의 표면을 칼라필터들(6)이 형성되어질 다수의 셀영역들로 나눔과 아울러 인접 셀간의 광간섭을 방지한다. 적, 녹, 청색의 칼라필터들(6)은 블랙매트릭스(4)가 형성된 상부기판(2) 상에 블랙매트릭스(4)의 중심선을 경계로 분리되게 형성되어 해당색만을 투과시킨다. 그라운드 전위가 통상 공급되는 공통전극(8)은 투명도전막으로 칼라필터(6) 상에 전면 도포된다. 박막트랜지스터는 게이트라인과 데이터라인(16) 및 화소전극(19)과 함께 하부기판(12) 상에 형성된다. 상세히 하면, 하부기판(12) 상에 게이트라인이 박막트랜지스터의 게이트전극과 함께 형성되고 그 위에 게이트절연막(14)이 전면으로 형성된다. 게이트절연막(14) 상에 반도체층이 형성되고 반도체층 상에 데이터라인(16)이 박막트랜지스터의 소오스 및 드레인 전극과 함께 형성된다. 그리고, 전면에 보호막인 패시베이션막(18)이 형성되고 패시베이션막(18) 상부에 화소전극(19)이 셀영역별로 형성된다. 이러한 칼라필터기판과 박막트랜지스터기판 사이에 액정이 주입된다.Referring to FIG. 1, a liquid crystal panel includes a color filter substrate having a black matrix 4, a color filter 6, and a common electrode 8 sequentially formed on an upper substrate 2, and a lower substrate 12. A thin film transistor substrate having a thin film transistor (not shown) and a pixel electrode 19 sequentially formed, and a liquid crystal 10 injected between a color filter substrate and a thin film transistor substrate are constituted. The black matrix 4 is formed in the form of a matrix on the upper substrate 2 to divide the surface of the upper substrate 2 into a plurality of cell regions in which the color filters 6 are to be formed and to provide optical interference between adjacent cells. prevent. The red, green, and blue color filters 6 are formed to be separated from the center line of the black matrix 4 on the upper substrate 2 on which the black matrix 4 is formed so as to transmit only the corresponding color. The common electrode 8 to which the ground potential is normally supplied is entirely coated on the color filter 6 with a transparent conductive film. The thin film transistor is formed on the lower substrate 12 together with the gate line, the data line 16, and the pixel electrode 19. In detail, a gate line is formed on the lower substrate 12 together with the gate electrode of the thin film transistor, and the gate insulating film 14 is formed on the entire surface thereof. A semiconductor layer is formed on the gate insulating film 14, and a data line 16 is formed on the semiconductor layer together with the source and drain electrodes of the thin film transistor. The passivation film 18, which is a protective film, is formed on the entire surface, and the pixel electrode 19 is formed in each cell region on the passivation film 18. Liquid crystal is injected between the color filter substrate and the thin film transistor substrate.
이러한 액정패널에서는 게이트라인 및 데이터라인과 같은 배선의 저항성분(R)과 캐패시터성분(C)의 시정수(RC)에 의해 신호라인에 공급되는 전압신호가 열화되는 라인지연 특성을 가진다. 다시 말하여, 드라이버에서 멀어질수록 시정수(RC)가 커짐에 따라 게이트전압 및 데이터전압의 라이징타임(RT1)이 길어져 충전되는 시간이 지연되게 됨으로써 동일레벨의 전압이 인가되더라도 액정셀에 충전되는 전압은 감소하게 된다. 특히, 액정셀에 수직전계를 인가하는 TN 모드의 액정표시장치의 경우 박막트랜지스터기판의 신호배선들, 특히 데이터라인과 칼라필터기판에 전면으로 형성된 공통전극간에 유전체인 액정을 두고 형성된 캐패시턴스(C)에 의해 시정수(RC), 즉 배선의 부하량을 증가시켜 라인지연량은 더욱 커지게 된다. 이러한 라인지연 특성에 의해 액정표시장치에 표시되는 화상에서 플리커 현상 등이 발생할 뿐만 아니라 동일 휘도레벨을 표시하고자 하는 화소간에 휘도차가 발생하여 화질이 열화되게 된다. 특히, 액정표시장치가 고정세 및 대화면화 되어갈수록 배선길이가 증가되고 화소수가 증가됨에 따라 배선 부하량은 더욱 증가하게 되므로 그 배선 부하량 증가에 의한 라인지연이 화질의 중요한 요소로 나타나 화질불량을 초래하게 되므로 라인지연 보상문제가 시급하다. 이에 따라, 라인지연량을 보상하기 위한 저저항 배선 재료 개발 등의 노력이 계속되고 있지만 여전히 부족한 형편이다.Such a liquid crystal panel has a line delay characteristic in which a voltage signal supplied to a signal line is deteriorated by a resistance constant R of a wiring such as a gate line and a data line and a time constant RC of a capacitor component C. In other words, as the time constant RC increases as the distance from the driver increases, the rising time RT1 of the gate voltage and the data voltage becomes longer, and thus the charging time is delayed, thereby charging the liquid crystal cell even when the voltage of the same level is applied. The voltage will decrease. In particular, in the case of a TN mode liquid crystal display device applying a vertical electric field to a liquid crystal cell, capacitance C formed with a liquid crystal, which is a dielectric, between signal wires of a thin film transistor substrate, in particular, a common electrode formed on the front surface of the data line and the color filter substrate. This increases the load constant of the time constant RC, i.e., the wiring, so that the line delay amount becomes larger. Due to such a line delay characteristic, not only flicker occurs in an image displayed on the liquid crystal display, but also a luminance difference occurs between pixels to display the same luminance level, thereby deteriorating image quality. In particular, as the liquid crystal display device becomes high definition and large screen, the wiring length increases as the wiring length increases and the number of pixels increases. Therefore, the line delay caused by the increase of the wiring load becomes an important factor of the image quality, resulting in poor image quality. Therefore, line delay compensation problem is urgent. As a result, efforts have been made to develop low-resistance wiring materials to compensate for line delays, but they are still insufficient.
따라서, 본 발명의 목적은 신호 배선과 공통전극에 의한 캐패시턴스의 용량을 줄여 배선 부하량을 감소시킴으로써 라인지연을 감소시킬 수 있는 액정표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of reducing line delay by reducing the capacitance of the wiring by reducing the capacitance of the signal wiring and the common electrode.
도 1은 종래 액정표시장치의 구조를 나타내는 단면도.1 is a cross-sectional view showing the structure of a conventional liquid crystal display device.
도 2는 본 발명의 실시 예에 따른 액정표시장치의 구조를 나타내는 단면도.2 is a cross-sectional view illustrating a structure of a liquid crystal display according to an exemplary embodiment of the present invention.
도 3은 도 2에 도시된 공통전극 패턴의 실시 형태를 도시한 평면도.3 is a plan view illustrating an embodiment of the common electrode pattern illustrated in FIG. 2.
도 4는 도 2에 도시된 공통전극 패턴의 다른 실시 형태를 도시한 평면도.4 is a plan view illustrating another embodiment of the common electrode pattern illustrated in FIG. 2.
<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>
2 : 상부기판 4 : 블랙매트릭스2: upper substrate 4: black matrix
6 : 칼라필터 8 : 공통전극6 color filter 8 common electrode
10 : 액정층 12 : 하부기판10: liquid crystal layer 12: lower substrate
14 : 게이트절연막 16 : 데이터라인14 gate insulating film 16 data line
18 : 패시베이션층 20 : 공통전극18: passivation layer 20: common electrode
22A, 22B : 공통전극 패턴22A, 22B: common electrode pattern
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 상호 직교하는 신호배선들의 교차부에 위치하는 박막트랜지스터와, 신호배선들 사이의 셀영역에 위치하여 박막트랜지스터에 의해 데이터가 공급되는 화소전극들이 형성된 하부기판과; 하부기판과 대면되고 신호배선들과 중첩되는 면적이 최소가 되게끔 패터닝된 공통전극들이 형성된 상부기판과; 상하부기판 사이에 주입된 액정을 구비하는 것을 특징으로 된다.In order to achieve the above object, a liquid crystal display according to the present invention includes a thin film transistor positioned at an intersection of orthogonal signal lines and a pixel electrode positioned in a cell region between the signal lines and supplied with data by the thin film transistor. Lower substrate formed with; An upper substrate facing the lower substrate and formed with common electrodes patterned to minimize the area overlapping the signal wires; Characterized in that the liquid crystal injected between the upper and lower substrates.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시예를 도 2 내지 도 4를 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2 to 4.
본 발명에 따른 액정표시장치에서는 공통전극과 신호배선 간에 액정을 사이에 두고 형성되는 캐패시턴스의 용량을 최소화시킴으로써 배선 부하량을 감소시키게 된다. 이를 위하여, 도 2에 도시된 바와 같이 액정패널의 칼라필터기판 상에 공통전극(20)을 패터닝하여 형성하게 된다. 도 2를 참조하면, 액정패널은 상부기판(2) 상에 순차적으로 형성된 블랙매트릭스(4)와 칼라필터(6) 및 패터닝된 공통전극(20)을 가지는 칼라필터 기판과, 하부기판(12) 상에 순차적으로 형성된 박막트랜지스터(도시하지 않음) 및 화소전극(19)을 가지는 박막트랜지스터 기판과, 칼라필터 기판과 박막트랜지스터 기판 사이에 주입된 액정(10)을 구성으로 한다. 블랙매트릭스(4)는 상부기판(2) 상에 매트릭스 형태로 형성되어 상부기판(2)의 표면을 칼라필터들(6)이 형성되어질 다수의 셀영역들로 나눔과 아울러 인접 셀간의 광간섭을 방지한다. 적, 녹, 청색의 칼라필터들(6)은 블랙매트릭스(4)가 형성된 상부기판(2) 상에 블랙매트릭스(4)의 중심선을 경계로 분리되게 형성되어 해당색만을 투과시킨다. 공통전극(8)은 칼라필터(6) 상에 투명도전막을 전면 도포한 후 패터닝하여 에칭함으로써 형성하게 된다. 박막트랜지스터(도시하지 않음)는 게이트라인과 데이터라인(16) 및 화소전극(19)과 함께 하부기판(12) 상에 형성된다. 상세히 하면, 하부기판(12) 상에 게이트라인이 박막트랜지스터의 게이트전극과 함께 형성되고 그 위에 게이트절연막(14)이 전면으로 형성된다. 게이트절연막(14) 상에 반도체층이 형성되고 반도체층 상에 데이터라인(16)이 박막트랜지스터의 소오스 및 드레인 전극과 함께 형성된다. 그리고, 전면에 보호막인 패시베이션막(18)이 형성되고 패시베이션막(18) 상부에 화소전극(19)이 셀영역별로 형성된다. 이러한 칼라필터기판과 박막트랜지스터기판 사이에 액정이 주입된다. 이러한 액정패널에서 공통전극(20)은 특히 박막트랜지스터기판에 형성된 게이트라인 및 데이터라인과 같은 신호배선과의 중첩되지 않게끔 패터닝됨으로써 공통전극(20)과 신호배선(특히, 데이터라인)과의 캐패시턴스를 최소화하게 된다. 이러한 공통전극(20)의 실시형태를 예를 들면 도 3 및 도 4에 도시된 바와 같다.In the liquid crystal display according to the present invention, the wiring load is reduced by minimizing the capacitance of the capacitance formed between the common electrode and the signal wiring with the liquid crystal interposed therebetween. To this end, as shown in FIG. 2, the common electrode 20 is patterned on the color filter substrate of the liquid crystal panel. Referring to FIG. 2, the liquid crystal panel includes a color filter substrate having a black matrix 4, a color filter 6, and a patterned common electrode 20 sequentially formed on the upper substrate 2, and a lower substrate 12. A thin film transistor substrate having a thin film transistor (not shown) and a pixel electrode 19 sequentially formed thereon, and a liquid crystal 10 injected between the color filter substrate and the thin film transistor substrate. The black matrix 4 is formed in the form of a matrix on the upper substrate 2 to divide the surface of the upper substrate 2 into a plurality of cell regions in which the color filters 6 are to be formed and to provide optical interference between adjacent cells. prevent. The red, green, and blue color filters 6 are formed to be separated from the center line of the black matrix 4 on the upper substrate 2 on which the black matrix 4 is formed so as to transmit only the corresponding color. The common electrode 8 is formed by coating the entire surface of the transparent conductive film on the color filter 6 and then patterning and etching the same. A thin film transistor (not shown) is formed on the lower substrate 12 together with the gate line, the data line 16, and the pixel electrode 19. In detail, a gate line is formed on the lower substrate 12 together with the gate electrode of the thin film transistor, and the gate insulating film 14 is formed on the entire surface thereof. A semiconductor layer is formed on the gate insulating film 14, and a data line 16 is formed on the semiconductor layer together with the source and drain electrodes of the thin film transistor. The passivation film 18, which is a protective film, is formed on the entire surface, and the pixel electrode 19 is formed in each cell region on the passivation film 18. Liquid crystal is injected between the color filter substrate and the thin film transistor substrate. In such a liquid crystal panel, the common electrode 20 is patterned so as not to overlap with signal wirings such as gate lines and data lines formed on the thin film transistor substrate, in particular, capacitance of the common electrode 20 with signal wirings (particularly, data lines). Will be minimized. An embodiment of such a common electrode 20 is as shown in, for example, FIGS. 3 and 4.
도 3은 공통전극(20)이 박막트랜지스터기판에 형성된 데이터라인(16)과 중첩되지 않게끔 칼럼라인 형태로 패터닝된 것을 나타낸다. 이 경우, 공통전극(20)이 데이터라인(16)과 중첩되지 않음으로써 그 공통전극(20)과 데이터라인(16)과 그 사이에 액정에 의한 캐패시턴스를 최소화할 수 있게 된다.3 shows that the common electrode 20 is patterned in the form of a column line so as not to overlap the data line 16 formed on the thin film transistor substrate. In this case, since the common electrode 20 does not overlap the data line 16, capacitance between the common electrode 20 and the data line 16 and liquid crystal between the common electrode 20 and the data line 16 may be minimized.
도 4는 공통전극(20)이 화소전극(19)과 대응하여 셀단위로 형성된 제1 공통전극 패턴(22A)과 제1 공통전극 패턴들(22A)들을 접속시키기 위하여 라인형태로 형성된 제2 공통전극 패턴(22B)을 구비하게끔 패터닝된 것을 나타낸다. 이 경우, 공통전극(20)에서 액정셀을 구동할 수 있도록 제1 공통전극 패턴(22A)은 화소전극(19)과 중첩되게 형성되는 반면에 제1 공통전극 패턴들(22A)을 접속시키기 위한 제1 공통전극 패턴(22B)은 라인형태로 형성되어 게이트라인 및 데이터라인(16)과 같은 신호배선과의 중첩면적을 최소화함으로써 공통전극(20)과 신호배선간의 액정에 의해 형성되는 캐패시턴스를 최소화할 수 있게 된다.4 illustrates a second common electrode having a line shape in which a common electrode 20 connects the first common electrode pattern 22A and the first common electrode patterns 22A formed in a cell unit corresponding to the pixel electrode 19. It shows that it is patterned to have the electrode pattern 22B. In this case, the first common electrode pattern 22A is formed to overlap the pixel electrode 19 so as to drive the liquid crystal cell in the common electrode 20, while the first common electrode patterns 22A are connected to each other. The first common electrode pattern 22B is formed in a line shape to minimize the overlapping area between the signal line such as the gate line and the data line 16, thereby minimizing the capacitance formed by the liquid crystal between the common electrode 20 and the signal line. You can do it.
이와 같이, 본 발명에 따른 액정표시장치에서는 칼라필터기판에 형성되는 공통전극(20)을 패터닝하여 에칭함으로써 공통전극(20)과 신호배선들간의 액정에 의해 형성되는 캐패시턴스를 최소화하여 배선 부하량을 감소시킬 수 있게 된다. 이 결과, 라인지연량을 감소시킬 수 있게 된다. 이 경우, 공통전극(20)은 도 3 및 도 4에 도시된 형태들 뿐만 아니라 신호배선과 중첩되는 면적을 최소화할 수 있는 다른 여러 가지 형태로 패터닝될 수 있다.As described above, in the liquid crystal display according to the present invention, the common electrode 20 formed on the color filter substrate is patterned and etched to minimize the capacitance formed by the liquid crystal between the common electrode 20 and the signal wirings, thereby reducing the wiring load. You can do it. As a result, the line delay amount can be reduced. In this case, the common electrode 20 may be patterned in various forms to minimize the area overlapping with the signal wiring as well as those shown in FIGS. 3 and 4.
상술한 바와 같이, 본 발명에 따른 액정표시장치에서는 공통전극을 패터닝하하여 신호배선과의 액정에 의한 캐패시턴스를 최소화함으로써 라인지연량을 감소시켜 화질을 향상시킬 수 있을 뿐만 아니라 배선설계 마진을 증가시킬 수 있게 된다.As described above, in the liquid crystal display according to the present invention, the common electrode is patterned to minimize capacitance caused by the liquid crystal with the signal wiring, thereby reducing the line delay amount and improving the image quality as well as increasing the wiring design margin. It becomes possible.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079371A KR20020050035A (en) | 2000-12-20 | 2000-12-20 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079371A KR20020050035A (en) | 2000-12-20 | 2000-12-20 | Liquid crystal display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020050035A true KR20020050035A (en) | 2002-06-26 |
Family
ID=27683972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000079371A KR20020050035A (en) | 2000-12-20 | 2000-12-20 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020050035A (en) |
-
2000
- 2000-12-20 KR KR1020000079371A patent/KR20020050035A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4162890B2 (en) | Liquid crystal display | |
| US7855767B2 (en) | Transflective liquid crystal display | |
| US9240149B2 (en) | Liquid crystal display device and method of fabricating the same | |
| US8648786B2 (en) | Liquid crystal display device | |
| US5844641A (en) | Liquid crystal display device having storage capacitors and additional opaque electrodes | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US8810757B2 (en) | Liquid crystal display device including a light-blocking member | |
| CN100451782C (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| KR19990010076A (en) | Color filter panel structure of liquid crystal display device and manufacturing method thereof | |
| US7480014B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
| US5999155A (en) | Display device, electronic apparatus and method of manufacturing display device | |
| US20060158577A1 (en) | Thin film transistor array panel for liquid crystal display and liquid crystal display | |
| KR100473588B1 (en) | array panel for liquid crystal display devices | |
| JPH10253988A (en) | Liquid crystal display device | |
| JPH10268357A (en) | Liquid crystal display device | |
| EP1570311B1 (en) | Active matrix display devices | |
| KR100849097B1 (en) | Liquid Crystal Display | |
| US7518686B2 (en) | Liquid crystal display | |
| KR19990009398A (en) | Structure of data application part of liquid crystal display | |
| KR20020050035A (en) | Liquid crystal display | |
| KR100309063B1 (en) | Liquid Crystal Display Device | |
| KR100264188B1 (en) | Liquid Crystal Display Device | |
| KR101087380B1 (en) | Liquid crystal display device and manufacturing for lcd | |
| KR100831304B1 (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |