KR20020040078A - 제어국 시스템에서의 로컬 라우터내 프로세서 보드 - Google Patents

제어국 시스템에서의 로컬 라우터내 프로세서 보드 Download PDF

Info

Publication number
KR20020040078A
KR20020040078A KR1020000069994A KR20000069994A KR20020040078A KR 20020040078 A KR20020040078 A KR 20020040078A KR 1020000069994 A KR1020000069994 A KR 1020000069994A KR 20000069994 A KR20000069994 A KR 20000069994A KR 20020040078 A KR20020040078 A KR 20020040078A
Authority
KR
South Korea
Prior art keywords
call processing
data
maintenance
atm
bit
Prior art date
Application number
KR1020000069994A
Other languages
English (en)
Other versions
KR100355285B1 (ko
Inventor
천형준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000069994A priority Critical patent/KR100355285B1/ko
Publication of KR20020040078A publication Critical patent/KR20020040078A/ko
Application granted granted Critical
Publication of KR100355285B1 publication Critical patent/KR100355285B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/256—Routing or path finding in ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5618—Bridges, gateways [GW] or interworking units [IWU]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 IMT(International Mobile Telecommunication)-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드, 더욱 상세하게는 로컬 라우터의 프로세서 보드를 구현함에 있어 MPC860 및 PPMC750 두 개의 모듈을 이용하여 운용/보전 처리 및 호처리 어플리케이션 제어를 분리시킴과 동시에 내부 디바이스들을 PCI(Process Communication Interface) 통신 방식으로 접속시켜 프로세서 보드의 성능을 향상시킨 제어국 시스템에서의 로컬 라우터내 프로세서 보드에 관한 것으로서, 본 발명에 의하면 운용/보전 기능만을 전담하는 프로세서와 호처리 어플리케이션 처리만을 전담하는 프로세서를 별도로 분리시켜 구현해 줌으로써 프로세서의 성능을 향상시킬 뿐만 아니라, 이더넷, ATM(Asynchronous Transfer Mode) 패스(Path) 등과 같은 외부 디바이스와의 다양한 통신 방식을 제공해 줌으로 IMT-2000 시스템과 같은 차세대 이동통신 시스템에 적용 가능하다는 뛰어난 효과가 있다.

Description

제어국 시스템에서의 로컬 라우터내 프로세서 보드{PROCESSOR BOARD IN LOCAL ROUTER OF BSC SYSTEM}
본 발명은 IMT(International Mobile Telecommunication; 이하 "IMT"라 칭함.)-2000 제어국 시스템에서의 로컬 라우터(Local Router)내 프로세서 보드에 관한 것으로, 더욱 상세하게는 로컬 라우터의 프로세서 보드를 구현함에 있어 MPC860(Main Prosessor Controller; 이하 "MPC"이라 칭함.)860 및 PPMC(Processor PCI Mezzanine Card; 이하 "PPMC"라 칭함.)750 두 개의 모듈을 이용하여 운용/보전 처리 및 호처리 어플리케이션(Application) 제어를 분리시킴과 동시에 내부 디바이스(Device)들을 PCI(Process Communication Interface; 이하 "PCI"라 칭함.) 통신 방식으로 접속시켜 프로세서 보드의 성능을 향상시킨 제어국 시스템에서의 로컬 라우터내 프로세서 보드에 관한 것이다.
종래 이동통신 제어국 시스템에서의 로컬 라우터내 프로세서 보드는 도 1에 도시된 바와 같이, 호처리 어플리케이션 프로그램, 호처리 정보, 및 운용/보전 프로그램을 저장하는 메모리(Memory)(10); 및 "MPC860" 모듈을 사용하여 구현됨과 동시에 다수개의 E1 카드(E1 Card)(1), 다수개의 광 인터페이스부(2), 및 ATM(Asynchronous Transfer Mode; 이하 "ATM"이라 칭함.) 스위치(Switch)(3)와 I/O(Input/Output) 버스(Bus)(4)를 통해 접속되어, 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)의 운용/보전 처리 동작과 상기 ATM스위치(3)와의 호처리 어플리케이션 처리 동작을 모두 수행하는 운용/보전 및 호처리 처리 모듈(20)로 구성되어 있었다.
그러나, 상술한 종래 이동통신 제어국 시스템에서의 로컬 라우터내 프로세서 보드는 한 개의 프로세서 모듈에서 각 외부 디바이스들의 운용/보전 처리 동작 및 호처리 어플리케이션 제어 동작을 모두 수행해 줌으로써, 프로세서 모듈의 부하 상승으로 인한 성능이 현저히 떨어질 뿐만 아니라, 외부 디바이스와의 인터페이스가 I/O 버스로만 한정됨으로 차세대 이동통신 시스템인 IMT-2000 시스템에는 적용 불가능한 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 운용/보전 기능만을 전담하는 프로세서와 호처리 어플리케이션 처리만을 전담하는 프로세서를 별도로 분리시켜 구현함으로써, 프로세서의 성능을 향상시킴과 동시에 이더넷, ATM 패스 등과 같은 외부 디바이스와의 다양한 통신 방식을 제공해주기 위한 제어국 시스템에서의 로컬 라우터내 프로세서 보드를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 제어국 시스템에서의 로컬 라우터내 프로세서 보드는, 다수개의 E1 카드, 다수개의 광 인터페이스부, 및 ATM 스위치를 구비한 제어국 시스템의 로컬 라우터내 프로세서 보드에 있어서,
호처리 어플리케이션 프로그램, 호처리 정보, 및 운용/보전 프로그램을 저장하는 DP램;
상기 다수개의 E1 카드, 다수개의 광 인터페이스부, 및 ATM 스위치로부터 각각의 알람, 상태 등과 같은 운용/보전 데이터를 수신받으면 상기 DP램에 저장된 운용/보전 프로그램을 액세스하여 운용/보전 처리 동작을 수행하는 운용/보전 처리 모듈;
상기 ATM 스위치로부터 64비트의 호처리 데이터를 수신받으면 53비트 데이터로 변환시켜 전송하는 한편, 53비트의 호처리 데이터를 수신받으면 이를 64비트의 데이터로 변환시켜 상기 ATM 스위치로 전송하는 ATM 인터페이스 블록;
상기 ATM 인터페이스 블록으로부터 53비트의 호처리 데이터를 수신받으면 상기 DP램에 저장된 호처리 어플리케이션 프로그램을 액세스하여 그 호처리 데이터를 패킷 형태로 가공한 후 다시 상기 ATM 인터페이스 블록으로 전송하는 호처리 어플리케이션 처리 모듈;
상기 다수개의 E1 카드, 다수개의 광 인터페이스부, 및 ATM 스위치와 상기 운용/보전 처리 모듈 및 호처리 어플리케이션 처리 모듈간의 이더넷 통신을 제어하는 이더넷 제어부; 및
상기 DP램, 운용/보전 처리 모듈, ATM 인터페이스 블록, 호처리 어플리케이션 처리 모듈, 및 이더넷 제어부간의 PCI 통신을 처리하는 통로인 PCI 버스로 구성된 것을 특징으로 한다.
도 1은 종래 이동통신 제어국 시스템에서의 로컬 라우터내 프로세서 보드의 구성을 나타낸 기능블록도,
도 2는 본 발명의 일 실시예에 따른 IMT-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드의 구성을 나타낸 기능블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : DP램 200 : 운용/보전 처리 모듈
201 : 운용/보전 처리부 202 : PCI 인터페이스 제어부
300 : ATM 인터페이스 블록 301 : 속도변환 로직부
302 : ATM 유토피아 인터페이스부 303 : SAR 제어부
400 : 호처리 어플리케이션 처리 모듈 401 : 호처리 어플리케이션 처리부
402 : PCI 인터페이스 제어부 500 : 이더넷 제어부
600 : PCI 버스
이하, 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드의 기능블록도로서, 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드는 DP램(Dual Port Random Access Memory; 이하 "DS램"이라 칭함.)(100), 운용/보전 처리 모듈(200), ATM 인터페이스 블록(300), 호처리 어플리케이션 처리 모듈(400), 이더넷(Ethernet) 제어부(500), 및 PCI 버스(600)로 구성되어 있다.
상기 DP램(100)은 상기 운용/보전 처리 모듈(200) 및 호처리 어플리케이션 처리 모듈(400)이 공유하는 메모리로써, 호처리 어플리케이션 프로그램, 호처리 정보, 및 운용/보전 프로그램을 저장하는 메모리이다.
한편, 상기 운용/보전 처리 모듈(200)은 모토롤라사의 "MPC860" 모듈을 이용하여 구현한 모듈로써, 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)로부터 각각의 알람(Alarm), 및 상태(State) 등과 같은 운용/보전 데이터를 수신받으면 상기 DP램(100)에 저장된 운용/보전 프로그램을 액세스(Access)하여 운용/보전 처리 동작을 수행하는 역할을 하며, 운용/보전 처리부(201), 및 PCI 인터페이스 제어부(202)로 구성되어 있다.
이 때, 상기 운용/보전 처리 모듈(200)내에 장착된 운용/보전 처리부(201)는상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)로부터 각각의 알람, 상태 등과 같은 운용/보전 데이터를 수신받으면 상기 DP램(100)에 저장된 운용/보전 프로그램을 리드한 후, 그 프로그램에 따라 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)의 운용/보전 처리 동작을 수행하는 역할을 한다.
또한, 상기 운용/보전 처리 모듈(200)내에 장착된 PCI 인터페이스 제어부(202)는 상기 운용/보전 처리부(201) 및 PCI 버스(600)간의 데이터 인터페이스를 제어하는 역할을 한다.
한편, 상기 ATM 인터페이스 블록(300)은 상기 ATM 스위치(3)로부터 64비트의 호처리 데이터를 수신받으면 53비트 데이터로 변환시킨 후 상기 호처리 어플리케이션 처리 모듈(400)로 전송하는 한편, 상기 호처리 어플리케이션 처리 모듈(400)로부터 53비트의 호처리 데이터를 수신받으면 이를 64비트의 데이터로 변환시켜 상기 ATM 스위치(3)로 전송하는 역할을 하며, 속도변환 로직부(301), ATM 유토피아(Utopia) 인터페이스(Interface)부(302), 및 SAR(Segment And Reassemble; 이하 "SAR"라 칭함.) 제어부(303)로 구성되어 있다.
이 때, 상기 ATM 인터페이스 블록(300)내에 장착된 속도변환 로직부(301)는 상기 ATM 스위치(3)로부터 51.85MHz 속도의 호처리 데이터를 수신받으면 22MHz 속도로 변환시킨 후 상기 ATM 유토피아 인터페이스부(302)로 출력하는 한편, 상기 ATM 유토피아 인터페이스부(302)로부터 22MHz 속도의 호처리 데이터를 수신받으면 51.85MHz 속도로 변환시킨 후 상기 ATM 스위치(3)로 전송하는 역할을 한다.
또한, 상기 ATM 인터페이스 블록(300)내에 장착된 ATM 유토피아 인터페이스부(302)는 상기 속도변환 로직부(301) 및 SAR 제어부(303) 사이에서 유토피아 인터페이스를 담당하는 역할을 한다.
그리고, 상기 ATM 인터페이스 블록(300)내에 장착된 SAR 제어부(303)는 상기 ATM 유토피아 인터페이스부(302)로부터 22MHz 속도의 64비트 호처리 데이터를 수신받으면 53비트 데이터로 변환시킨 후 PCI 버스를 통해 상기 호처리 어플리케이션 처리 모듈(400)로 전송하는 한편, 상기 호처리 어플리케이션 처리 모듈(400)로부터 53비트의 패킷 가공된 호처리 데이터를 수신받으면 이를 64비트의 데이터로 변환시켜 상기 ATM 유토피아 인터페이스부(302)로 전송하는 역할을 한다.
한편, 상기 호처리 어플리케이션 처리 모듈(400)은 모토롤라사의 "PPMC750" 모듈을 이용하여 구현한 모듈로써, 상기 ATM 인터페이스 블록(300)으로부터 53비트의 호처리 데이터를 수신받으면 상기 DP램(100)에 저장된 호처리 어플리케이션 프로그램을 액세스하여 그 호처리 데이터를 패킷 형태로 가공한 후 다시 상기 ATM 인터페이스 블록(300)으로 전송하는 역할을 하며, 호처리 어플리케이션 처리부(401), 및 PCI 인터페이스 제어부(402)로 구성되어 있다.
이 때, 상기 호처리 어플리케이션 처리 모듈(400)내에 장착된 호처리 어플리케이션 처리부(401)는 상기 ATM 인터페이스 블록(300)으로부터 53비트의 호처리 데이터를 수신받으면 상기 DP램(100)에 저장된 호처리 어플리케이션 프로그램을 리드함과 동시에 그 프로그램에 따라 호처리 데이터를 패킷 형태로 가공한 후 다시 상기 ATM 인터페이스 블록(300)으로 전송하는 역할을 한다.
또한, 상기 호처리 어플리케이션 처리 모듈(400)내에 장착된 PCI 인터페이스 제어부(402)는 상기 호처리 어플리케이션 처리부(401) 및 PCI 버스간의 데이터 인터페이스를 제어하는 역할을 한다.
한편, 상기 이더넷 제어부(500)는 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)와 상기 운용/보전 처리 모듈(200) 및 호처리 어플리케이션 처리 모듈(400)간의 이더넷 통신을 제어하는 역할을 한다.
또한, 상기 PCI 버스(600)는 상기 DP램(100), 운용/보전 처리 모듈(200), ATM 인터페이스 블록(300), 호처리 어플리케이션 처리 모듈(400), 및 이더넷 제어부(500)간의 PCI 통신을 처리하는 통로인 버스이다.
그러면, 상기와 같은 구성을 가지는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드에 대해 도 2를 참조하여 설명하기로 한다.
먼저, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드의 운용/보전 처리동작에 대해 설명하기로 한다.
상기 운용/보전 처리 모듈(200)내 운용/보전 처리부(201)는 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)로부터 각각의 알람, 상태 등과 같은 운용/보전 데이터를 수신받으면 상기 PCI 인터페이스 제어부(202)를 통해 상기 DP램(100)에 저장된 운용/보전 프로그램을 리드(Read)한다.
그런후, 상기 운용/보전 처리부(201)는 운용/보전 프로그램에 따라 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)의 운용/보전 처리 동작을 수행한다.
한편, 상기 운용/보전 처리 모듈(200)이 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)와 이데넷 통신을 수행할 경우, 본 발명의 운용/보전 처리동작에 대해 설명하면 다음과 같다.
먼저, 상기 이더넷 제어부(500)는 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)로부터 각각의 알람, 상태 등과 같은 운용/보전 데이터를 수신받으면, 그 운용/보전 데이터를 상기 PCI 버스(600)를 통해 상기 운용/보전 처리 모듈(200)로 전송한다.
이어서, 상기 운용/보전 처리 모듈(200)내 PCI 인터페이스 제어부(202)는 상기 이더넷 제어부(500)로부터 운용/보전 데이터를 수신받은 후 상기 운용/보전 처리부(201)로 전송한다.
그러면, 상기 운용/보전 처리부(201)는 상기 PCI 인터페이스 제어부(202)로부터 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)에 대한 운용/보전 데이터를 수신받은 후, 상기 PCI 인터페이스 제어부(202)를 통해 상기 DP램(100)에 저장된 운용/보전 프로그램을 리드한다.
그런후, 상기 운용/보전 처리부(201)는 운용/보전 프로그램에 따라 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)의 운용/보전처리 동작을 수행한다.
이하, 하기에서는 본 발명의 일 실시예에 의한 IMT-2000 제어국 시스템에서의 로컬 라우터내 프로세서 보드의 호처리 어플리케이션 처리동작에 대해 설명하기로 한다.
먼저, 상기 ATM 인터페이스 블록(300)내에 장착된 속도변환 로직부(301)는 상기 ATM 스위치(3)로부터 51.85MHz 속도의 호처리 데이터를 수신받은 후 22MHz 속도로 변환시켜 상기 ATM 유토피아 인터페이스부(302)로 출력한다.
그러면, 상기 ATM 유토피아 인터페이스부(302)는 상기 속도변환 로직부(301)로부터 22MHz 속도의 호처리 데이터를 입력받은 후 상기 SAR 제어부(303)로 출력한다.
이어서, 상기 SAR 제어부(303)는 상기 ATM 유토피아 인터페이스부(302)로부터 22MHz 속도의 64비트 호처리 데이터를 수신받음과 동시에 53비트 데이터로 변환시킨 후 PCI 버스(600)를 통해 상기 호처리 어플리케이션 처리 모듈(400)로 전송한다.
그러면, 상기 호처리 어플리케이션 처리 모듈(400)내 PCI 인터페이스 제어부(402)는 상기 SAR 제어부(303)로부터 53비트의 호처리 데이터를 수신받은 후 상기 호처리 어플리케이션 처리부(401)로 전송한다.
이어서, 상기 호처리 어플리케이션 처리부(401)는 상기 ATM 인터페이스 블록(300)으로부터 53비트의 호처리 데이터를 수신받은 후, 상기 DP램(100)에 저장된 호처리 어플리케이션 프로그램을 리드함과 동시에 그 프로그램에 따라 호처리 데이터를 패킷 형태로 가공한다.
그런후, 상기 호처리 어플리케이션 처리부(401)는 그 패킷 가공된 호처리 데이터를 PCI 인터페이스 제어부(402)를 통해 상기 SAR 제어부(303)로 전송한다.
그러면, 상기 SAR 제어부(303)는 상기 호처리 어플리케이션 처리 모듈(400)내 PCI 인터페이스 제어부(402)로부터 53비트의 패킷 가공된 호처리 데이터를 수신받은 후, 이를 64비트의 데이터로 변환시켜 상기 ATM 유토피아 인터페이스부(302)를 통해 상기 속도변환 로직부(301)로 전송한다.
이어서, 상기 속도변환 로직부(301)는 상기 ATM 유토피아 인터페이스부(302)로부터 22MHz 속도의 호처리 데이터를 수신받음과 동시에 51.85MHz 속도로 변환시킨 후 상기 ATM 스위치(3)로 전송한다.
한편, 상기 호처리 어플리케이션 처리 모듈(400)이 상기 다수개의 E1 카드(1), 다수개의 광 인터페이스부(2), 및 ATM 스위치(3)와 이데넷 통신을 수행할 경우, 본 발명의 호처리 어플리케이션 처리동작에 대해 설명하면 다음과 같다.
먼저, 상기 이더넷 제어부(500)는 상기 ATM 스위치(3)로부터 호처리 데이터를 수신받은 후 상기 PCI 버스(600)를 통해 상기 호처리 어플리케이션 처리 모듈(400)로 전송한다.
그러면, 상기 호처리 어플리케이션 처리 모듈(400)내 PCI 인터페이스 제어부(402)는 상기 이더넷 제어부(500)로부터 호처리 데이터를 수신받은 후 상기호처리 어플리케이션 처리부(401)로 전송한다.
이어서, 상기 호처리 어플리케이션 처리부(401)는 상기 ATM 인터페이스 블록(300)으로부터 호처리 데이터를 수신받은 후, 상기 DP램(100)에 저장된 호처리 어플리케이션 프로그램을 리드함과 동시에 그 프로그램에 따라 호처리 데이터를 패킷 형태로 가공한다.
그런후, 상기 호처리 어플리케이션 처리부(401)는 그 패킷 가공된 호처리 데이터를 PCI 인터페이스 제어부(402)를 통해 상기 이더넷 제어부(500)로 전송한다.
그러면, 상기 이더넷 제어부(500)는 상기 호처리 어플리케이션 처리 모듈(400)내 PCI 인터페이스 제어부(402)로부터 패킷 가공된 호처리 데이터를 수신받은 후, 이를 다시 상기 ATM 스위치(3)로 전송한다.
상술한 바와 같이 본 발명에 의한 제어국 시스템에서의 로컬 라우터내 프로세서 보드에 의하면, 운용/보전 기능만을 전담하는 프로세서와 호처리 어플리케이션 처리만을 전담하는 프로세서를 별도로 분리시켜 구현함과 동시에 내부 디바이스들간의 통신을 PCI 버스를 통해 구현해 줌으로써 프로세서의 성능을 향상시킬 뿐만 아니라, 이더넷, ATM 패스 등과 같은 외부 디바이스와의 다양한 통신 방식을 제공해 줌으로 IMT-2000 시스템과 같은 차세대 이동통신 시스템에 적용 가능하다는 뛰어난 효과가 있다.

Claims (6)

  1. 다수개의 E1 카드, 다수개의 광 인터페이스부, 및 ATM 스위치를 구비한 제어국 시스템의 로컬 라우터내 프로세서 보드에 있어서,
    호처리 어플리케이션 프로그램, 호처리 정보, 및 운용/보전 프로그램을 저장하는 DP램;
    상기 다수개의 E1 카드, 다수개의 광 인터페이스부, 및 ATM 스위치로부터 각각의 알람, 상태 등과 같은 운용/보전 데이터를 수신받으면 상기 DP램에 저장된 운용/보전 프로그램을 액세스하여 운용/보전 처리 동작을 수행하는 운용/보전 처리 모듈;
    상기 ATM 스위치로부터 64비트의 호처리 데이터를 수신받으면 53비트 데이터로 변환시켜 전송하는 한편, 53비트의 호처리 데이터를 수신받으면 이를 64비트의 데이터로 변환시켜 상기 ATM 스위치로 전송하는 ATM 인터페이스 블록;
    상기 ATM 인터페이스 블록으로부터 53비트의 호처리 데이터를 수신받으면 상기 DP램에 저장된 호처리 어플리케이션 프로그램을 액세스하여 그 호처리 데이터를 패킷 형태로 가공한 후 다시 상기 ATM 인터페이스 블록으로 전송하는 호처리 어플리케이션 처리 모듈;
    상기 다수개의 E1 카드, 다수개의 광 인터페이스부, 및 ATM 스위치와 상기 운용/보전 처리 모듈 및 호처리 어플리케이션 처리 모듈간의 이더넷 통신을 제어하는 이더넷 제어부; 및
    상기 DP램, 운용/보전 처리 모듈, ATM 인터페이스 블록, 호처리 어플리케이션 처리 모듈, 및 이더넷 제어부간의 PCI 통신을 처리하는 통로인 PCI 버스로 구성된 것을 특징으로 하는 제어국 시스템에서의 로컬 라우터내 프로세서 보드.
  2. 제 1항에 있어서,
    상기 운용/보전 처리 블록은, "MPC860" 모듈을 이용하여 구현함을 특징으로 하는 제어국 시스템에서의 로컬 라우터내 프로세서 보드.
  3. 제 1항에 있어서,
    상기 운용/보전 처리 모듈은, 상기 다수개의 E1 카드, 다수개의 광 인터페이스부, 및 ATM 스위치로부터 각각의 알람, 상태 등과 같은 운용/보전 데이터를 수신받으면 상기 DP램에 저장된 운용/보전 프로그램을 리드한 후 그 프로그램에 따라 각 디바이스에 대한 운용/보전 처리 동작을 수행하는 운용/보전 처리부; 및
    상기 운용/보전 처리부 및 PCI 버스간의 인터페이스를 제어하는 PCI 인터페이스 제어부로 구성된 것을 특징으로 하는 제어국 시스템에서의 로컬 라우터내 프로세서 보드.
  4. 제 1항에 있어서,
    상기 ATM 인터페이스 블록은, 상기 ATM 스위치로부터 51.85MHz 속도의 호처리 데이터를 수신받으면 22MHz 속도로 변환시켜 출력하는 한편, 22MHz 속도의 호처리 데이터를 수신받으면 51.85MHz 속도로 변환시켜 상기 ATM 스위치로 전송하는 속도변환 로직부;
    상기 속도변환 로직부로부터 22MHz 속도의 호처리 데이터를 수신받아 유토피아 인터페이스시키는 ATM 유토피아 인터페이스부; 및
    상기 ATM 유토피아 인터페이스부로부터 22MHz 속도의 64비트 호처리 데이터를 수신받으면 53비트 데이터로 변환시킨 후 PCI 버스를 통해 상기 호처리 어플리케이션 처리 모듈로 전송하는 한편, 상기 호처리 어플리케이션 처리 모듈로부터 53비트의 패킷 가공된 호처리 데이터를 수신받으면 이를 64비트의 데이터로 변환시켜 상기 ATM 유토피아 인터페이스부로 전송하는 SAR 제어부로 구성된 것을 특징으로 하는 제어국 시스템에서의 로컬 라우터내 프로세서 보드.
  5. 제 1항에 있어서,
    상기 호처리 어플리케이션 처리 모듈은, "PPMC750" 모듈을 이용하여 구현함을 특징으로 하는 제어국 시스템에서의 로컬 라우터내 프로세서 보드.
  6. 제 1항에 있어서,
    상기 호처리 어플리케이션 처리 모듈은, 상기 ATM 인터페이스 블록으로부터 53비트의 호처리 데이터를 수신받으면 상기 DP램에 저장된 호처리 어플리케이션 프로그램을 리드함과 동시에 그 프로그램에 따라 호처리 데이터를 패킷 형태로 가공한 후 다시 상기 ATM 인터페이스 블록으로 전송하는 호처리 어플리케이션 처리부; 및
    상기 호처리 어플리케이션 처리부 및 PCI 버스간의 인터페이스를 제어하는 PCI 인터페이스 제어부로 구성된 것을 특징으로 하는 제어국 시스템에서의 로컬 라우터내 프로세서 보드.
KR1020000069994A 2000-11-23 2000-11-23 제어국 시스템에서의 로컬 라우터내 프로세서 보드 KR100355285B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000069994A KR100355285B1 (ko) 2000-11-23 2000-11-23 제어국 시스템에서의 로컬 라우터내 프로세서 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000069994A KR100355285B1 (ko) 2000-11-23 2000-11-23 제어국 시스템에서의 로컬 라우터내 프로세서 보드

Publications (2)

Publication Number Publication Date
KR20020040078A true KR20020040078A (ko) 2002-05-30
KR100355285B1 KR100355285B1 (ko) 2002-10-11

Family

ID=19700907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000069994A KR100355285B1 (ko) 2000-11-23 2000-11-23 제어국 시스템에서의 로컬 라우터내 프로세서 보드

Country Status (1)

Country Link
KR (1) KR100355285B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428714B1 (ko) * 2001-08-21 2004-04-30 한국전자통신연구원 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428714B1 (ko) * 2001-08-21 2004-04-30 한국전자통신연구원 이중포트램을 이용한 아이피 패킷 전달 장치 및 그 방법

Also Published As

Publication number Publication date
KR100355285B1 (ko) 2002-10-11

Similar Documents

Publication Publication Date Title
US4768190A (en) Packet switching network
EP0366935B1 (en) High-speed switching system with flexible protocol capability
EP0621711A2 (en) Switching system
KR970072805A (ko) 에이티엠( atm)교환기
US7164698B1 (en) High-speed line interface for networking devices
KR100355285B1 (ko) 제어국 시스템에서의 로컬 라우터내 프로세서 보드
JP2003050788A (ja) 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法
US6819675B2 (en) Self-route multi-memory expandable packet switch with overflow processing means
KR100241333B1 (ko) 비동기 전달방식 교환기에서의 4개의 t1/e1 프레임 릴레이연동장치
US6233233B1 (en) Distributed packet handling apparatus for use in a packet switch
KR970000069B1 (ko) 이중화된 통신용 보드를 구비한 이동통신 시스팀 내부 통신망의 망 접속장치
KR100270674B1 (ko) 상위 데이터 링크 제어 프로토콜의 패킷 데이터 전송을 위한 라우터
JP2550032B2 (ja) 回線／パケツト統合交換システム
KR100318945B1 (ko) 비동기전송모드교환기가입자보드내의트래픽조정장치
KR100241702B1 (ko) 용량 확장형 atm 사설망 교환기
KR100428779B1 (ko) 프로세서간 통신을 위한 인터페이스 장치
KR100295831B1 (ko) 교환기의 유럽전송방식 중계선 처리 기능과 넘버.7 프로토콜 기능 통합 장치
KR100258706B1 (ko) Atm 교환기의 스위치 네트워크 장치
KR100347327B1 (ko) Ｉｍｔ-2000 시스템에서의 ａｔｍ 스위치 라우터 정합장치
KR100256701B1 (ko) 프레임 릴레이와 비동기 전달 모드간의 연동 장치
KR950005644B1 (ko) 전전자 교환기의 패킷 조립 및 분해 제어기
KR950000968B1 (ko) 공통선 신호방식(CCS No. 7) 메세지 전달부(MTP)의 레벨 1 및 2 기능구현을 위한 신호 단말보드
KR20010027608A (ko) 교환기에서의 패킷 메시지 스위칭 시스템
KR100361660B1 (ko) 비동기전송모드 교환기의 호처리 향상 시스템
KR0129612B1 (ko) 집중형 광대역망 종단(b-nt) 시스템의 하드웨어를 제어하기위한 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060919

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee