KR20020038877A - 마스터-슬레이브방식을 이용한 반도체칩 검사장치 - Google Patents

마스터-슬레이브방식을 이용한 반도체칩 검사장치 Download PDF

Info

Publication number
KR20020038877A
KR20020038877A KR1020000068757A KR20000068757A KR20020038877A KR 20020038877 A KR20020038877 A KR 20020038877A KR 1020000068757 A KR1020000068757 A KR 1020000068757A KR 20000068757 A KR20000068757 A KR 20000068757A KR 20020038877 A KR20020038877 A KR 20020038877A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
data
signal
slave
inspection
Prior art date
Application number
KR1020000068757A
Other languages
English (en)
Other versions
KR100358919B1 (ko
Inventor
강경석
Original Assignee
주식회사 메모리앤테스팅
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 메모리앤테스팅 filed Critical 주식회사 메모리앤테스팅
Priority to KR1020000068757A priority Critical patent/KR100358919B1/ko
Priority to US09/992,549 priority patent/US20020093358A1/en
Publication of KR20020038877A publication Critical patent/KR20020038877A/ko
Application granted granted Critical
Publication of KR100358919B1 publication Critical patent/KR100358919B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 반도체칩 검사장치는 각종 신호를 발생시키는 신호발생기, 신호발생기로부터 인가된 신호를 버퍼를 통하여 검사할 다수의 반도체칩 및 반도체칩모듈로 입력하고 데이터 비교처리를 위한 데이터신호를 출력하는 반도체칩 및 반도체칩 모듈에서 출력된 신호를 이용하여 다수의 반도체칩 및 반도체모듈의 불량여부를 동시에 여러개 검사하는 데이터 비교처리단을 포함한다.
이러한 반도체칩 및 모듈 검사장치는 양품 및 검사할 반도체칩 및 모듈 사이에 버퍼를 구비함으로써 검사장치의 신호발생기의 부하 정전용량값을 감소시키고 또, 비교기 입력데이터의 지연시간을 조정하여, 유효데이터 비교시간을 최대화함으로써, 여러개의 반도체칩 및 모듈의 고속의 데이터비교가 가능하도록 하는 효과가 있다.

Description

마스터-슬레이브방식을 이용한 반도체칩 검사장치{Semiconductor testing using Master-slave technique}
본 발명은 반도체칩 검사장치에 관한 것으로, 보다 상세하게는 양품과 검사할 반도체칩의 데이터신호를 비교하여 불량여부를 판별하는데 있어서, 처리속도 및 동시에 검사할 수 있는 반도체칩의 개수를 증가시키기 위해 버퍼를 사용하는 반도체슬레이브 검사장치에 관한 것이다.
일반적으로, 반도체칩 검사는 제품완성 후 양품을 판별하는 최종적인 과정으로서, 다량의 제품을 효율적으로 검사할 수 있는 반도체칩 검사장치가 요청되고 있다.
종래의 반도체칩 검사장치는 각종 신호를 발생하는 중앙검사부와 반도체칩 또는 반도체칩모듈에 신호를 개별적으로 연결하여 반도체칩과 반도체모듈의 불량유무를 판별하였다.
도 1은 이러한 종래에 반도체칩 검사장치의 일실시예를 나타낸다.
중앙검사부(10)는 제어신호(C, C1, C2), 어드레스신호(A, A1, A2), 데이터신호(D, D1, D2)를 출력하고, 이 신호들을 해당 신호선을 통해 반도체칩 핸들러(70)의 반도체칩(30a, 30b-1, 30b-2)에 각각 인가한다. 여기에서, 반도체칩(30a, 30b-1, 30b-2)이 메모리칩인 경우, 데이터신호(D)는 지정번지에 기록할 신호이거나 이미 기록된 내용을 출력한 신호이고, 반도체칩(30a, 30b-1, 30b-2)이 비메모리인 경우, 데이터신호(D)는 일정한 입력에 대한 결과출력신호이다. 이때, 각 반도체칩에 사용되는 신호선의 수를 살펴보면, 검사할 반도체칩의 수가 증가하면 이를 검사하기 위해 신호전송선의 수가 각각 늘어난 반도체칩의 배수만큼 늘어나게 되고 중앙검사부(10)의 신호처리용 기판상에서 신호전송수를 늘리기 위한 장치의 점유면적이 증가하게 된다.
이러한 문제를 해결하기 위해 다수의 각 슬레이브 검사단(60)에서 양품과 검사할 다수의 반도체칩의 데이터신호를 비교하여 불량여부를 판별함으로써 검사할 반도체칩의 수에 따라 선형적으로 신호선을 증가시키지 않아도 되는 검사장치도 개발되었으며, 이는 도 2a에 도시되어 있다. 도 2a에서, 릴레이(2b-1, 2b-2)는 데이터 비교처리단(60b-1, 60b-2)이 데이터를 비교하기 위해 데이터를 읽기 (read)위한 릴레이 접점(오른쪽)으로 단락하고, 데이터를 쓸 때는 쓰기(write)위한 릴레이 접점(왼쪽)에 단락하여 반도체칩(70a, 70b-1, 70b-2)에 데이터가 동시에 쓰여지게한다.
도 2a, 도 2b 및 도 3의 릴레이(20b-1, 20b-2, ..., 20b-n)는 기계식으로 표시되어 있으나, 이는 전자식으로도 바꿀 수 있다.
신호구동부(50)는 중앙제어부(40)로부터 입력받은 신호를 다수의 고출력신호로 바꾸어 각 슬레이브 검사단(60)으로 출력하고, 신호구동부(50)로부터의 출력된 데이터는 양품 반도체칩(70a)과 검사할 반도체칩(70b-1, 70b-2)에 인가되어 데이터를 쓰게되고, 제어신호(C)가 읽기 모드일 때는 칩(70a, 70b-1, 70b-2)로부터 출력된 데이터가 양품과 불량을 판별하는 데이터 비교처리단(60b-1, 60b-2)로 인가된다.
데이터 비교처리단(60b-1, 60b-2)은 검사결과 신호(R1, R2)를 내보낸다.
그러나, 도 2a에서 반도체칩핸들러(70)에 장착된 양품 반도체칩(70a) 및 복수의 검사할 반도체칩들(70b-1, 70b-2)은 어드레스선(A), 제어신호(C), 데이터선(D)에 대해 서로 병렬관계로 연결되어 데이터를 데이터 비교처리단(60b-1, 60b-2)으로 전송한다. 이러한 경우, 신호구동부(50)에서 본 부하는 검사장치(60)의 전체 정전용량인 반도체칩(70a, 70b-1, 70b-2)들의 합으로 되어 신호구동부(50)에서 발생한 펄스에 대한 반응시간이 늦어지고 전체적으로 반도체칩 검사장치의 동작속도를 저하시키는 문제가 발생하게 된다.
도 2b에서와 같이 검사할 반도체칩들(70b-1, 70b-2, ..., 70b-n)이 많은 경우에는 더욱 그러하다.
따라서, 본 발명의 목적은 반도체칩 검사장치에 버퍼를 두고, 신호발생기로부터 입력된 데이터를 검사할 반도체칩으로 인가할 때 이 버퍼를 통하게 함으로써 신호구동부가 신호를 주어야되는 부하의 전체 정전용량치를 양품 반도체칩과 버퍼의 입력 정전용량만으로 낮추어 검사장치의 전체적인 동작속도를 향상시킬 수 있는 반도체칩 검사장치를 제공함에 있다.
도 1은 반도체칩을 검사하는 종래의 마스터 검사장치의 블럭도.
도 2a는 슬레이브 검사단에서 양품과 검사할 반도체칩의 데이터신호를 비교하여 불량여부를 판별하는 반도체칩 슬레이브 검사장치의 전체 블럭도.
도 2b는 도 2a의 슬레이브 검사단을 상세하게 나타낸 상세 블럭도.
도 3은 본 발명에 따른 버퍼가 구비된 반도체칩 검사장치.
도 4는 버퍼사용에 따라 시간지연이 발생한 양품 반도체칩 및 검사할 반도체칩으로부터 출력되는 데이터신호를 나타내는 펄스파형도.
도5는 버퍼를 데이터신호에 적용했을 때의 양품 반도체칩 및 검사할 반도체칩으로부터 출력되는 데이터신호를 나타내는 펄스파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 중앙검사부 20b-1, 20b-2, 20b-n : 릴레이
30a, 30b-1, 30b-2 : 반도체칩 40 : 중앙제어부
50 : 신호구동부 60 : 반도체칩 검사장치
60-1, 60-2, 60-n : 슬레이브 검사단
60b-1, 60b-2, 60b-n : 데이터 비교처리단
70 : 반도체칩 검사장치의 반도체 핸들러
70a : 양품 반도체칩 70b-1, 70b-2, 70b-n : 검사할 반도체칩
80 : 신호발생기 90a, 90b : 버퍼
A, A1, A2 : 어드레스 신호 C, C1, C2 : 제어신호
D, D1, D2 : 데이터신호 R : 검사결과신호의 버스(묶음)
Db-1 : 70b-1의 데이터 신호 R1, R2, Rn : 검사 결과 신호
위와 같은 목적을 달성하기 위한 본 발명의 반도체칩 검사장치는 각종 신호를 발생시키는 신호발생기, 신호발생기로부터 인가된 어드레스 신호, 제어신호, 및 데이터신호를 버퍼를 통하여 검사할 다수의 반도체칩이나 반도체칩모듈로 입력하고 데이터 비교처리를 위해 데이터의 비교처리한 결과를 출력하는 데이터 비교처리단을 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 기술한다.
도 3은 본 발명에 따른 반도체칩 검사장치의 동작상황과 신호의 이동을 도시한 구성도이다.
신호발생기(80)는 도 2에서의 신호구동부(50)와 같이 제어신호(C), 어드레스신호(A) 및 데이터신호(D) 등 각종 신호를 수신하여 수신된 각종의 신호를 다수의 고출력 신호로 변환한 후 이를 다수의 슬레이브 검사단(60-1, 60-2, ..., 60-n)에 동일신호로 공통적으로 인가하며, 슬레이브 검사단(60-1, 60-2, ..., 60-n)으로부터 검사결과신호(R1, R2, ..., Rn)를 입력받는다. 각 슬레이브 검사단(60-1, 60-2, ..., 60-n)은 검사하고자 하는 반도체칩을 장착하여 해당된 핀에 각종신호를 입출력하고 검사할 반도체칩(70b-1, 70b-2, ..., 70b-n)의 동일위치 핀에서 출력되는 데이터신호(D)를 비교검사하는 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n)을 포함한다. 이때, 검사장치는 반도체칩(70a, 70b-1, 70b-2, ..., 70b-n)들 대신에 반도체칩모듈들을 장착하여 사용할 수 있다.
더욱이, 검사장치(60)는 버퍼(90a, 90b)를 더 포함한다.
버퍼(90a, 90b)는 검사장치(60)의 검사할 반도체칩(70b-1, 70b-2, ..., 70b-n)들 전단에 설치되어 검사할 반도체칩(70b-1, 70b-2, ..., 70b-n)에 인가되는 어드레스신호(A), 제어신호(C), 또 데이터신호(D)가 경유되도록 구성되어 있다. 이러한 버퍼(90a, 90b)의 역할은 양품 반도체칩(70a)와 검사할 반도체칩(70b-1, 70b-2, ..., 70b-n)의 병렬연결관계를 차단함으로써 검사장치(60)의 부하 정전용량값을 낮추어 준다. 버퍼(90a)는 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n)에서 데이터비교시 어드레스신호(A) 및 제어신호(C)가 버퍼(90b)로 인하여 발생되는 시간지연을 보상하기 위한 것으로, 양품 반도체칩(70a)의 출력데이터는 읽기 모드에서 이 버퍼(90a)를 통하여 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n)에 인가된다. 도 3에서는 이러한 버퍼(90a, 90b)가 검사장치(60)에 포함되도록 도시되어 있으나, 이에 한정되지 않는다. 예컨대, 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n) 내의 입력단에 버퍼(90a)를 설치할 수도 있다. 또, 릴레이(20b-1, 20b-2, ..., 20b-n)도 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n)에 그 기능을 내장할 수 있다.
신호발생기(80)에서 양품의 반도체칩(70a)과 검사할 반도체칩(70b-1, 70b-2, 70b-n)을 동작시키기 위한 어드레스신호(A), 제어신호(C), 및 데이터신호(D)를 발생한다. 이때, 본 발명에 있어서의 어드레스신호(A), 제어신호(C), 또 데이터신호(D)의 발생, 처리과정 및 이동경로는 도 2b에 도시된 슬레이브 검사장치와 같다. 즉, 검사할 반도체칩이 메모리칩인 경우에, 처음에는 메모리칩에 기록(write)할 데이터가 신호발생기(80)에서 출력되어 양품과 검사할 반도체칩의 지정번지에 기록되고, 일정시간이 경과한 후 두 반도체칩에 기록된 데이터가 읽혀져(read) 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n)으로 입력된다. 이후 데이터 비교처리단(60b-1, 60b-2, ...,60b-n)에서는 양품 및 검사할 반도체칩으로부터 입력된 두 데이터신호(D)를 비교하여 불량유무를 판별한다. 두 신호의 비교는 비교기(Comparator)를 사용하며, 비교값이 일치하지 않을 경우에는 검사결과 신호(R1, R2, Rn)를 발생시켜 불량으로 판정한다. 반도체칩(70b-1, 70b-2, ..., 70b-n)의 양품과 불량이 판별되면 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n)은 판별결과를 신호발생기(80)로 전송하고, 데이터 비교처리단(60b-1, 60b-2, ..., 60b-n) 자체에서 판별결과를 현시한다. 이러한 신호의 이동 및 동작과정에 있어서, 반도체칩 검사장치(60)에 장착된 양품 반도체칩(70a)과 검사할 반도체칩(70b-1, 70b-2, ..., 70b-n)은 서로 병렬연결 관계로 되어 있다. 그러므로 신호발생기(80)측에서 본 반도체칩들의 전체 정전용량값은 양품 반도체칩(70a)의 정전용량값과 검사할 반도체칩(70b-1, 70b-2, ..., 70b-n)의 정전용량값의 합으로 된다. 캐패시터에 대한 동작시간은 부하 정전용량값에 비례하므로 결국 검사대상 반도체와 양품 반도체칩(70a)의 수와 같은 배수만큼 정전용량이 증가하고 시스템의 동작시간이 그 배수만큼 더 소요된다.
그러므로, 도 3에서와 같이 검사할 전체 반도체칩(70b-1, 70b-2, ..., 70b-n)들에 인가되는 신호선에 버퍼(90a, 90b)를 두어 검사할 반도체칩(70b-1, 70b-2,..., 70b-n)에 인가되는 신호들이 이 버퍼(90a, 90b)를 경유하도록 반도체칩 검사장치(60)를 구성한다. 그러나, 이러한 버퍼(90a, 90b)의 사용으로 검사할 반도체칩(70b-1, 70b-2, ..., 70b-n)들에 인가되는 신호들이 시간지연이 발생하게된다. 예컨대, 이러한 시간지연이 버퍼지연시간(3㎱)라 한다면, 도 4에서와 같이 검사할 반도체칩(70b-1)으로부터 출력되는 데이터신호(Db-1)가 양품 반도체칩(70a)으로부터 출력되는 데이터신호(Da)보다 버퍼지연시간(3㎱)만큼 늦어져 결국 데이터를 비교할 수 있는 시간이 그 만큼 짧아지게 되어 정확한 데이터비교가 되지 않을 수 있다.
이러한 문제를 방지하기 위해 동일한 지연시간을 갖는 버퍼(90a)를 양품 반도체칩(70a)으로부터 데이터 비교처리단(60b-1)으로의 데이터신호입력단에 설치한다. 이렇게 함으로써 데이터 비교처리단(60b-1)에서 양품 반도체칩(70a)으로부터의 데이터신호(Da)와 검사할 반도체칩(70b-1)으로부터의 데이터신호(Db-1)가 동기화된다. 도5는 데이터 비교가능 시간이 연장된 것을 보여준다.
이로써, 버퍼(90b)사용으로 인한 시간지연의 문제를 해소함과 동시에 여러개의 반도체칩 및 반도체칩 모듈에 고속의 데이터비교가 이루어지도록 할 수 있다.
상술한 바와 같이, 양품 및 검사할 반도체칩이 장착되는 반도체칩 검사장치에 버퍼를 구비함으로써 검사장치 전체의 정전용량값을 감소시켜 시간의 지연과 관련없이 여러개의 검사할 반도체 및 반도체 모듈에 대해 고속의 데이터비교가 가능하도록 하는 효과가 있다.

Claims (10)

  1. 반도체칩과 반도체칩모듈의 불량여부를 검사하기 위한 반도체칩 검사장치에 있어서,
    각종 신호를 발생시키는 신호발생기;
    상기 신호발생기로부터 인가되는 신호를 이용하여 양품 반도체칩이나 반도체칩모듈로부터 양품데이터를 출력하는 양품데이터출력부;
    상기 신호발생기로부터 인가되는 신호를 일정시간 지연시키는 구동회로;
    상기 구동회로를 통과한 신호를 이용하여 검사할 다수의 반도체칩이나 반도체모듈로부터 데이터 비교처리를 위한 검사데이터를 출력하는 검사데이터출력부; 및
    상기 검사데이터신호와 상기 양품데이터신호를 비교하여 상기 검사할 다수의 반도체칩이나 반도체칩모듈의 불량여부를 동시에 검사하는 데이터 비교처리단을 포함하는 마스터-슬레이브형 반도체칩 검사장치.
  2. 제 1항에 있어서, 상기 구동회로는 상기 검사데이터신호와 상기 양품데이터신호의 동기화를 위해 검사데이터신호가 지연된 만큼 상기 양품데이터를 지연시키는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
  3. 제 1항에 있어서, 상기 검사할 다수의 반도체칩이나 반도체칩모듈의 데이터신호선에 대하여 기록(write)할 때는 상기 데이터신호선을 상기 구동회로의 출력신호선과 연결시키고, 읽을(read) 때는 상기 데이터신호선을 상기 데이터 비교처리단의 입력단에 연결시키는 스위치 회로를 더 포함하는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
  4. 제 1항에 있어서, 상기 구동회로는 버퍼회로를 사용하는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
  5. 제 1항에 있어서, 상기 구동회로는 상기 신호발생기로부터 인가되는 어드레스신호, 제어신호 및 데이터신호중 적어도 어느 하나에 대하여 적용되는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
  6. 제 4항에 있어서, 상기 구동회로는 상기 검사할 다수의 반도체칩이나 반도체칩모듈 사이에 전기적으로 연결되는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
  7. 제 1항에 있어서, 상기 데이터 비교처리단은 상기 양품 데이터와 상기 검사데이터의 일치여부를 판별을 위해 비교기(comparator) 회로를 사용하는 것을 특징으로 하는 반도칩 검사장치.
  8. 제 2항 또는 제 4항에 있어서, 상기 구동회로는 상기 검사데이터신호의 지연과 상기 양품데이터신호의 지연을 위해 동일한 지연시간을 갖는 버퍼를 사용하는 것을 특징으로 하는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
  9. 제 3항에 있어서, 상기 스위치 회로는 상기 데이터 비교처리단에 내장되어 작동되는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
  10. 제 4항에 있어서, 상기 구동회로의 버퍼회로 중 양품데이터신호의 지연을 위한 버퍼회로는 데이터 비교처리단에 포함되어 동작하는 것을 특징으로 하는 마스터-슬레이브형 반도체칩 검사장치.
KR1020000068757A 2000-11-18 2000-11-18 마스터-슬레이브방식을 이용한 반도체칩 검사장치 KR100358919B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000068757A KR100358919B1 (ko) 2000-11-18 2000-11-18 마스터-슬레이브방식을 이용한 반도체칩 검사장치
US09/992,549 US20020093358A1 (en) 2000-11-18 2001-11-16 Parallel logic device/circuit tester for testing plural logic devices/circuits and parallel memory chip repairing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000068757A KR100358919B1 (ko) 2000-11-18 2000-11-18 마스터-슬레이브방식을 이용한 반도체칩 검사장치

Publications (2)

Publication Number Publication Date
KR20020038877A true KR20020038877A (ko) 2002-05-24
KR100358919B1 KR100358919B1 (ko) 2002-10-31

Family

ID=19699891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000068757A KR100358919B1 (ko) 2000-11-18 2000-11-18 마스터-슬레이브방식을 이용한 반도체칩 검사장치

Country Status (2)

Country Link
US (1) US20020093358A1 (ko)
KR (1) KR100358919B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786515B1 (ko) * 2006-07-19 2007-12-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
KR100812023B1 (ko) * 2006-08-23 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 모기판
US7995011B2 (en) 2006-08-30 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting display device and mother substrate of the same
KR102152090B1 (ko) * 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330812A (ja) * 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体メモリモジュール
US7660998B2 (en) * 2002-12-02 2010-02-09 Silverbrook Research Pty Ltd Relatively unique ID in integrated circuit
EP1649299B1 (en) * 2003-07-23 2009-02-25 Intellitech Corporation System and method for optimized test and configuration throughput of electronic circuits
US20050046430A1 (en) * 2003-09-03 2005-03-03 Jouko Kinnunen RF testing method and arrangement
WO2005031379A1 (en) * 2003-09-24 2005-04-07 Koninklijke Philips Electronics N.V. System and method for generating reference signals, test equipment and method using such reference signals
US20070088993A1 (en) * 2005-10-18 2007-04-19 Ronald Baker Memory tester having master/slave configuration
US20070109888A1 (en) * 2005-11-14 2007-05-17 Ronald Baker Integrated circuit with test circuit
FR2910657B1 (fr) * 2006-12-22 2012-11-16 Ingenico Sa Procede de verification de conformite d'une plateforme electronique et/ou d'un programme informatique present sur cette plateforme, dispositif et programme d'ordinateur correspondants.
US7890831B2 (en) * 2008-06-10 2011-02-15 Globalfoundries Inc. Processor test system utilizing functional redundancy
CN101770967A (zh) * 2009-01-03 2010-07-07 上海芯豪微电子有限公司 一种共用基底集成电路测试方法、装置和系统
US8117483B2 (en) 2009-05-13 2012-02-14 Freescale Semiconductor, Inc. Method to calibrate start values for write leveling in a memory system
CN102313870B (zh) * 2010-07-05 2015-05-06 上海芯豪微电子有限公司 集成电路并行测试方法、装置和系统
WO2012003790A1 (zh) * 2010-07-05 2012-01-12 上海芯豪微电子有限公司 集成电路并行测试方法、装置和系统
US9081052B2 (en) * 2011-09-30 2015-07-14 Hewlett-Packard Development Company, L.P. Monitoring module and method for determining the status of electrical components
JP5983362B2 (ja) * 2012-11-29 2016-08-31 富士通株式会社 試験方法、試験プログラム、および、試験制御装置
US9742505B2 (en) * 2013-10-04 2017-08-22 Alifecom Technology Corp. Testing device and testing method thereof
FI126901B (en) 2014-09-12 2017-07-31 Enics Ag Procedure and system for testing an electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055661A (en) * 1994-06-13 2000-04-25 Luk; Fong System configuration and methods for on-the-fly testing of integrated circuits
KR960025381U (ko) * 1994-12-14 1996-07-22 반도체 칩의 특성검사장치
US5592077A (en) * 1995-02-13 1997-01-07 Cirrus Logic, Inc. Circuits, systems and methods for testing ASIC and RAM memory devices
JPH09161476A (ja) * 1995-10-04 1997-06-20 Toshiba Corp 半導体メモリ及びそのテスト回路、並びにデ−タ転送システム
KR19980076902A (ko) * 1997-04-15 1998-11-16 강경석 메모리칩 검사장치
KR100252303B1 (ko) * 1997-08-06 2000-06-01 강경석 반도체칩 슬레이브 검사장치
JPH11233581A (ja) * 1998-02-13 1999-08-27 Mitsubishi Electric Corp ウェーハテスト方法
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6480978B1 (en) * 1999-03-01 2002-11-12 Formfactor, Inc. Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786515B1 (ko) * 2006-07-19 2007-12-17 삼성에스디아이 주식회사 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법
KR100812023B1 (ko) * 2006-08-23 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 모기판
US8217676B2 (en) 2006-08-23 2012-07-10 Samsung Mobile Display Co., Ltd. Organic light emitting display device and mother substrate of the same
US9214109B2 (en) 2006-08-23 2015-12-15 Samsung Display Co., Ltd. Mother substrate of organic light emitting display device
US7995011B2 (en) 2006-08-30 2011-08-09 Samsung Mobile Display Co., Ltd. Organic light emitting display device and mother substrate of the same
KR102152090B1 (ko) * 2019-04-25 2020-09-04 주식회사 엑시콘 시스템 온 칩(SoC) 테스트 시스템 및 그의 테스트 방법

Also Published As

Publication number Publication date
US20020093358A1 (en) 2002-07-18
KR100358919B1 (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
KR100358919B1 (ko) 마스터-슬레이브방식을 이용한 반도체칩 검사장치
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
JP3502033B2 (ja) テスト回路
KR100688517B1 (ko) 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법
US7202692B2 (en) Semiconductor chip and method of testing the same
JP2001057100A (ja) 半導体メモリ装置
US20090096476A1 (en) Method of inspecting semiconductor circuit having logic circuit as inspection circuit
KR20030046801A (ko) 다수의 로직회로를 실시간으로 테스트하기 위한 병렬로직회로 테스트 장치 및 병렬 메모리ｉｃ수선장치
JP3931189B2 (ja) マルチチップパッケージの検査方法
KR100897349B1 (ko) 반도체 소자 테스트 장치
KR100560616B1 (ko) 메모리 자동 테스트 장치에서 고속 테스트를 위한 분기방법
US6407569B1 (en) Integrated circuit with in situ circuit arrangement for testing integrity of differential receiver inputs
KR100898029B1 (ko) 반도체 테스트 장치 및 테스트 방법
US6885961B2 (en) Hybrid tester architecture
KR100252303B1 (ko) 반도체칩 슬레이브 검사장치
US6836440B2 (en) Method of checking electrical connections between a memory module and a semiconductor memory chip
JP5573638B2 (ja) 情報処理装置及びその作動方法
US20070088993A1 (en) Memory tester having master/slave configuration
KR0164397B1 (ko) 데이타 변경회로를 구비한 반도체 메모리장치의 멀티 비트 테스트 회로
JPH0772219A (ja) 半導体論理チップ
KR20070104165A (ko) 반도체 메모리 장치
JP2002139546A (ja) テスト回路
US20050050422A1 (en) Semiconductor integrated circuit
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
JPH04128661A (ja) 線路ディレイ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091016

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee