KR20020038572A - 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템 및방법 - Google Patents

싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템 및방법 Download PDF

Info

Publication number
KR20020038572A
KR20020038572A KR1020017013469A KR20017013469A KR20020038572A KR 20020038572 A KR20020038572 A KR 20020038572A KR 1020017013469 A KR1020017013469 A KR 1020017013469A KR 20017013469 A KR20017013469 A KR 20017013469A KR 20020038572 A KR20020038572 A KR 20020038572A
Authority
KR
South Korea
Prior art keywords
current
transistor
signal
voltage
ended
Prior art date
Application number
KR1020017013469A
Other languages
English (en)
Other versions
KR100737593B1 (ko
Inventor
스테판 제이. 프랭크
자비 투스키
Original Assignee
추후제출
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 filed Critical 추후제출
Publication of KR20020038572A publication Critical patent/KR20020038572A/ko
Application granted granted Critical
Publication of KR100737593B1 publication Critical patent/KR100737593B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 싱글 엔드 신호를 차동 신호로 변환하는 변환 회로(200)에 관한 것이다. 본 발명의 일 실시예에 따르면, 크로스토크는 변환회로(200)에서 어떠한 트랜지스터(214, 208, 206)도 접지(210)에 직접 접속되어 있지 않은 것을 보장함으로써 피해진다. 접지(210)에 트랜지스터(214, 208, 206)를 직접 접속하지 않음으로써, 접지 전류는 피해지고 저비지 전류와 연관된 크로스토크는 제거된다.

Description

싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR CONVERTING FROM SINGLE-ENDED TO DIFFERENTIAL SIGNALS}
전치증폭기 회로는 디스크 드라이브에 사용된 신호를 증폭하는 목적으로 디스크 드라이브내에 합체된 저잡음 증폭기이다. 전치증폭기의 저잡음 요건을 충족함에 있어서, 싱글 엔드 신호는 크로스토크를 감소시키거나 제거하기 위해 차동 신호로 변환될 수 있다. 싱글 엔드 신호는 하나의 전압이나 전류에 의해 규정된 신호이다. 차동 신호는 두 전류의 차에 의해 규정된 신호이다. 크로스토크는 시스템 성분들 사이의 신호들의 바람직하지 못한 전달이다.
전류 공급시의 어떤 잡음은 싱글 엔드 신호에 대해 두드러진데, 그 이유는 전류 공급이 보상 없이 싱글 엔드 신호에 영향을 미치기 때문이다. 그러나, 공급시의 잡음은 잡음이 차동신호들에 반영되고 그로인한 두 신호들의 차가 유지되기 때문에 차동신호들에 의해 생성된 신호에 대해서는 두드러지지 않는다. 따라서, 싱글 엔드 신호를 차동 신호로 변환하는 것은 크로스토크를 감소시킨다.
전치증폭기 회로에서, 싱글 엔드 신호를 차동신호로 변환하기 전에 싱글 엔드 신호에 일부 증폭(종종 이득이라고 함)이 있다. 싱글 엔드 이득은 전류 공급에 영향을 미칠 수 있으며 공급을 통해 싱글 엔드 신호에 영향을 미치게 되어, 크로스토크를 초래한다. 따라서, 크로스토크는 싱글엔드/차동 컨버터를 통과할 수 있는 싱글 엔드 신호를 제한한다. 크로스토크에 기인하여, 전치증폭기의 전류 증폭은 고주파수에서 차단(shut off)되는데, 그 이유는 임피던스가 회로에서 고주파 신호를 반송하기에 너무 높기 때문이다.
부가적으로, 일반적으로 접지 전류로 참조되는 접지내에 흐르는 전류에 기인하여 일부 크로스토크가 생긴다. 전류가 접지내에 흐르면, 접지는 변동할 수 있다. 신호가 접지와 관련하여 측정되기 때문에, 접지의 변동은 신호의 변동을 초래하게 되고 크로스토크를 초래한다.
크로스토크를 방지하는 싱글 엔드/차동 컨버터를 구비하는 것이 바람직하다. 또한, 고주파수에서 신호를 처리할 수 있는 싱글 엔드/차동 컨버터가 바람직하다. 본 발명은 이러한 필요성을 다룬다.
본 발명은 전지증폭기 회로에 사용되는 변환 회로에 관한 것으로, 특히 싱글 엔드 신호를 차동신호로 변환하는 것에 관한 것이다.
도 1은 종래의 싱글 엔드 대 차동 신호 변환회로의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 싱글 엔드 대 차동 신호 변환회로의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 싱글엔드 대 차동 신호 변환회로의 다른 개략도이다.
도 4는 싱글 엔드 신호를 차동 신호로 변환하는 본 발명의 일 실시예에 따른방법의 흐름도이다.
본 발명은 싱글 엔드 신호를 차동 신호로 변환하는 변환회로에 관한 것이다. 본 발명의 일 실시예에 따르면, 크로스토크는 변환회로에서 어떤 트랜지스터도 접지에 직접 접속되어 있지 않는 것을 보장함으로써 피해진다. 트랜지스터를 접지에 직접 접속하지 않음으로써, 접지 전류는 피해지고 접지 전류와 연관된 크로스토크는 제거된다.
부가적으로, 본 발며의 일 실시예에 따르면, 변환회로는 1보다 큰 니득만큼시호를 증폭시킨다. 따라서, 신호를 변환회로내에 입력시키기 전에 수행되는증폭은 이제 변환회로에서 수행될 것이다. 변환회로 전에 발생하는 것으로부터 변환회로에서 발생하는 것으로 증폭을 이동시킴으로써, 전류원과 싱글 엔드 입력 신호 사이의 크로스토크는 피해진다.
싱글엔드 신호를 차동 신호로 변환하기 위한 본 발명의 일 실시예에 따른 시스템이 제공된다. 이 시스템은 전류를 전압으로 변환하도록 구성된 제1 장치를 포함한다. 이 시스템은 또한 제1 장치에 결합된 제2 장치를 포함한다. 이 시스템은 제1 및 제2 장치에 결합된 제3 장치를 더 포함하며, 제1, 제2 및 제3중 어느 것도 접지에 직접 접속되어 있지 않으며, 전류는 2이상의 이득만큼 증폭된다.
싱글 엔드 신호를 차동 신호로 변환하기 위한 본 발명의 일 실시예에 따른 방법이 제공된다. 이 방법은 전류를 전압으로 변환시키는 단계; 차동 전압을 차동 쌍에 입력시키는 단계; 및 2이상의 이득만큼 전류를 증폭시키는 단계를 포함하며, 어떠한 접지 전류도 생성되지 않는다.
다음 상세한 설명은 당업자가 본 발명을 만들고 사용할 수 있도록 하였으며 특허 응용 및 그 요건의 문맥에 제공되어 있다. 바람직한 실시에에 대한 다양한 변형은 당업자에게 쉽게 명백할 것이며 여기에 개시된 일반 원리들은 다른 실시예에 적용될 수 있을 것이다. 그러므로, 본 발명은 도시한 실시예에 한정되는 것은 아니며 여기에 개시된 원리 및 특징과 일치하는 가장 넓은 범위내에 적용될 것이다.
도1은 종래의 싱글 엔드 대 차동 신호 변환회로의 일 예를 도시한 개략도이다. 변환회로(100)는 전류공급장치(102), 전압계(104), 접지(110), 및 트랜지스터(106 및 108)를 포함하도록 도시되어 있다. 트랜지스터(106 및 108) 타입의 일 예는 인핸스먼트 n형 금속산화물 반도체(NMOS)이다. 인핸스먼트 NMOS 트랜지스터는 포지티브 드레스홀드 전압을 갖는다.
증폭된 싱글 엔드 전류는 변환회로(100)내에 입력된다. 입력 전류(Iin)는 트랜지스터(106)에 의해 초래된 임피던스를 충족시킨다. 이 임피던스는 입력전류(Iin)를 전압으로 변환시킨다. 트랜지스터(108)는 포지티브 전압으로서 이 전압을 인식하며 트랜지스터(106)는 이 전압을 네거티브 전압으로서 수신한다. 정의에 의하면, 트랜지스터(106)을 통과하는 전류의 증폭은 1의 이득을 가지며 트랜지스터(109)의 전류 이득은 트랜지스터(106)의 이득과 매칭된다. 따라서, 트랜지스터(108)의 전류 이득은 1이다. 차동신호 IoutP(112a) 및 IoutN(112b)는 동일한 크기이다. 따라서, 차동 회로(100)는 2의 전류 이득을 갖는다.
싱글 엔드 신호가 차동회로(100)로 들어가기 전에 증폭되기 때문에, 전ㄹ 공급에 영향을 미치는 싱글 엔드 이득에 의해 초래된 일부 크로스토크가 생길 수 있다. 전류 공급에 대한 영향은 싱글 엔드 신호에 영향을 미친다. 이 크로스토크는 160MHz의 주파수에서와 같이 고주파수에서 변환회로(100)의 전류 이득을 차단시킨다.
종래의 변환회로(100)에서도 트랜지스터(108)로부터 접지(110)로 흐르는 접지 전류에 기인하여 일부 크로스토크가 발생할 수 있다. 신호가 접지(110)로 전송되면, 접지(110)는 변동할 수 있다. 모든 신호가 접지(100)의 관점에서 측정되기 때문에, 모든 신호들도 변동할 수있으며 크로스토크를 초래하게 된다.
이러한 크로스토크를 피하는 싱글 엔드 대 차동 신호 변환회로를 가지는 것이 바람직하다. 또한 싱글 엔드 대 차동 신호 변환회로가 고주파수에서 신호를 처리하는 것이 바람직하다. 본 발명은 이러한 필요성을 제공한다.
도 2는 본 발명의 실시예에 따른 싱글 엔드 대 차동 신호 변환회로의 개략도이다. 도2 는 3개의 트랜지스터(214, 208, 206), 전압원(204), 전류공급장치(202) 및 접지(210)를 포함하도록 도시되어 있는 싱글 엔드 대 차동 신호 변환회로(200)의 일 예를 도시한다. 사용될 트랜지스터(214, 208, 206)의 타입의 일 예는 NMOS 트랜지스터이다. 트랜지스터(208, 206)의 주 기능은 차동 쌍으로서 작용하는 것이다. 전압은 트랜지스터(208,206)로 입력되고 전류로 변환되어, 차동 전류의 출력이 된다.
전류는 변환회로(200)로 입력(Iin)된다. Iin의 일 예는 Iin의 약 1% 또는 10 마이크로암페어의 신호를 갖는 0.5 밀리암페어이다. 트랜지스터(214)는 Iin를 전압으로 변환한다. 트랜지스터(214)에 의해 변환된 전압의 일 예는 입력에서 약 10 밀리볼트이다. 공통 트랜지스터 소스(216a, 216b 및 216c)에서의 전압이 ½V가 되도록 트랜지스터(214)에서의 전압 강하가 있으며, 여기서 V는 입력 전압이다. 예를 들면, 공통 트랜지스터 소스(216a, 216b 및 216c)에서의 ½V는 5 밀리볼트이다. 전류 는 트랜지스터(214)를 통해 흐르고, 트랜지스터(208)에서 전류에 부가되며, 트랜지스터(216)의 소스(216c)을 통해 흘러서 IoutP(212b)에서 흘러 나온다. IoutP의 일 예는 직류(DC)의 2밀리암페어이고 신호 전류의 40마이크로암페어를 갖는다.
IoutN을 생성하기 위하여, Iin은 트랜지스터(214)를 통해 흐르고 트랜지스터(208)에서의 전류에 부가되며, IoutN(212a)로서 회로 외부로 전송된다. IoutN과 IoutP는 서로 보완작용을 하며, IoutN의 일 예는 2밀리암페어의 DC이며 40 마이크로암페어의 신호 전류를 갖는다. 전류원(202)에서의 전류의 일 예는 5 밀리암페어이다. 이 변환회로(200)에서, 어떠한 장치도 접지에 직접 접속되어 있지 않기 때문에 접지(210)로 전류가 흐르지 않는다는 것을 주지한다. 따라서, 접지 전류로부터 크로스토크는 없다.
이 변환회로(200)의 다른 이점은 상당한 전류 이득이 달성될 수 있다는 것이다. 예를 들면, 8의 전류 이득은 트랜지스터(208)의 드레인(218b)대 트랜지스터(214)의 드레인(218a)의 비율을 4대1의 비율로 세팅하고 트랜지스터(206)의 드레인(218c) 대 트랜지스터(214)의 드레인(218a)의 비율을 4대1로 세팅함으로써 달성된다. 드레인(218b)과 드레인(218c)이 드레인(218a)보다 4배 높게 설정될 경우, 4I의 전류 이득이 트랜지스터(208)에서 발생하고 4I의 전류 이득이 트랜지스터(206)에서 발생하여, 차동 신호에 대해 8의 전체 전류 이득을 제공한다.
따라서, 싱글 엔드 신호는 변환회로(200)로 입력되기 전에 증폭될 필요가 없다. 싱글 엔드 신호가 증폭된 신호가 아니기 때문에, 변환회로(200)전에 이득이 없으며 전류원에 크로스토크가 초래된다. 부가적으로, 변환회로(200)는 대략 200MHz까지의 주파수와 같은 고주파수에서 신호들을 처리할 수 있다.
도 3은 본 발명의 일 실시예에 따라 큰 변환회로에 합체될 때 싱글엔드 대 차동 신호 변환회로(200)의 일 예의 개략도이다. 2볼트와 같은 입력 전압이 변환회로(200)에 입려고딘다. 트랜지스터(302)는 전압을 전류로 변환한다. 트랜지스터(304)는 교류(AC)를 통과시키고 트랜지스터(303)는 직류(DC) 성분을 밸런싱한다. 트랜지스터(302)의 전류 출력의 일 예는 대략 1000 마이크로암페어 DC 및 10 마이크로암페어 AC이다.
전류는 캐패시턴스로부터 트랜지스터(214)를 보호하는 트랜지스터(304)를 통과한다. 트랜지스터(304)는 트랜지스터(214)가 아주 낮은 임피던스 및 낮은 이득을 나타내도록 하는 캐스코드 장치로서 작용한다. 캐스코드 장치는 전압 이득으로 소스로부터 드레인으로 전류를 통과시키는 공통 게이트 트랜지스터일 수 있다. 캐스코드 장치는 트랜지스터(214)와 같은 트랜지스터의 드레인에서 낮은 이득 및 낮은 캐패시턴스를 제공하며 출력 전압으로부터 트랜지스터의 드레인을 보호한다. 캐스코드 장치의 작용의 상세는 공지되어 있다. 전류가 회로(200)에 입력되면, 도2와 결합하여 기술된 바와 같이 사건이 발생한다.
전술한 바와 같이, 전류는 변환회로(200)내에 입력(Iin)된다. 트랜지스터(214)는 Iin을 전압으로 변환한다. 공통 트랜지스터 소스(216a, 216b 및 216c)에서의 전압이 ½V가 되도록 트랜지스터(214)에서 전압 강하가 있으며, 여기서 V는 입력 전압이다. 전류는 트랜지스터(214)를 통해 흐르며, 트랜지스터(208)에서의 전류에 부가되고, 트랜지스터(216)의 소스(216c)를 통해 흘러서, IoutP(212b)에서 흘러 나온다. IoutN을 생성하기 위하여, Iin은 트랜지스터(214)를 통해 흐르며, 트랜지스터(208)에서의 전류에 부가되고, IoutN(212a)로서 회로의 외부로 전송된다.
트랜지스터(306)는 트랜지스터(214)를 밸런싱하기 위하여 회로(200)와 결합될 수 있다. 트랜지스터(206)에서의 전류 이득은 트랜지스터(214)에서의 전류 이득의 마이너스이다. 예를 들면, 트랜지스터(214)가 1의 전류 이득을 가질 경우, 트랜지스터(306)는 -1의 전류 이득을 갖는다. 회로가 밸런싱될 경우, 트랜지스터(208, 206)에 대한 전류는 동일하며 입력 전류는 전류원(202)와 동일한평균 전류로 동작한다.
트랜지스터(308-312)는 트랜지스터(208,206 및 214)가 아주낮은 임피던스 및 낮은 이득을 나타내도록 하는 캐스코드 장치로서 작용함으로써 각각 트랜지스터(208,206 및 214)에 대한 캐패시턴스로부터 출력 전압을 보호하기 위하여 회로(200)와 결합될 수 있다. 부가적으로, 트랜지스터(308-310)는 출력을 오프상태로 트리스테이트(tristate)하는데 사용될 수 있는 멀티플렉싱 스위치로서 사용될 수 있다. 트리스테이트 장치로서 이러한 캐스코드 장치의 사용은 당해분야에서 공지되어 있다.
도 4는 싱글 엔드 신호를 차동 신호로 변환하기 위한 본 발명의 일 실시예에 따른 방법의 흐름도이다. 초기 전류는 전압으로 변환된다(단계 400). 이 전압은 차동 전압을 생성하는데 사용되고, 차동 전압은 차동 전류를 생성하기 위하여 차동 쌍에 입력된다(단계 402). 초기 전류는 2 이상의 이득 만큼 증폭되고, 어떤 접지전류도 생성되지 않는다(단계 404).
본 발명이 도시된 실시예에 따라 기술되었지만, 당업자는 실시예에 대한 변형이 있고 이들 변형은 본 발명의 정신 범위내에 있다는 것을 쉽게 인식할 수 있을 것이다. 따라서, 많은 수정이 청구범위의 범위 및 정신으로부터 벗어나지 않고 당업자에 의해 이루어질 수 있다.

Claims (7)

  1. 전류를 전압으로 변환하도록 구성된 제1 장치(214);
    상기 제1 장치(214)에 결합된 제2 장치(208); 및
    상기 제1 장치(214) 및 제2 장치(208)에 결합된 제3 장치(206)을 포함하며,
    상기 제1, 제2 및 제3 장치(206,214,208)중 어느 것도 접지(210)에 직접 적속되어 있지 않으며, 전류는 2이상의 이득만큼 증폭되는 것을 특징으로 하는 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템.
  2. 제 1항에 있어서, 상기 제1 장치(214), 제2 장치(208), 및 제3 장치(206)는 공통 소스(202)를 공유하는 것을 특징으로 하는 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템.
  3. 제1 항에 있어서, 상기 제2 및 제3 장치(206,208)는 차동 쌍인 것을 특징으로 하는 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템.
  4. 제 1항에 있어서, 상기 제2 장치(208)와 결합된 제5 장치(308)를 더 포함하며, 상기 제5 장치(308)는 캐스코드 장치로서 기능하는 것을 특징으로 하는 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템.
  5. 제 4항에 있어서, 상기 제5 장치(308)는 멀티플렉싱 스위치로서 기능하는 것을 특징으로 하는 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템.
  6. 전류를 전압으로 변환하는 단계(400);
    차동 전압을 차동 쌍에 입력시키는 단계(402); 및
    2이상의 이득만큼 상기 전류를증폭시키는 단계(404)를 포함하며, 어떠한 접지전류도 셍성되지 않는 것을 특징으로 하는 싱글 엔드 신호를 차동 신호로 변환하기 위한 방법.
  7. 제 6항에 있어서, 공통 소스를 공급하는 단계(202)를 더 포함하는 것을 특징으로 하는 싱글 엔드 신호를 차동 신호로 변환하기 위한 방법.
KR1020017013469A 1999-04-21 2000-04-18 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템 및방법 KR100737593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/296,142 1999-04-21
US09/296,142 US6285259B1 (en) 1999-04-21 1999-04-21 System and method for converting from single-ended to differential signals

Publications (2)

Publication Number Publication Date
KR20020038572A true KR20020038572A (ko) 2002-05-23
KR100737593B1 KR100737593B1 (ko) 2007-07-10

Family

ID=23140791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017013469A KR100737593B1 (ko) 1999-04-21 2000-04-18 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템 및방법

Country Status (8)

Country Link
US (3) US6285259B1 (ko)
EP (1) EP1171950B1 (ko)
JP (1) JP2002542703A (ko)
KR (1) KR100737593B1 (ko)
CN (1) CN1174547C (ko)
DE (1) DE60030105T2 (ko)
GB (1) GB2349529A (ko)
WO (1) WO2000064046A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833186B1 (ko) * 2006-10-18 2008-05-28 삼성전자주식회사 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1277276A1 (en) * 2000-03-31 2003-01-22 Koninklijke Philips Electronics N.V. Electronic circuit for providing a desired common mode voltage to a differential output of an amplifier stage
US6404281B1 (en) * 2000-11-14 2002-06-11 Sirenza Microdevices, Inc. Wide dynamic range transimpedance amplifier
US6573802B2 (en) * 2000-11-30 2003-06-03 Intersil Americas Inc. Single-ended to differential and differential to single-ended conversion using a common mode shunt
US6566961B2 (en) * 2001-03-30 2003-05-20 Institute Of Microelectronics Wide-band single-ended to differential converter in CMOS technology
US6639473B1 (en) 2002-04-16 2003-10-28 Sirenza Microdevices, Inc. Method and/or apparatus for controlling a common-base amplifier
US8732644B1 (en) 2003-09-15 2014-05-20 Nvidia Corporation Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits
US8775997B2 (en) 2003-09-15 2014-07-08 Nvidia Corporation System and method for testing and configuring semiconductor functional circuits
US8872833B2 (en) 2003-09-15 2014-10-28 Nvidia Corporation Integrated circuit configuration system and method
US8711161B1 (en) 2003-12-18 2014-04-29 Nvidia Corporation Functional component compensation reconfiguration system and method
US7099646B1 (en) 2004-01-27 2006-08-29 Marvell International Ltd. Signal mixer having a single-ended input and a differential output
US8723231B1 (en) 2004-09-15 2014-05-13 Nvidia Corporation Semiconductor die micro electro-mechanical switch management system and method
US8711156B1 (en) 2004-09-30 2014-04-29 Nvidia Corporation Method and system for remapping processing elements in a pipeline of a graphics processing unit
EP1842285B1 (en) * 2004-11-26 2016-01-20 Nxp B.V. Single-ended to differential transformer circuit
CN1855750B (zh) * 2005-04-20 2010-09-01 周宗善 抗干扰单端信号传输方法及其装置
US8021193B1 (en) 2005-04-25 2011-09-20 Nvidia Corporation Controlled impedance display adapter
US7793029B1 (en) 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US8417838B2 (en) * 2005-12-12 2013-04-09 Nvidia Corporation System and method for configurable digital communication
US8412872B1 (en) 2005-12-12 2013-04-02 Nvidia Corporation Configurable GPU and method for graphics processing using a configurable GPU
US8724483B2 (en) 2007-10-22 2014-05-13 Nvidia Corporation Loopback configuration for bi-directional interfaces
US8687639B2 (en) * 2009-06-04 2014-04-01 Nvidia Corporation Method and system for ordering posted packets and non-posted packets transfer
US9176909B2 (en) 2009-12-11 2015-11-03 Nvidia Corporation Aggregating unoccupied PCI-e links to provide greater bandwidth
US9331869B2 (en) * 2010-03-04 2016-05-03 Nvidia Corporation Input/output request packet handling techniques by a device specific kernel mode driver
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
CN103063957A (zh) * 2012-12-28 2013-04-24 成都泰格微电子研究所有限责任公司 表面贴装微波器件自动测试系统
CN104422867B (zh) * 2013-09-03 2017-06-06 安凯(广州)微电子技术有限公司 一种芯片器件及其测试方法
US9841455B2 (en) * 2015-05-20 2017-12-12 Xilinx, Inc. Transmitter configured for test signal injection to test AC-coupled interconnect

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1528201A (en) * 1975-02-24 1978-10-11 Rca Corp Differential amplifier
US3743764A (en) * 1972-05-18 1973-07-03 Rca Corp Electronic phase shifting apparatus
JPS6133709Y2 (ko) * 1977-11-24 1986-10-02
CA1134463A (en) 1978-10-13 1982-10-26 Kyoichi Murakami Circuit for converting single-ended input signals to a pair of differential output signals
JPS5643808A (en) * 1979-09-18 1981-04-22 Sony Corp Signal converting circuit
US4945263A (en) 1989-08-23 1990-07-31 National Semiconductor Corporation TTL to ECL/CML translator circuit with differential output
IT1239899B (it) * 1990-03-22 1993-11-23 Sgs Thomson Microelectronics Amplificatore a basso rumore e alta impedenza d'ingresso, particolarmente per microfoni
US5068621A (en) 1990-08-13 1991-11-26 Triquint Semiconductor, Inc. Compensation method and apparatus for enhancing single-ended to differential conversion
US5132559A (en) 1991-05-03 1992-07-21 Motorola, Inc. Circuit for trimming input offset voltage utilizing variable resistors
US5220286A (en) 1991-06-28 1993-06-15 International Business Machines Corporation Single ended to fully differential converters
JPH0721059B2 (ja) * 1991-11-13 1995-03-08 工業技術院長 ポリシロキサン系ケイ素化合物、その製造方法、およびそれを用いた感光性材料
GB2295287B (en) 1992-10-28 1996-07-17 Plessey Semiconductors Ltd Wideband constant impedance amplifiers
FR2712127B1 (fr) 1993-11-02 1995-12-01 Alcatel Radiotelephone Elément d'amplification à structure différentielle en mode de courant.
US5422529A (en) * 1993-12-10 1995-06-06 Rambus, Inc. Differential charge pump circuit with high differential and low common mode impedance
US5521552A (en) * 1995-06-06 1996-05-28 Analog Devices, Inc. Bipolar micro-power rail-to-rail amplifier
DE19725286A1 (de) * 1997-06-14 1998-12-17 Philips Patentverwaltung Schaltungsanordnung mit einer Differenzverstärkerstufe

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833186B1 (ko) * 2006-10-18 2008-05-28 삼성전자주식회사 증폭 회로, 및 증폭 회로의 바이어스 전압 발생 방법

Also Published As

Publication number Publication date
DE60030105D1 (de) 2006-09-28
US20020163387A1 (en) 2002-11-07
KR100737593B1 (ko) 2007-07-10
DE60030105T2 (de) 2007-03-01
US6429747B2 (en) 2002-08-06
US6285259B1 (en) 2001-09-04
CN1357171A (zh) 2002-07-03
US20010017571A1 (en) 2001-08-30
CN1174547C (zh) 2004-11-03
WO2000064046A1 (en) 2000-10-26
JP2002542703A (ja) 2002-12-10
EP1171950A1 (en) 2002-01-16
EP1171950B1 (en) 2006-08-16
GB2349529A (en) 2000-11-01
US6720832B2 (en) 2004-04-13
GB0008780D0 (en) 2000-05-31

Similar Documents

Publication Publication Date Title
KR20020038572A (ko) 싱글 엔드 신호를 차동 신호로 변환하기 위한 시스템 및방법
JP3388721B2 (ja) 差動増幅器及び差動増幅器を補償する方法
US5115151A (en) Triple comparator circuit
US4284957A (en) CMOS Operational amplifier with reduced power dissipation
US6081133A (en) Universal receiver device
US7459976B2 (en) Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit
US6236269B1 (en) Complementary CMOS differential amplifier circuit
JPS62248303A (ja) １対の差動入力を比較しかつデイジタル出力を与える比較器回路
US6208174B1 (en) High-speed comparator systems and methods with enhanced noise rejection
CN111313871A (zh) 动态预放大电路和动态比较器
US7315210B2 (en) Differential operational amplifier
US9843297B2 (en) Balanced differential transimpedance amplifier with single ended input and balancing method
US6710660B1 (en) Class B power buffer with rail to rail output swing and small deadband
KR20110094288A (ko) 선형성이 증가된 캐스코드 증폭기
JPH07321563A (ja) 低ひずみ出力段
EP1124326A1 (en) An operational amplifier with high gain and sysmmetrical output-current capabilty
CA1123923A (en) Clock level shifting circuit
US20050116768A1 (en) Amplifier or filter circuit in switched capacitor circuit logic and method for amplifying or filtering signals
JPS60217709A (ja) 演算増幅回路
US6194921B1 (en) Analog signal amplifier circuit using a differential pair of MOSFETs (insulated-gate field effect transistors) in an input stage
US6838957B2 (en) Differential metal oxide semiconductor capacitor
SU1676065A1 (ru) Операционный усилитель на КМОП транзисторах
JPH04306915A (ja) レベル変換回路
JPH088661A (ja) 集積回路装置
KR20020047067A (ko) 차량용 앰프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee