KR20020038063A - 불휘발성 강유전체 메모리 장치의 구동방법 - Google Patents

불휘발성 강유전체 메모리 장치의 구동방법 Download PDF

Info

Publication number
KR20020038063A
KR20020038063A KR1020000068113A KR20000068113A KR20020038063A KR 20020038063 A KR20020038063 A KR 20020038063A KR 1020000068113 A KR1020000068113 A KR 1020000068113A KR 20000068113 A KR20000068113 A KR 20000068113A KR 20020038063 A KR20020038063 A KR 20020038063A
Authority
KR
South Korea
Prior art keywords
word line
line
high level
activated
cell
Prior art date
Application number
KR1020000068113A
Other languages
English (en)
Other versions
KR100379520B1 (ko
Inventor
강희복
계훈우
박제훈
김덕주
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0068113A priority Critical patent/KR100379520B1/ko
Priority to US09/987,739 priority patent/US6483738B2/en
Publication of KR20020038063A publication Critical patent/KR20020038063A/ko
Application granted granted Critical
Publication of KR100379520B1 publication Critical patent/KR100379520B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Abstract

전체 셀어레이에서 균일하게 데이터의 라이트와 리드 동작을 진행할 수 있으며, 최소 센싱전압을 낮추어서 셀의 사이즈를 줄이기에 적당한 불휘발성 강유전체 메모리 장치의 구동방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 불휘발성 강유전체 메모리 장치의 구동방법은 제 1 전압인가 라인(워드라인)과 비트라인 그리고 제 2 전압인가 라인의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터로 구성된 메인셀과 레퍼런스셀로 이루어진 불휘발성 강유전체 메모리 장치의 구동방법에 있어서, 한 사이클의 액티브 구간에서 워드라인과 레퍼런스 워드라인을 하이 레벨로 1차 활성화 시키는 단계, 상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계, 상기 워드라인이 비활성화된 이후에 센싱앰프를 활성화 시키는 단계, 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화시키는 단계, 상기 워드라인의 2차 활성화 구간과 적어도 한 시점에서 일치하도록 상기 제 2 전압인가 라인에 적어도 한번 이상의 하이레벨을 인가하는 단계, 칩 인에이블 신호를 로우 레벨에서 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함한다.

Description

불휘발성 강유전체 메모리 장치의 구동방법{METHOD FOR OPERATING OF NONVOLATILE FERROELECTRIC MEMORY DEVICE}
본 발명은 반도체 메모리에 관한 것으로, 특히 불휘발성 강유전체 메모리 장치의 구동방법에 관한 것이다.
일반적으로, 불휘발성 강유전체 메모리 장치 즉, FRAM(Ferroelectric Random Access Memory)은 디램(DRAM)정도의 데이터 처리속도를 갖고, 전원의 오프(off)시에도 데이터가 보존되는 특성때문에 차세대 기억소자로 주목받고 있다.
FRAM은 DRAM과 거의 유사한 구조를 갖는 기억소자로써 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류분극을 이용한 것이다.
이와 같은 잔류분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.
도 1은 일반적인 강유전체의 특성인 히스테리시스 루프를 나타내었다.
도 1에 도시된 바와 같이, 전계에 의해 유기된 분극이 전계를 제거하더라도 잔류분극(또는 자발분극)의 존재로 인하여 소멸되지 않고 일정량(d,a상태)을 유지하고 있는 것을 볼 수 있다.
불휘발성 강유전체 메모리 셀은 상기 d,a상태를 각각 1,0으로 대응시켜 기억소자로 응용한 것이다.
도 2는 종래 불휘발성 강유전체 메모리 장치에 따른 단위 셀을 도시한 것이다.
도 2에 도시한 바와 같이, 일방향으로 비트라인(B/L)이 형성되고, 상기 비트라인과 교차하는 방향으로 워드라인(W/L)이 형성되고, 상기 워드라인(W/L)에 일정한 간격을 두고 워드라인과 동일한 방향으로 플레이트 라인(P/L)이 형성되고, 게이트가 워드라인에 연결되고 소오스는 비트라인에 연결되도록 트랜지스터(T1)가 형성되고, 두 단자중 제 1 단자가 트랜지스터(T1)의 드레인에 연결되고 제 2 단자는 플레이트 라인(P/L)에 연결되도록 강유전체 커패시터(FC1)가 형성된다.
이와 같은 불휘발성 강유전체 메모리 소자의 데이터 입/출력 동작은 다음과 같다.
도 3a는 종래 불휘발성 강유전체 메모리 장치의 쓰기 모드(Write Mode)의 동작을 나타낸 타이밍도이고, 도 3b는 읽기 모드(Read Mode)의 동작을 나타낸 타이밍도이다.
먼저, 쓰기 모드의 경우, 외부에서 인가되는 칩 인에이블 신호(CSBpad)가 하이(high)에서 로우(low)로 활성화되고, 동시에 쓰기 인에이블 신호(WEBpad)를 하이(high)에서 로우(low)로 인가하면 쓰기 모드가 시작된다.
이어, 쓰기 모드에서 어드레스 디코딩이 시작되면 해당 워드라인에 인가되는 펄스가 로우에서 하이로 천이되어 셀이 선택된다.
이와 같이 워드라인이 하이 상태를 유지하고 있는 구간에서 해당 플레이트 라인에는 차례로 일정구간동안 하이 신호와 로우 신호가 인가된다. 그리고 선택된 셀에 로직값 "1" 또는 "0"을 쓰기 위해서 해당 비트라인에 쓰기 인에이블신호(WEBpad)에 동기되는 "하이" 또는 "로우" 신호를 인가한다.
즉, 비트라인에 하이 신호를 인가하고 워드라인에 인가되는 신호가 하이 상태인 구간에서 플레이트 라인에 인가되는 신호가 로우이면 강유전체 커패시터에서는 로직값 "1"이 기록된다. 그리고 비트라인에 로우 신호를 인가하고 플레이트 라인에 인가되는 신호가 하이 신호이면 강유전체 커패시터에는 로직값 "0"이 기록된다.
이어, 셀에 저장된 데이터를 읽어내기 위한 동작은 다음과 같다.
외부에서 칩 인에이블 신호(CSBpad)를 하이에서 로우로 활성화시키면 해당 워드라인이 선택되기 이전에 모든 비트라인은 이퀄라이즈(equalize) 신호에 의해 로우 전압으로 등전위된다.
그리고 각 비트라인을 비활성화시킨 다음, 어드레스를 디코딩하고, 디코딩된 어드레스에 의해 해당 워드라인에는 로우 신호가 하이 신호로 천이되어 해당 셀을선택한다.
선택된 셀의 플레이트 라인에 하이 신호를 인가하여 강유전체 메모리에 저장된 로직값 "1"에 상응하는 데이터(Qs)를 파괴시킨다.
만약, 강유전체 메모리에 로직값 "0"이 저장되어 있다면 그에 상응하는 데이터(Qns)는 파괴되지 않는다. 이와 같이 파괴된 데이터와 파괴되지 않은 데이터는 전술한 히스테리시스 루프의 원리에 의해 서로 다른 값을 출력하게 되어 센스앰프는 로직값 "1" 또는 "0"을 센싱하게 된다.
즉, 데이터가 파괴된 경우는 도 1의 히스테리시스 루프에서 처럼 d에서 f로 변경되는 경우이고, 데이터가 파괴되지 않는 경우는 a에서 f로 변경되는 경우이다. 따라서, 일정시간이 경과한 후에 센스앰프가 인에이블되면, 데이터가 파괴된 경우는 증폭되어 로직값 "1"을 출력하고, 데이터가 파괴되지 않은 경우는 증폭되어 로직값 "0"을 출력한다.
이와 같이, 센스앰프에서 데이터를 증폭한 후에는 원래의 데이터로 복원하여야 하므로 해당 워드라인에 하이 신호를 인가한 상태에서 플레이트 라인을 하이에서 로우로 비활성화시킨다.
상기와 같은 종래 불휘발성 메모리 장치의 구동방법은 다음과 같은 문제가 있다.
첫째, 데이터의 라이트와 리드 동작을 할 때 워드라인을 한 동작 사이클(1 Cycle)의 액티브 구간에서 프리차아지 구간에 걸쳐서 활성화 시켜야 하므로 셀에서나오는 전하의 양을 제한하기가 어렵고 이에 따라서 셀 어레이 전체에서 균일하게 데이터를 라이트하거나 리드하기가 어렵다.
둘째, 워드라인이 하이 레벨로 활성화 되어 있을 때 센싱앰프를 활성화 시키므로, 메인 셀 비트라인의 커패시턴스와 레퍼런스 셀 비트라인의 커패시턴스에 차이가 발생한다. 이에 따라서 센싱전압을 낮춰서 셀 사이즈를 감소시키는데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 다음과 같은 목적이 있다.
본 발명의 첫 번째 목적은 첫 번째 워드라인 펄스 폭을 제한시켜 동작시킴으로써 셀에서 나오는 전하양을 제한할 수 있게 되어 위치에 크게 의존하지 않고 전체 셀어레이에서 균일하게 데이터의 라이트와 리드 동작을 진행할 수 있는 불휘발성 강유전체 메모리 장치의 구동방법을 제공하는데 있다.
본 발명의 또 다른 목적은 첫 번째 워드라인 펄스를 비활성화시킨 후에 센싱앰프를 활성화시킴으로써 센싱앰프에서 바라본 메인과 레퍼런스 비트라인의 RC 로딩 조건을 같게할 수 있어 최소 센싱전압을 낮추어서 셀의 사이즈를 줄이기에 적당한 불휘발성 강유전체 메모리 장치의 구동방법을 제공하는데 있다.
도 1은 일반적인 강유전체의 히스테리시스 특성도
도 2는 종래 기술에 따른 불휘발성 강유전체 메모리 장치의 단위 셀 구성도
도 3a는 종래 불휘발성 강유전체 메모리 장치에 따른 쓰기 모드(Write mode)의 동작을 나타낸 타이밍도
도 3b는 종래 불휘발성 강유전체 메모리 장치에 따른 읽기 모드(Read mode)의 동작을 나타낸 타이밍도
도 4는 본 발명의 실시예에 따른 구동방법을 적용하기 위한 불휘발성 강유전체 메모리 장치에 따른 셀 어레이부의 구성도
도 5는 도 4의 메인셀(MC)의 구성도
도 6는 도 4의 레퍼런스 셀(RC)의 구성도
도 7은 도 4의 칼럼선택부의 회로구성도
도 8은 도 4의 센싱앰프의 구성도
도 9a는 본 발명 제 1 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도
도 9b는 본 발명 제 1 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸타이밍도
도 10a는 본 발명 제 2 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도
도 10a는 본 발명 제 2 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도
도 11a는 본 발명 제 3 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도
도 11b는 본 발명 제 3 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도
상기와 같은 목적을 달성하기 위한 본 발명 불휘발성 강유전체 메모리 장치의 구동방법은 제 1 전압인가 라인(워드라인)과 비트라인 그리고 제 2 전압인가 라인의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터로 구성된 메인셀과 레퍼런스셀로 이루어진 불휘발성 강유전체 메모리 장치의 구동방법에 있어서, 한 사이클의 액티브 구간에서 워드라인과 레퍼런스 워드라인을 하이 레벨로 1차 활성화 시키는 단계, 상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계, 상기 워드라인이 비활성화된 이후에 센싱앰프를 활성화 시키는 단계, 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화시키는 단계, 상기 워드라인의 2차 활성화 구간과 적어도 한 시점에서 일치하도록 상기 제 2 전압인가 라인에 적어도 한번 이상의 하이레벨을 인가하는 단계, 칩 인에이블 신호를 로우 레벨에서 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
첨부 도면을 참조하여 본 발명 불휘발성 강유전체 메모리 장치의 구동방법에 대하여 설명하면 다음과 같다.
도 4는 본 발명의 실시예에 따른 구동방법을 적용하기 위한 불휘발성 강유전체 메모리 장치에 따른 셀 어레이부의 구성도이고, 도 5는 도 4의 메인셀의 구성도이다.
셀 어레이부는 복수개의 서브 셀 어레이들로 구성되는데, 그중 상,하로 인접한 서브 셀 어레이(sub_T,sub_B) 사이에는 센싱앰프(S/A)가 구성된다. 이때 sub_T는 탑(Top) 어레이이고, sub_B는 바텀(Bottom) 어레이이다.
각각의 서브 셀 어레이는 크게 비트라인(Top_B/L,Bot_B/L)과, 비트라인(Top_B/L,Bot_B/L)에 연결된 복수개의 메인 셀(MC)들과, 상기 비트라인(Top_B/L,Bot_B/L)에 연결된 레퍼런스 셀(RC), 그리고 칼럼 선택부(CS)로구성된다.
이때, 센싱앰프(S/A)를 중심으로 그 상부에 구성되는 서브 셀 어레이부(sub_T)내 레퍼런스 셀(RC)은 하부에 구성되는 서브 셀 어레이부(sub_B)내 메인 셀(MC)과 동시에 엑세스된다.
반면에, 하부에 구성되는 서브 셀 어레이부(sub_B)내 레퍼런스 셀(RC)은 상부에 구성되는 서브 셀 어레이부(sub_T)내 메인 셀(MC)과 동시에 엑세스된다.
상기 칼럼 선택부(CS)는 Y(column) 어드레스를 이용하여 해당 칼럼 비트라인을 선택적으로 활성화시킨다.
이에, 상기 칼럼 선택부(CS)가 하이 레벨이면 해당 칼럼 비트라인과 데이터 버스가 연결되어 데이터 전달이 이루어지게 된다.
여기서 메인셀(MC)의 구성은 도 5에 도시되어 있는데 이것은 도 2에 도시된 것과 동일한 것으로, 일방향으로 비트라인(B/L)이 형성되고, 상기 비트라인과 교차하는 방향으로 워드라인(W/L)이 형성되고, 상기 워드라인(W/L)에 일정한 간격을 두고 워드라인과 동일한 방향으로 플레이트 라인(P/L)이 형성되고, 게이트가 워드라인에 연결되고 소오스는 비트라인에 연결되도록 트랜지스터(T)가 형성되고, 두 단자중 제 1 단자가 트랜지스터(T)의 드레인에 연결되고 제 2 단자는 플레이트 라인(P/L)에 연결되도록 강유전체 커패시터(FC)가 형성된다.
그리고 상기 각각의 레퍼런스 셀은 도 6과 같이 구성된다.
도 6은 도 4의 레퍼런스 셀의 상세구성도이다.
도 6에 도시한 바와 같이, 일방향으로 형성된 비트라인(B/L), 상기비트라인(B/L)을 가로지르는 방향으로 형성된 레퍼런스 워드라인(REF_W/L), 상기 레퍼런스 워드라인 신호에 의해 제어되며 강유전체 커패시터에 저장된 레퍼런스 전압을 선택적으로 상기 비트라인에 전달하는 스위칭부(51), 상기 강유전체 커패시터와 연결된 상기 스위칭부(51)의 입력단의 레벨을 선택적으로 초기화시키는 레벨 초기화부(52), 상기 스위칭부의 입력단에 병렬적으로 연결되는 복수개의 강유전체 커패시터(FC1,FC2,FC3,...,FCn)들을 포함하여 구성된다.
여기서, 상기 스위칭부(51)는 게이트가 상기 레퍼런스 워드라인(REF_W/L)에 연결되고 드레인은 상기 비트라인(B/L)에 연결되며 소오스는 스토리지 노드(SN)에 연결되는 앤모스 트랜지스터(이하, "제 1 트랜지스터(T1)")로 구성한다.
상기 레벨 초기화부(52)는 레퍼런스 셀의 스토리지 노드(SN)을 초기화시키기 위한 컨트롤 신호인 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)에 의해 제어되며 상기 제 1 트랜지스터(T1)의 소오스와 접지단(Vss) 사이에 연결된 앤모스 트랜지스터(이하, "제 2 트랜지스터(T2)")로 구성한다.
상기 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4...,FCn)들은 제 1, 제 2 전극과 그 사이에 형성된 강유전체 물질로 구성되며, 각 강유전체 커패시터의 제 1 전극은 상기 제 1 트랜지스터(T1)의 소오스와 연결되고, 제 2 전극은 레퍼런스 플레이트 라인(REF_P/L)에 연결된다.
여기서, 상기 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4,...FCn)들은 레퍼런스 셀의 커패시터 사이즈에 따라 그 수가 결정된다.
즉, 레퍼런스 셀의 커패시터 사이즈에 따라 강유전체 커패시터의 수를 자유롭게 조정할 수 있다.
그리고, 상기 스토리지 노드(SN)는 복수개의 강유전체 커패시터(FC1,FC2,FC3,FC4,...FCn)들의 제 1 단자들과 병렬적으로 연결되어 있다.
상기 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)는 상기 스토리지 노드(SN)을 접지전압 레벨로 초기화시킨다. 즉, 레퍼런스 셀 이퀄라이즈 컨트롤 신호(REF_EQ)가 하이 레벨이면 상기 제 2 트랜지스터(T2)가 턴-온되어 스토리지 노드를 접지전압 레벨로 만든다.
상기의 구성을 갖는 레퍼런스 셀의 동작원리에 대하여 설명하면 다음과 같다.
도 1의 히스테리시스 루프의 Qs는 강유전체 커패시터의 스위칭 전하를 나타낸 것이고, Qns는 강유전체 커패시터의 넌-스위칭 전하를 나타낸 것으로써, 본 발명의 레퍼런스 셀은 Qns를 이용한다.
즉, 동작 사이클내에서 레퍼런스 워드라인(REF_W/L)은 레퍼런스 플레이트 라인(REF_P/L)과 함께 하이 레벨로 천이된다. 따라서 비트라인(B/L)에는 Qns×강유전체 커패시터의 사이즈 만큼의 전하가 공급된다.
이때, 센싱앰프가 동작하기 이전에 레퍼런스 워드라인을 다시 로우 레벨로 천이시켜 비트라인의 전압이 레퍼런스 셀에 영향을 주지 못하도록 한다.
한편, 레퍼런스 플레이트 라인은 하이 레벨 상태를 유지하다가 상기 레퍼런스 워드라인이 충분히 로우 레벨로 안정화되었을 경우에 비로소 로우 레벨로 천이된다.
이와 같이, 넌-스위칭 전하(Qns)를 이용하기 때문에 프리차아지 구간동안에는 별도로 리스토어(Restore)할 필요가 없다. 따라서, 레퍼런스 워드라인은 더 이상의 하이 레벨이 필요없게 된다.
레퍼런스 레벨은 스토리지 노드의 초기 레벨에 영향을 받으므로 스토리지 노드의 안정화를 위해서는 도 6의 제 2 트랜지스터(T2)를 이용하고, 레퍼런스 이퀄라이즈 컨트롤 신호(REF_EQ)를 이용하여 스토리지 노드를 접지전압 레벨로 초기화시켜 준다.
따라서, 스토리지 노드의 초기 레벨이 접지전압을 유지하게 되므로 레퍼런스 레벨을 안정화시킬 수 있다.
그리고 칼럼선택부는 도 7과 같은 구성을 갖는다.
도 7은 도 4의 칼럼선택부의 회로구성도이다.
칼럼선택부는 도 7에 도시한 바와 같이 칼럼 선택신호(Y<0>,Y<1>)를 논리곱한 후 반전하는 낸드게이트와 낸드게이트의 출력신호를 반전하는 인버터로 구성되었다.
그리고 칼럼선택부의 인버터를 통해 출력된 신호를 게이트단자를 통해 받아 해당 비트라인을 선택적으로 활성화시키기 위한 앤모스트랜지스터가 비트라인과 데이터버스의 사이에 위치한다.
이때 앤모스트랜지스터의 드레인단은 셀 어레이의 비트라인에 직접연결되고, 소오스단은 데이터버스에 연결된다.
따라서 칼럼선택부의 출력이 하이로 활성화되면 비트라인 신호가 데이터 버스와 서로 교환이 가능하게 된다.
다음에 센싱앰프(S/A)는 도 8에 구성된 바와 같다.
도 8은 본 발명 불휘발성 강유전체 메모리 장치에 따른 센싱앰프의 구성도이다.
센싱앰프는 도 8에 도시한 바와 같이 SEP신호와 SEN신호를 인가받아서 동작하는 제 1, 제 2 앤모스트랜지스터가 있고, 그 사이에 2개의 씨모스 트랜지스터(피모스 트랜지스터와 앤모스 트랜지스터가 직렬연결된 것)가 병렬연결되며 래치형을 이루고 있다.
그리고 각 씨모스 트랜지스터의 출력단에는 Top_B/L과 Bot_B/L이 연결되어 있고, Top_B/L과 Bot_B/L의 사이 및 Top_B/L과 Bot_B/L와 접지전압단의 사이에 각각 EQ 신호를 받아서 Top_B/L과 Bot_B/L의 레벨을 균등하게 하기 위한 앤모스 트랜지스터가 형성된다.
상기에서와 같이 센싱앰프는 래치(Latch)형이고, EQ 신호에 의해 Top_B/L과 Bot_B/L은 로우 레벨로 균등하게 된다.
그리고 SEN은 센싱앰프 인에이블 신호이고 SEP는 SEN과 반대 위상의 파형으로써 비트라인에 메인셀과 레퍼런스 셀의 데이터가 충분히 전달되었을 때, SEN는 하이로 SEP는 로우로 동시에 활성화시켜서 센싱동작을 개시한다.
다음에 상기와 같은 구성을 갖는 불휘발성 강유전체 메모리 장치에 적용한 본 발명 제 1 실시예에 따른 구동방법에 대하여 설명한다.
도 9a는 도 4의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 1 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도이고, 도 9b는 도 4의 불휘발성 강유전체 메모리 장치에 적용시킨 본 발명 제 1 실시예에 따른 리드 모드(Read mode)의 동작을 나타낸 타이밍도이다.
라이트/리드 동작을 위한 한 사이클(1 Cycle)은 액티브 구간과 프리차아지 구간으로 이루어진다.
다시말해서, 한 사이클은 칩 인에이블 신호(CSBpad)가 로우 레벨로 천이되면서 액티브 구간이 시작된 후 프리차아지 구간을 거쳐 완료된다.
본 발명의 제 1 실시예는 한 사이클 동안 워드라인(W/L)을 두 번 하이레벨로 활성화시키고 플레이트 라인(P/L)은 한번 하이레벨로 활성화시키며, 워드라인의 첫 번째 하이 레벨이 "OFF"된 후(비활성화된 후)에 센싱앰프를 활성화시켜서 메모리 셀의 리드와 라이트 동작을 수행하는 것에 관한 것이다.
이때 플레이트 라인의 하이레벨은 첫 번째 워드라인의 하이레벨과는 완전히 겹치고, 두 번째 워드라인 하이레벨과는 앞쪽구간에서만 일부 겹치게 한다.
상기와 같은 구동에서 두 번째 워드라인의 하이레벨과 플레이트 라인의 하이레벨에서 둘다 하이 레벨로 겹치는 구간에서는 로직'0'이 라이트되고, 두 번째 워드라인이 하이레벨이고 플레이트라인이 로우레벨인 구간에서는 로직'1'이 리스토어(Restore) 혹은 라이트(Write)된다.
먼저, 도 9a와 도 9b의 파형도를 보면 라이트와 리드 모드의 동작 파형이 동일함을 알 수 있다.
하지만, 도 9a는 라이트 인에이블 신호(WEBpad)에 의해 라이트 동작을 할 때에는 외부의 데이터가 데이터 입력 패드(Data input pad:Din pad)를 통해 비트라인에 강제적으로 입력되는 경우이고, 도 9b는 센싱앰프의 증폭 데이터가 외부 데이터 입/출력 패드(Din/out pad)에 전달되는 경우이다.
이하 도 9a와 도 9b에 도시된 파형도를 참조하여 본 발명 제 1 실시예에 따른 라이트/리드 동작에 대하여 자세히 설명한다.
본 발명의 제 1 실시예는 상기에서 워드라인이 두 번의 하이 레벨로 활성화될 때, 플레이트 라인을 한번의 하이 레벨을 갖도록 하는 것이다.
먼저, 도 9a와 도 9b에 도시한 바와 같이 A구간동안 외부에서 칩 인에이블 신호(CSBpad)를 하이(High)레벨에서 로우(Low)레벨로 천이 시켜서 칩의 액티브 구간이 시작되도록 하고, 동시에 라이트 인에이블 신호(WEBpad)가 로우레벨을 나타내게한다.
이때 레퍼런스 워드라인(REF_W/L)과 레퍼런스 플레이트 라인(REF_P/L)은 로우 레벨을 유지한다.
이어, 어드레스 디코딩이 시작되면 B구간동안 해당 워드라인(W/L), 플레이트라인(P/L), 레퍼런스 워드라인(REF_W/L), 레퍼런스 플레이트 라인(REF_P/L)이 하이 레벨로 활성화되면서 메인 셀의 데이터와 레퍼런스 셀의 데이터가 각각의 비트라인에 전달 된다.
참고로 상기 메인 셀의 데이터와 레퍼런스 셀의 데이터가 전달되는 비트라인은 동일 비트라인이 아니다.
즉, 전술한 바와 같이 서브 셀 어레이들중 센싱앰프를 중심으로 상부쪽 서브셀 어레이내 메인 셀은 하부쪽 서브 셀 어레이내의 레퍼런스 셀과 함께 동작(하부쪽 서브 셀 어레이내 메인 셀은 상부쪽 서브 셀 어레이내 레퍼런스 셀과 함께 동작)하기 때문에 메인 셀의 데이터는 상부쪽 서브 셀 어레이내 비트라인에 전달되고, 레퍼런스 셀의 데이터는 하부쪽 서브 셀 어레이내의 비트라인에 전달된다.
이와 같이 상기 메인 셀 및 레퍼런스 셀의 데이터가 각각의 해당 비트라인에 전달되고, 상기 메인 셀과 레퍼런스 셀의 데이터가 충분히 비트라인에 전달되었으면, B구간의 끝에서 워드라인(W/L)과 레퍼런스 워드라인(REF_W/L)을 로우 레벨로 천이시켜서 비트라인(B/L)과 셀을 분리한다.
따라서 메인 셀과 레퍼런스 셀의 커패시터(강유전체 커패시터) 사이즈 차이에 의한 비트라인 로딩(B/L loading)을 제거할 수 있다.
이러한 비트라인의 로딩 제거는 센싱앰프의 센싱 마진(Sensing Margin)을 향상시키게 된다.
도면에서와 같이 워드라인(W/L) 및 레퍼런스 워드라인(REF_W/L)을 C구간동안 로우 레벨로 천이시키고, 센싱앰프(S/A)의 활성화 신호인 SEN를 D구간에서 하이 레벨로 활성화시킴으로써 B/L의 데이터를 증폭한다.
그리고 플레이트 라인(P/L)은 B구간에서 F구간(워드라인이 첫 번째 하이레벨을 나타낼 때부터 두 번째 하이레벨을 나타내고 있는 구간 중(中)) 동안 하이 레벨을 유지시키다가 로우 레벨로 천이한다.
그리고, 레퍼런스 플레이트 라인(REF_P/L)은 플레이트 라인(P/L)과 동일한 파형으로 동작한다.
결국 워드라인(W/L)의 첫 번째 펄스 및 레퍼런스 워드라인(REF_W/L)이 하이 레벨에서 로우 레벨로 천이하는 시점에, 플레이트 라인(P/L)과 레퍼런스 플레이트 라인(REF_P/L)은 이와 동시에 천이되지 않는다. 따라서, 동시에 천이될 경우에 발생할 수 있는 간섭 노이즈를 미연에 방지할 수 있다.
이후에 센싱앰프(S/A)의 증폭 작용이 안정된 궤도에 진입하면 칼럼 선택부의 칼럼선택 신호(C/S)를 E구간동안 하이 레벨로 활성화시켜 비트라인(B/L)의 데이터를 데이터버스의 데이터와 교환한다. 즉, 데이터 버스의 데이터가 강제적으로 비트라인에 전달된다.
그리고 칩인에이블 신호가 로우 레벨로 천이되는 시점에서 워드라인이 두 번의 하이레벨로 활성화되는 구간(A~G)동안 비트라인 이퀄라이즈와 레퍼런스 비트라인 이퀄라이즈 신호(EQ,REF_EQ)를 로우 레벨로 천이시킨다.
그리고 프리차아지 구간의 F,G 구간동안 두 번째 워드라인이 하이 레벨로 천이될 경우 센싱앰프가 계속 활성화되어 있으므로 B/L은 계속해서 증폭된 데이터나 다시 프로그램된 데이터를 계속 유지하게 된다.
따라서 B구간동안 파괴되었던 메인 셀의 로직 "1"의 데이터를 G구간동안에 리스토어(Restore) 하거나 라이트(Write) 할 수가 있게 된다.
또한 워드라인(W/L)과 플레이트 라인(P/L)이 모두 하이 레벨인 F구간동안에 B구간동안 파괴되었던 메인 셀의 로직 "0"의 데이터가 라이트된다.
그리고 H구간 동안에 비트라인과 레퍼런스 셀의 스토리지 노드를 그라운드 레벨로 초기화 시키고, 다음 사이클이 시작 되도록 대기한다.
그리고 도 9b에 도시된 리드 모드는 라이트 모드와 그 파형이 동일한데, 단지 차이가 있다면 상술한 바와 같이 라이트 모드는 외부 데이터가 데이터 입력 패드(Din Pad)를 통해 비트라인에 강제적으로 전달되는 것이고, 리드 모드는 센싱앰프의 증폭 데이터가 외부 데이터 입/출력 패드(Din/out Pad)에 전달되는 것(즉, 비트라인에 전달된 센싱앰프의 증폭 데이터가 데이터 버스에 전달되는 것)이다.
그리고 라이트 모드일 때는 라이트 인에이블신호(WEBpad)가 액티브 구간동안에는 로우레벨이고 프리차아지 구간동안에는 하이레벨인데, 리드 모드일 때는 라이트 인에이블 신호(WEBpad)가 액티브구간 동안에는 하이레벨이고 프리차아지구간 동안에는 로우레벨을 나타낸다.
다음에 본 발명 제 2 실시예에 따른 불휘발성 강유전체 메모리 장치의 구동방법에 대하여 설명한다.
도 10a는 본 발명 제 2 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도이고, 도 10b는 본 발명 제 2 실시예에 따른 리드(Read mode)의 동작을 나타낸 타이밍도이다.
본 발명 제 2 실시예의 구동방법은 도 10a, 도 10b에 도시하였는데, 이것은 제 1 실시예의 구동방법과 거의 동일하다.
이하, 차이가 있는 부분에 대하여 설명한다.
본 발명 제 2 실시예는 한 사이클동안 워드라인과 플레이트라인이 두 번의 하이레벨로 활성화되는 것에 특징이 있는 것이다.
특히, 첫 번째 플레이트라인은 첫 번째 워드라인이 하이레벨인 구간동안 하이레벨을 나타내고, 두 번째 플레이트라인은 두 번째 워드라인이 하이레벨인 앞쪽구간에서만 일부 겹치도록 하이레벨을 나타낸다.
두 번째 워드라인과 두 번째 플레이트라인의 관계에서 둘다 하이레벨로 겹치는 구간에서는 로직 '0'이 라이트되고, 두 번째 워드라인이 하이레벨이고 두 번째 플레이트라인이 로우레벨인 구간에서는 로직'1'이 리스토어 혹은 라이트된다.
그리고 본 발명 제 2 실시예의 동작에서 레퍼런스 플레이트라인(REF_P/L)은 첫 번째 플레이트라인(P/L)이 하이레벨을 나타낼 때만 하이레벨을 나타낸다.
상기에 언급한 바와 같이 상기에 설명한 것 외의 본 발명 제 2 실시예에 따른 동작은 본 발명 제 1 실시예의 동작과 동일하다.
다음에 본 발명 제 3 실시예에 따른 불휘발성 강유전체 메모리 장치의 구동방법에 대하여 설명한다.
도 11a는 본 발명 제 3 실시예에 따른 라이트 모드(Write mode)의 동작을 나타낸 타이밍도이고, 도 11b는 본 발명 제 3 실시예에 따른 리드(Read mode)의 동작을 나타낸 타이밍도이다.
본 발명 제 1 실시예의 구동방법은 도 11a와 도 11b에 도시하였는데, 이것은 제 2 실시예의 구동방법과 거의 동일하다.
이하, 차이가 있는 부분에 대하여 설명한다.
본 발명 제 3 실시예는 한 사이클 동안 워드라인을 두 번 하이레벨로 활성화시키고 플레이트 라인도 두 번 하이레벨로 활성화시키는 것인데, 이때 두 번째 플레이트라인의 하이레벨은 두 번째 워드라인이 하이레벨을 나타내는 뒤쪽구간에서만일부 겹치게 형성한다.
이에 따라서 두 번째 워드라인이 하이레벨이고 두 번째 플레이트라인이 로우레벨인 구간에서는 로직'1'이 리스토어 혹은 라이트되고, 두 번째 워드라인과 두 번째 플레이트라인이 둘다 하이레벨을 나타내는 구간에서는 로직'0'이 라이트된다.
상기와 같은 본 발명 불휘발성 강유전체 메모리 장치의 구동방법은 다음과 같은 효과가 있다.
첫째, 한 동작 사이클 동안에 워드라인을 두 번으로 나누어 하이레벨로 활성화시킬 때, 첫 번째 워드라인의 레벨폭을 제한시켜 동작시킴으로써 셀에서 나오는 전하의 양을 제한할 수 있게 되어 위치에 크게 의존하지 않고 모든 셀 어레이에서 균일하게 데이터를 라이트하거나 리드할 수 있다.
둘째, 첫 번째 워드라인을 로우 레벨로 비활성화시킨 후에 센싱앰프를 하이 레벨로 활성화 시키므로 센싱앰프에서 바라본 메인 비트라인과 레퍼런스 비트라인의 RC 로딩(Loading) 조건을 같게 할 수 있어서 최소 센싱 전압을 대폭 낮출 수 있다. 이에 따라서 셀 사이즈를 줄일 수 있고 전체적으로 칩 사이즈를 줄일 수 있다.

Claims (14)

  1. 제 1 전압인가 라인(워드라인)과 비트라인 그리고 제 2 전압인가 라인의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터로 구성된 메인셀과 레퍼런스셀로 이루어진 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,
    한 사이클의 액티브 구간에서 워드라인과 레퍼런스 워드라인을 하이 레벨로 1차 활성화 시키는 단계,
    상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,
    상기 워드라인이 비활성화된 이후에 센싱앰프를 활성화 시키는 단계,
    상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화시키는 단계,
    상기 워드라인의 2차 활성화 구간과 적어도 한 시점에서 일치하도록 상기 제 2 전압인가 라인에 적어도 한번 이상의 하이레벨을 인가하는 단계,
    칩 인에이블 신호를 로우 레벨에서 하이 레벨로 천이 시켜서 프리차아지 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  2. 제 1 항에 있어서, 상기 센싱앰프가 활성화된 상태에서 칼럼 선택부를 활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  3. 제 1 항에 있어서, 상기 액티브 구간에서 상기 워드라인이 1차, 2차 활성화되어 있는 구간 동안 모든 비트라인 이퀄라이즈 신호(EQ, REF_EQ)를 비활성화 시키는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  4. 제 1 항에 있어서, 상기 액티브 구간은 칩 인에이블 신호가 로우 레벨로 천이되었을 때 시작됨을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  5. 제 1 항에 있어서, 상기 레퍼런스셀에 연결된 제 2 전압인가 라인인 레퍼런스 플레이트 라인은 상기 워드라인이 1차 활성화된 구간, 또는 상기 워드라인이 1차 활성화되어 2차 활성화되는 구간의 일부와 겹치도록 하이레벨로 활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  6. 제 1 항에 있어서, 상기 불휘발성 강유전체 메모리 장치가 라이트 모드일 경우에는 상기 액티브 구간동안 라이트 인에이블 신호가 로우 레벨을 나타내도록 하는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  7. 제 1 항에 있어서, 상기 불휘발성 강유전체 메모리 장치가 리드 모드일 경우에는 상기 액티브 구간동안 라이트 인에이블 신호가 하이 레벨을 나타내도록 하는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  8. 제 1 항에 있어서, 상기 레퍼런스셀에 연결된 제 1 전압인가 라인인 레퍼런스 워드라인은 상기 워드라인이 1차 활성화되었을 때만 활성화되는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  9. 복수개의 메인셀과 적어도 한 개의 레퍼런스 셀로 이루어진 복수개의 서브셀 어레이를 가지며, 그 중 임의의 서브 셀 어레이의 레퍼런스 셀은 이웃하는 서브셀 어레이의 메인셀과 함께 동작하고, 상기 각각의 셀은 비트라인 및 워드라인( 또는 레퍼런스 워드라인) 그리고 플레이트 라인(또는 레퍼런스 플레이트 라인)과의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터를 갖는 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,
    한 사이클 구간동안 상기 워드라인과 레퍼런스 워드라인과 플레이트 라인과 레퍼런스 플레이트 라인을 하이 레벨로 1차 활성화 시키는 단계,
    상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,
    칩 인에이블 신호를 하이 레벨로 천이 시켜서 프리차아지 시키는 단계,
    상기 워드라인이 비활성화 된 이후에 센싱앰프를 활성화시키는 단계,
    상기 센싱앰프가 활성화되어 있는 상태에서 상기 프리차아지 구간동안 상기 워드라인을 하이레벨로 2차 활성화 시키는 단계,
    상기 워드라인이 2차 활성화된 앞쪽의 일부구간 동안 겹치도록 상기 플레이트 라인을 활성화 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  10. 제 9 항에 있어서, 상기 불휘발성 강유전체 메모리 장치가 라이트 모드일 경우에는 상기 액티브 구간동안 라이트 인에이블 신호가 로우 레벨을 나타내도록 하는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  11. 제 9 항에 있어서, 상기 불휘발성 강유전체 메모리 장치가 리드 모드일 경우에는 상기 액티브 구간동안 라이트 인에이블 신호가 하이 레벨을 나타내도록 하는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  12. 제 9 항에 있어서, 상기 레퍼런스 플레이트 라인은 상기 워드라인이 1차 활성화되어 2차 활성화된 앞부분의 일부구간과 겹치는 구간까지 활성화 시키는 것을 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  13. 복수개의 메인셀과 적어도 한 개의 레퍼런스 셀로 이루어진 복수개의 서브셀 어레이를 가지며, 그 중 임의의 서브 셀 어레이의 레퍼런스 셀은 이웃하는 서브셀 어레이의 메인셀과 함께 동작하고, 상기 각각의 셀은 비트라인 및 워드라인( 또는 레퍼런스 워드라인) 그리고 플레이트 라인(또는 레퍼런스 플레이트 라인)과의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터를 갖는 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,
    한 사이클 구간동안 상기 워드라인과 레퍼런스 워드라인과 플레이트 라인과 레퍼런스 플레이트 라인을 하이 레벨로 1차 활성화 시키는 단계,
    상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,
    상기 워드라인이 비활성화 된 이후에 센싱앰프를 활성화 시키는 단계,
    플레이트 라인과 상기 레퍼런스 플레이트라인을 비활성화 시키는 단계,
    칩 인에이블 신호를 하이 레벨로 천이 시켜서 프리차아지 시키는 단계,
    한 사이클의 상기 프리차아지 구간동안 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화 시키는 단계,
    상기 워드라인이 2차 활성화된 앞쪽의 일부구간과 겹치도록 상기 플레이트 라인을 하이레벨로 2차 활성화 시키는 단계를 포함함을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
  14. 복수개의 메인셀과 적어도 한 개의 레퍼런스 셀로 이루어진 복수개의 서브셀 어레이를 가지며, 그 중 임의의 서브 셀 어레이의 레퍼런스 셀은 이웃하는 서브셀 어레이의 메인셀과 함께 동작하고, 상기 각각의 셀은 비트라인 및 워드라인( 또는 레퍼런스 워드라인) 그리고 플레이트 라인(또는 레퍼런스 플레이트 라인)과의 사이에 1개의 트랜지스터와 1개 이상의 강유전체 커패시터를 갖는 불휘발성 강유전체 메모리 장치의 구동방법에 있어서,
    한 사이클 구간동안 상기 워드라인과 레퍼런스 워드라인과 플레이트 라인과 레퍼런스 플레이트 라인을 하이 레벨로 1차 활성화 시키는 단계,
    상기 워드라인과 상기 레퍼런스 워드라인을 비활성화 시키는 단계,
    상기 워드라인이 비활성화 된 이후에 센싱앰프를 활성화시키는 단계,
    플레이트 라인과 상기 레퍼런스 플레이트라인을 비활성화와 시키는 단계,
    칩 인에이블 신호를 하이 레벨로 천이 시켜서 프리차아지 시키는 단계,
    한 사이클의 상기 프리차아지 구간동안 상기 센싱앰프가 활성화되어 있는 상태에서 상기 워드라인을 하이레벨로 2차 활성화 시키는 단계,
    상기 워드라인이 2차 활성화된 뒤쪽의 일부구간과 겹치도록 상기 플레이트 라인을 하이레벨로 2차 활성화 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 불휘발성 강유전체 메모리 장치의 구동방법.
KR10-2000-0068113A 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 구동방법 KR100379520B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0068113A KR100379520B1 (ko) 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 구동방법
US09/987,739 US6483738B2 (en) 2000-11-16 2001-11-15 Method for driving nonvolatile ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0068113A KR100379520B1 (ko) 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 구동방법

Publications (2)

Publication Number Publication Date
KR20020038063A true KR20020038063A (ko) 2002-05-23
KR100379520B1 KR100379520B1 (ko) 2003-04-10

Family

ID=19699405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0068113A KR100379520B1 (ko) 2000-11-16 2000-11-16 불휘발성 강유전체 메모리 장치의 구동방법

Country Status (2)

Country Link
US (1) US6483738B2 (ko)
KR (1) KR100379520B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1380033B1 (en) * 2002-01-11 2009-11-11 Texas Instruments Incorporated Spatial light modulator with charge-pump pixel cell
KR100448921B1 (ko) * 2002-05-21 2004-09-16 삼성전자주식회사 고속 강유전체 메모리 장치 및 그것의 기입 방법
KR100784865B1 (ko) * 2006-12-12 2007-12-14 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
US10083731B2 (en) * 2016-03-11 2018-09-25 Micron Technology, Inc Memory cell sensing with storage component isolation
US10586583B2 (en) 2018-03-08 2020-03-10 Cypress Semiconductor Corporation Ferroelectric random access memory sensing scheme
CN116935918A (zh) * 2022-03-31 2023-10-24 华为技术有限公司 一种铁电存储器的控制方法以及相关装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4873664A (en) 1987-02-12 1989-10-10 Ramtron Corporation Self restoring ferroelectric memory
US5432731A (en) 1993-03-08 1995-07-11 Motorola, Inc. Ferroelectric memory cell and method of sensing and writing the polarization state thereof
US5424975A (en) 1993-12-30 1995-06-13 Micron Technology, Inc. Reference circuit for a non-volatile ferroelectric memory
US5682344A (en) 1995-09-11 1997-10-28 Micron Technology, Inc. Destructive read protection using address blocking technique
US5638318A (en) 1995-09-11 1997-06-10 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
US5905672A (en) * 1997-03-27 1999-05-18 Micron Technology, Inc. Ferroelectric memory using ferroelectric reference cells
US5680344A (en) 1995-09-11 1997-10-21 Micron Technology, Inc. Circuit and method of operating a ferrolectric memory in a DRAM mode
US6091622A (en) * 1997-12-12 2000-07-18 Lg Semicon Co., Ltd. Nonvolatile ferroelectric memory device
JP3196829B2 (ja) * 1997-12-26 2001-08-06 日本電気株式会社 強誘電体メモリ装置
KR100303056B1 (ko) * 1998-11-07 2001-11-22 윤종용 온-칩테스트회로를구비한강유전체메모리장치
KR100335133B1 (ko) * 2000-01-28 2002-05-04 박종섭 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법

Also Published As

Publication number Publication date
US20020057590A1 (en) 2002-05-16
KR100379520B1 (ko) 2003-04-10
US6483738B2 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
JP5159693B2 (ja) 不揮発性強誘電体メモリ装置の駆動方法
KR100451762B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 구동방법
JP4531886B2 (ja) 強誘電体メモリ装置
US20080130390A1 (en) Semiconductor storage apparatus
KR100335133B1 (ko) 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법
US6341081B2 (en) Circuit for driving nonvolatile ferroelectric memory
US20030210584A1 (en) Column decoder configuration for a 1T/1C memory
JP4235786B2 (ja) 不揮発性強誘電体メモリ装置並びにそれを用いた不良セル検出方法
JP4008766B2 (ja) 強誘電体メモリ及びその駆動方法
US6934177B2 (en) Ferroelectric memory device and read control method thereof
KR100379520B1 (ko) 불휘발성 강유전체 메모리 장치의 구동방법
US6320783B1 (en) Nonvolatile ferroelectric memory device and circuit for driving the same
US6356476B1 (en) Sensing amplifier of nonvolatile ferroelectric memory device
US5969980A (en) Sense amplifier configuration for a 1T/1C ferroelectric memory
US6954370B2 (en) Nonvolatile ferroelectric memory device
US20050122765A1 (en) Reference cell configuration for a 1T/1C ferroelectric memory
US6791861B2 (en) Ferroelectric memory device and a method for driving the same
US6324090B1 (en) Nonvolatile ferroelectric memory device
KR100379519B1 (ko) 불휘발성 강유전체 메모리 장치의 레퍼런스 플레이트라인의 타이밍 발생회로 및 레퍼런스 셀의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee