KR20020037129A - 반도체 제조 공정용 테이프 접착구조 - Google Patents

반도체 제조 공정용 테이프 접착구조 Download PDF

Info

Publication number
KR20020037129A
KR20020037129A KR1020000067135A KR20000067135A KR20020037129A KR 20020037129 A KR20020037129 A KR 20020037129A KR 1020000067135 A KR1020000067135 A KR 1020000067135A KR 20000067135 A KR20000067135 A KR 20000067135A KR 20020037129 A KR20020037129 A KR 20020037129A
Authority
KR
South Korea
Prior art keywords
tape
semiconductor manufacturing
manufacturing process
wafer
silicon member
Prior art date
Application number
KR1020000067135A
Other languages
English (en)
Inventor
지기환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000067135A priority Critical patent/KR20020037129A/ko
Publication of KR20020037129A publication Critical patent/KR20020037129A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 제조 공정용 테이프 접착구조에 관한 것으로, 본 발명의 반도체 제조 공정용 테이프 접착구조는 반도체 제조 공정 중에 사용되는 테이블, 테이블의 작업면에 부착되는 테이프, 테이블의 테이프 부착면에 마련되어 테이프가 테이블에 대한 접착력이 약화될 수 있도록 하는 이형 실리콘 부재를 구비한 것으로, 이러한 본 발명에 따른 반도체 제조공정용 테이프 접착구조는 유닛 또는 테이블의 테이프가 부착되는 부분에 이형 실리콘 부재를 부착, 또는 증착, 또는 페인팅으로 설치하여 테이블 등의 설비 유닛에서 이후 테이프의 제거가 보다 용이하게 이루어지도록 함으로써 반도체 제조 공정의 진행 효율과 작업효율을 보다 향상시킬 수 있는 효과가 있다.

Description

반도체 제조 공정용 테이프 접착구조{Tape adhesion structure for a semiconductor manufacturing process}
본 발명은 반도체 제조공정용 테이프 접착구조에 관한 것으로, 더욱 상세하게는 반도체 제조 공정중 각 설비에 부착된 테이프가 보다 깨끗하게 잘 떨어질 수 있도록 한 반도체 제조 공정용 테이프 접착구조에 관한 것이다.
일반적으로 반도체 제조 공정은 웨이퍼 상에 확산공정, 사진공정, 식각공정 등의 과정을 수행하여 웨이퍼 상에 다수의 칩이 형성되도록 하는 것이다. 이러한 반도체 제조 공정과 제조 설비에서 각 유닛의 부착을 위하여 테이프를 사용하는 경우가 있다.
이 테이프를 사용하는 경우의 한 예로써, 웨이퍼에 형성된 각 칩의 정상 및 비정상 여부를 확인하여 선별하는 이디에스(EDS: Electrical Die Sorting) 공정을 거친 후 웨이퍼 뒷면을 연마하는 그라이딩 공정이 있는데, 이 그라인딩 공정 중 웨이퍼의 이면 연마시 발생한 파티클에 의하여 손상되는 것을 방지하기 위하여 웨이퍼 패턴 형성면에 테이프를 부착하는 라미네이트(laminator) 공정이 있다.
이러한 테이프 사용공정에서 테이프의 사용상태는 도 1에 도시된 바와 같이, 테이블(10)(공정에 따라 설비, 장치 등이 적용될 수 있다.)에 접착제(11a)가 도포된 테이프(11)를 단순 부착시킨 상태가 제공된다.
이러한 테이프(11) 부착상태는 이후 테이프(11) 제거과정에서 테이프(11)의 접착력으로 인해 테이프(11)가 접착된 테이블(10)로부터 제대로 떨어지지 않거나, 또는 일부만 떨어지는 경우, 또는 테이프(11)의 접착제(11a)가 일부 남게 되는 경우가 발생하는 문제점이 있다.
특히 라미네이트 공정 중 웨이퍼의 패턴면에 테이프(11)를 부착할 때 테이프(11)의 커팅 부분이 테이블(10)에 일부 달라붙어 떨어지지 않아 다음 공정으로 웨이퍼를 진행시키기 전에 공정 에러가 발생하게 되는 문제점 또한 발생한다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 반도체 제조공정 중 사용되는 테이프가 접착부분으로부터 보다 깨끗하게 잘 떨어질 수 있도록 유닛의 웨이퍼 부착면에 이형 실리콘 고무를 설치한 반도체 제조공정용 테이프 접착구조를 제공하기 위한 것이다.
도 1은 종래의 반도체 제조 공정용 테이프 접착구조를 도시한 단면도이다.
도 2는 본 발명에 따른 반도체 제조 공정용 테이프 접착구조를 도시한 단면도이다.
도 3은 본 발명에 따른 반도체 제조 공정용 테이프 접착구조에서 테이블에 이형 실리콘을 침전시킨 상태를 도시한 단면도이다.
도 4는 본 발명에 따른 반도체 제조 공정용 테이프 접착구조에서 테이블에 이형 실리콘을 부착시킨 상태를 도시한 단면도이다.
도 5는 본 발명에 따른 반도체 제조공정용 테이프 접착구조에서 테이블에 이형 실리콘을 페인팅 한 상태를 도시한 단면도이다.
**도면의 주요부분에 대한 부호의 설명*
100...테이블
110...테이프
200...이형 실리콘 부재
210...패드
전술한 목적을 달성하기 위한 본 발명에 따른 반도체 제조 공정용 테이프 접착구조는 반도체 제조 공정 중에 사용되는 테이블, 상기 테이블의 일면에 부착되는 테이프, 상기 테이블의 상기 테이프 부착면에 마련되어 상기 테이프가 상기 테이블에 대한 접착력이 약화될 수 있도록 하는 이형 실리콘 부재를 구비한다.
여기서 상기 이형 실리콘 부재는 고온으로 열처리되어 상기 테이블에 침전되어 마련된다.
그리고 다르게 상기 이형 실리콘 부재는 패드 형태로 마련되어 상기 테이블에 부착된다.
또 다르게 이형 실리콘 부재는 액체 형태로 마련되어 상기 테이블에 페인팅 된 것을 특징으로 한다.
이하에서는 본 발명에 따른 하나의 바람직한 실시예를 도면을 참조하여 보다 상세히 설명하기로 한다.
본 발명에서의 반도체 제조공정용 테이프 접착구조는 반도체 제조공정과 설비에서, 테이프가 부착되는 테이블 또는 유닛에 적용될 수 있는 것이다. 이하의 본 발명의 실시예는 라미네이트 설비에 적용된 실시상태를 한 예로 하여 설명한다.
본 발명에 따른 반도체 제조공정용 테이프 부착구조는 도 1에 도시된 바와 같이 알루미늄 또는 스테인리스 재질로 되어 있는 커팅 테이블(100)과 이 테이블(100)의 표면에 이형 실리콘 부재(200)가 설치된다.
그리고 이 이형 실리콘 부재(200)의 위로 접착을 위한 테이프(110)가 부착됨으로써 그 구조가 형성되는데. 테이프(110)의 부착은 테이블(100) 위에 웨이퍼(미도시)가 안착된 상태에서 접착제(110a)가 도포된 테이프(100)가 웨이퍼의 패턴 형성면 위로 부착됨으로써 이루어진다.
여기서 이형 실리콘 부재(200)는 표면장력이 작고, 퍼지기 쉽고, 금형에 세부에 이르기까지 얇은 유막을 만들기 때문에 테이블(100) 위에 설치하기가 비교적 용이하다.
그리고 이 이형 실리콘 부재(200)는 유기고분자와의 친화성이 작고, 우수한 이형성을 가지고 있으므로 이형효과의 반복성이 우수하기 때문에 부착된 테이프(110)의 접착제(110a)에 대한 접착력을 약화시켜 테이프(110)의 제거가 보다 용이하게 이루어질 수 있도록 한다.
또한, 내열성이 뛰어나고 화학적으로 불활성이고, 금형 작업시 찌꺼기를 남기지 않으며, 성형시 화학반응을 일으키기 않기 때문에 성형품을 손상시키지 않고 광택을 주며 생리 활성이 없어 안전하다.
이러한 이형 실리콘 부재의 부착은 여러 가지 방법으로 테이블(100)에 설치가 가능하다.
그 첫 번째 실시예로는 도 3에 도시된 바와 같이 본 발명의 이형 실리콘 부재(200)는 테이블(100) 위에 이형 실리콘을 열처리시켜 테이블(100)의 설치면에 침전시킴으로써 가능한데, 이때에는 이형 실리콘이 테이블(100)의 금속 공급으로 스며들어 함침된 상태로 설치된다.
그리고 다른 실시예로 도 4에 도시된 바와 같이 이형 실리콘 부재(200)를 이형 실리콘이 부착된 고무 또는 패드(210)로 구현할 수 있고, 또는 이형 실리콘과 일체로 패드를 구현하여 테이블에 부착시킴으로써 가능할 것이다.
그리고 또 다른 실시예로 도 5에 도시된 바와 같이 이형 실리콘 부재(200)의 구현은 액체상태로 된 이형 실리콘을 테이블(100)에 페인팅 함으로써도 가능할 것이다.
이러한 실시예들은 선택적인 것이며, 이외에 또 다른 실시상태로도 다양하게 이형 실리콘 부재(200)의 구현이 이루어질 수 있다.
이하에서는 이상과 같은 이형 실리콘 부재가 마련된 테이블에서의 작용상태에 대하여 설명하기로 한다.
여기서의 작용상태는 반도체 제조공정 중에서 라미네이트 공정을 한 예로 하여 설명한다.
이 라미네이트 공정은 웨이퍼에 형성된 각 칩의 정상 및 비정상 여부를 확인하여 선별하는 이디에스(EDS) 공정을 거친 후 웨이퍼 뒷면을 연마하는 그라인딩 공정 전에 이루어지는 것으로, 그라인딩 공정 중 웨이퍼의 이면의 연마시 발생한 파티클에 의하여 웨이퍼 패턴 형성면이 손상되는 것을 방지하기 위하여 웨이퍼 패턴 형성면에 테이프(110)를 부착시키는 공정이다.
이 라미네이트 공정에서, 웨이퍼를 테이블(100)에 올려놓은 후 웨이퍼의 패턴 형성면의 위로 테이프(110)가 부착된다. 이때 테이프(110)는 웨이퍼 주변의 테이블(100) 위로도 일부 부착되게 된다.
이후 부착된 테이프(110) 중의 웨이퍼에 부착된 부분과 테이블(100)에 부착된 부분사이를 절개하여 웨이퍼를 그라인딩 공정으로 이송하게 된다.
이때 테이블(100)에 부착된 잔여 테이프(110)들은 이형 실리콘 부재(200) 위에 부착된 상태이기 때문에 테이블(100) 면으로부터 쉽게 제거가 이루어지고, 또한 이들 테이프(110)를 절단할 때에도 부착된 테이프(110)가 깨끗하게 절개되기 때문에 절개된 테이프(110)가 테이블(100)에 달라붙게 되는 것을 방지할 수 있다.
전술한 바와 같은 본 발명에 따른 반도체 제조공정용 테이프 접착구조는 반도체 제조공정 중 테이프를 부착하여 사용하여야 하는 모든 유닛과 설비에 적용이 가능할 것이다. 특히 반복적으로 테이프를 부착시키는 설비의 경우 그 효용가치가 상당히 높을 것이다.
따라서 비록 이 이형 실리콘의 부착방법을 일부 변형한 다른 실시예가 제공된다고 하더라도 이러한 실시예들 또한 기본적으로 본 발명의 기술적 범주에 포함된다고 보아야 한다.
이상과 같은 본 발명에 따른 반도체 제조공정용 테이프 접착구조는 유닛 또는 테이블의 테이프가 부착되는 부분에 이형 실리콘 부재를 부착, 또는 증착, 또는 페인팅으로 설치하여 테이블 등의 설비 유닛에서 이후 테이프의 제거가 보다 용이하게 이루어지도록 함으로써 반도체 제조 공정의 진행 효율과 작업효율을 보다 향상시킬 수 있는 효과가 있다

Claims (4)

  1. 반도체 제조 공정 중에 사용되는 테이블,
    상기 테이블의 작업면에 부착되는 테이프,
    상기 테이블의 상기 테이프 부착면에 마련되어 상기 테이프가 상기 테이블에 대한 접착력이 약화될 수 있도록 하는 이형 실리콘 부재를 구비한 것을 특징으로 하는 반도체 제조공정용 테이프 접착구조.
  2. 제 1항에 있어서, 상기 이형 실리콘 부재는 고온으로 열처리되어 상기 테이블에 침전되어 마련된 것을 특징으로 하는 반도체 제조공정용 테이프 접착구조.
  3. 제 1항에 있어서, 상기 이형 실리콘 부재는 패드 형태로 마련되어 상기 테이블에 부착된 것을 특징으로 하는 반도체 제조공정용 테이프 접착구조.
  4. 제 1항에 있어서, 이형 실리콘 부재는 액체 형태로 마련되어 상기 테이블에 페인팅 된 것을 특징으로 하는 반도체 제조공정용 테이프 접착구조.
KR1020000067135A 2000-11-13 2000-11-13 반도체 제조 공정용 테이프 접착구조 KR20020037129A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000067135A KR20020037129A (ko) 2000-11-13 2000-11-13 반도체 제조 공정용 테이프 접착구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000067135A KR20020037129A (ko) 2000-11-13 2000-11-13 반도체 제조 공정용 테이프 접착구조

Publications (1)

Publication Number Publication Date
KR20020037129A true KR20020037129A (ko) 2002-05-18

Family

ID=19698612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000067135A KR20020037129A (ko) 2000-11-13 2000-11-13 반도체 제조 공정용 테이프 접착구조

Country Status (1)

Country Link
KR (1) KR20020037129A (ko)

Similar Documents

Publication Publication Date Title
US10950503B2 (en) Method of separating electronic devices having a back layer and apparatus
JP4511032B2 (ja) 半導体ウェハ加工テープ及び半導体ウェハ加工方法
EP2238618B1 (en) Method for reversibly mounting a device wafer to a carrier substrate
EP2398040B1 (en) Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
US4104099A (en) Method and apparatus for lapping or polishing materials
US4165584A (en) Apparatus for lapping or polishing materials
US6548327B2 (en) Low cost electroless plating process for single chips and wafer parts and products obtained thereof
KR102063559B1 (ko) 일시적 기재 지지체 및 지지체 분리를 위한 적층체, 방법, 및 재료
GB2219135A (en) Method and apparatus for removing circuit chips from wafer handling tape
TWI749111B (zh) 兩面黏著片及半導體裝置的製造方法
EP0856882A2 (en) Stand-off pad for supporting a wafer on a substrate support chuck and method of fabricating same
JP2004331743A (ja) 粘着シートおよびその使用方法
JP5050374B2 (ja) 半導体装置の製造方法
CN114613584A (zh) 一种软磁材料和软磁带材的刻蚀方法
KR20020037129A (ko) 반도체 제조 공정용 테이프 접착구조
US7084047B2 (en) Method for the production of individual monolithically integrated semiconductor circuits
JP2007180252A (ja) 半導体装置の製造方法
KR20070074398A (ko) 오염 물질 제거부를 포함하는 반도체 웨이퍼
CN104459212B (zh) 测试头模块
US6142853A (en) Method and apparatus for holding laser wafers during a fabrication process to minimize breakage
JP6142215B2 (ja) バックグラインドテープ
JP7470409B2 (ja) ウェーハ加工用積層体、それを用いた薄型ウェーハの製造方法及び薄型ウェーハ個片化の製造方法
JP2001345338A (ja) 金属電極パターン形成方法および金属膜剥離除去用接着シート
CN117810315A (zh) 发光二极管芯片的制作方法
JP5975669B2 (ja) 半導体ウェーハ用治具及び半導体ウェーハの取り扱い方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination