KR20020035095A - Ｄｃ 기준 전압을 위한 스퓨리어스 주파수 감쇠를 위한 장치 - Google Patents

Ｄｃ 기준 전압을 위한 스퓨리어스 주파수 감쇠를 위한 장치 Download PDF

Info

Publication number
KR20020035095A
KR20020035095A KR1020027000285A KR20027000285A KR20020035095A KR 20020035095 A KR20020035095 A KR 20020035095A KR 1020027000285 A KR1020027000285 A KR 1020027000285A KR 20027000285 A KR20027000285 A KR 20027000285A KR 20020035095 A KR20020035095 A KR 20020035095A
Authority
KR
South Korea
Prior art keywords
capacitor
branch
analog
television
luminance
Prior art date
Application number
KR1020027000285A
Other languages
English (en)
Inventor
제랄드 아돌프 콜맨
로더릭 앙드레 와츠
Original Assignee
데니스 에이치. 얼백
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 에이치. 얼백, 톰슨 라이센싱 소시에떼 아노님 filed Critical 데니스 에이치. 얼백
Publication of KR20020035095A publication Critical patent/KR20020035095A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H04N21/42638—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Television Receiver Circuits (AREA)
  • Filters And Equalizers (AREA)

Abstract

특히 아날로그 신호 상에서 코우밍(combing), PIP, OSD, 크로마 및 휘도 디코딩, 디지털화, 및 다른 기능을 수행하는 텔레비전 신호 디코딩 집적 회로(IC)를 포함하는 텔레비전 장치에서, 자동 이득 제어(AGC) 회로는 휘도 DC 복원 회로에서의 텔레비전 신호 디코딩 IC에 연결된다. AGC 회로는 불필요한 잡음 및 진동을 필터링 아웃함으로써 향상된 NTSC 신호 화상을 제공한다.

Description

ＤＣ 기준 전압을 위한 스퓨리어스 주파수 감쇠를 위한 장치{SPURIOUS FREQUENCIES ATTENUATION FOR A DC REFERENCE VOLTAGE}
텔레비전 및 다른 유사한 디바이스는, 현재 아날로그 및 디지털 오디오 및 비디오 신호 또는 송신 신호를 수신하고 디코딩하고 처리할 수 있어야 한다. 디지털 텔레비전 신호 및 이와 관련된 처리와, 아날로그 텔레비전 신호 처리에 의해 야기되는 기존의 텔레비전의 복잡성 때문에, 상기 텔레비전의 많은 성능 및 기능은 특수한 디지털 집적 회로(IC)에 의해 수행된다. 유리하게도, 본래 수신된 텔레비전 신호가 아날로그 또는 디지털인지에 상관없이 텔레비전 신호를 디지털 영역으로 조작/처리하는 것이 또한 바람직하다.
텔레비전에 사용된 여러 가지 유형의 IC 중에서, 디코더 및디지타이저(digitizer)는 디지털 및 아날로그 텔레비전 신호의 처리에 도움을 준다. 아날로그 텔레비전 신호를 처리하기 위해 텔레비전에 사용되는 IC의 한가지 유형은 비디오 디코더이다. 아날로그 텔레비전 신호의 처리 후에, 비디오 디코더 IC는 일반적으로 추가 처리를 위해 구성 요소 신호를 디지털화한다. 그러나, 아날로그 신호의 처리 동안, 휘도 신호 DC 복원(restoration)을 제공할 필요가 있다.
일례로, 인터실 코포레이션(Intersil Corporation)사가 제작한 HMP8117 비디오 디코더는 비디오 디코더의 하나의 유형인데, 상기 비디오 디코더는, 인입하는(incoming) 아날로그 NTSC 또는 PAL 텔레비전 신호를 수용하고, 아날로그 텔레비전 신호를 처리하고, 그 신호를 디지털화하고, 그 다음에 디지털 신호를 처리/조작한다. 특히, HMP 8117은 기저대역 합성 또는 S-비디오 NTSC 및 PAL 신호를 디코딩하도록 설계된다. 다른 기능도 또한 지원된다.
HMP8117 비디오 디코더에서, 아날로그 신호 처리는 휘도 신호의 복원(휘도 신호 복원)을 포함한다. 휘도 신호 복원은 텔레비전 신호 처리에 필요한 단계이다. HMP8117에서, 휘도 회로의 동기 팁(sync tip)을 오프셋(offset)하기 위한 전압을 내부 A/D 변환기의 더 낮은 기준으로 제공하기 위해, 휘도 제어 단자, 즉 핀(LCAP)이 설치된다. HMP8117의 제조자에 의해, 일정한 값의 단일 저장 커패시터를 LCAP 핀에 결합시키도록 권고된다. 그러한 것은 아날로그 신호용 비디오 디코더를 대표한다.
그러나, 휘도 회로용 단일 저장 커패시터가, 인입하는 본래 텔레비전 신호가 아날로그일 때 우수한 화상을 제공하지 않는 것이 결정되었다. 이는, 아날로그 신호 때문에 휘도 디코딩에 나타나는 잡음 및 진동(oscillation)때문이다.
본 출원은, 1999년 7월 16일에 출원된 미국 가특허 출원 번호(제 60/144,426호)의 이익을 청구한다.
본 발명은, 수신된 아날로그 오디오 및 비디오 신호 또는 송신 신호(transmissions)를 디코딩하기 위한 텔레비전의 디코더에 관한 것으로, 더 구체적으로, 수신된 아날로그 오디오 및 비디오 신호 또는 송신 신호를 디코딩하기 위한 텔레비전의 디코더용 자동 이득 제어 회로에 관한 것이다.
도 1은 본 발명이 이용되는 예시적인 시스템의 블록도.
도 2는 본 발명의 원리에 병합하는 도 1의 시스템에 사용된 예시적인 텔레비전 장치 회로를 도시한 도면.
도 3은 도 2의 텔레비전 장치 회로에 사용된 예시적인 자동 이득 제어 회로를 도시한 도면.
본 발명은, 아날로그 텔레비전 신호 비디오 디코더에서의 휘도 신호 복원을 위한 자동 이득 제어 네트워크 또는 회로를 포함한다. 비디오 디코더는, 아날로그 비디오 텔레비전 신호 또는 송신 신호를 수신하는 집적 회로(IC)인 것이 바람직하다.
하나의 형태로, 본 발명은 텔레비전 장치를 포함하는데, 상기 장치는, 아날로그 텔레비전 신호를 수신하도록 적응되는 처리 회로와, 상기 처리 회로에 연결되고 상기 아날로그 텔레비전 신호를 처리하도록 적응되며, 휘도 신호 복원을 제공하도록 적응되고 상기 휘도 신호 복원에 도움을 주도록 적응된 휘도 전압 오프셋 기준 단자로 구성되는, 비디오 디코더와, 상기 휘도 전압 오프셋 단자에 연결되는 자동 이득 제어 네트워크를 포함한다.
다른 형태로, 본 발명은 텔레비전 장치에서 휘도 복원 회로용 자동 이득 제어 네트워크를 포함하며, 여기서 텔레비전은 아날로그 텔레비전 신호를 수신하도록 적응되고, 아날로그 텔레비전 신호를 위한 처리 회로 및 비디오 디코더를 포함하며, 상기 비디오 디코더는 휘도 복원 회로와 통신하는 휘도 복원 단자를 구비한다. 휘도 복원 회로용 자동 이득 제어 네트워크는 제 1 회로 분기, 제 2 회로 분기, 및 제 3 회로 분기를 포함한다. 제 1 분기, 제 2 분기, 및 제 3 분기는 병렬로 위치한다.
또 다른 형태로, 본 발명은 텔레비전 장치용 자동 이득 제어 네트워크를 포함하는데, 여기서 텔레비전 장치는 아날로그 텔레비전 신호를 수신하도록 적응되고, 휘도 신호 복원 성능 및 휘도 전압 오프셋 단자를 갖는 신호 디코딩 집적 회로를 구비한다. 자동 이득 제어 네트워크는, 제 1 주파수를 감쇠시키도록 구성되는 제 1 회로 분기와, 제 2 주파수를 감쇠시키도록 구성되는 제 2 회로 분기와, 제 3 주파수를 감쇠시키도록 구성되는 제 3 회로 분기를 포함한다.
본 발명의 이후의 설명에 대해 첨부 도면과 관련하여 참조되어야 한다.
대응하는 참조 번호는 몇몇 도면 도처에서 대응하는 부분을 나타낸다.
도 1을 참조하면, 일반적으로 10으로 표시되고, 본 발명을 이용할 수 있는 시스템의 블록도를 도시한다. 처음에, 도 1에 도시된 시스템(10)이, 본 발명의 원리를 이용할 수 있는 많은 시스템을 단지 예시하고 및/또는 대표한다는 것을 알아야 한다.
이 시스템(10)은, 모니터 또는 다른 유사한 디스플레이 디바이스를 포함할 수 있거나 포함할 수 없는 텔레비전 장치(집합적으로 "텔레비전 장치")를 포함하는데, 상기 텔레비전 장치는 일반적으로 12로 표시된다. 텔레비전 장치(12)는, 링크 즉 라인(20)을 통해 수신된 바와 같이 직접 방송 위성(DBS: Direct Broadcast Satellite)으로부터의 디지털로 변조된 아날로그 오디오 및 비디오 텔레비전 신호 또는 송신 신호("디지털 텔레비전 신호")를 디코딩하고 처리하기 위해 적절한 회로, 소프트웨어, 및/또는 다른 구성 요소를 통해 적응된다. 그러한 신호는 QPSK(Quadrature Phase Shift Keying: 직교 위상 편이 변조) 포맷을 사용하여 디지털로 변조될 수 있다. ATSC DTV와 같은 텔레비전 장치(12)는, 링크 즉 라인(16)을 통해 수신되는 지상 디지털 텔레비전(DTV: Digital Television) 안테나(14)로부터의 디지털 텔레비전 신호를 디코딩하고 처리하기 위해 적절한 회로, 소프트웨어, 및/또는 다른 구성 요소를 통해 또한 적응된다. 그러한 신호는 VSB(Vestigal SideBand: 잔류 측파대)를 사용하여 디지털로 변조될 수 있다.
텔레비전 장치(12)는, 링크 즉 라인(24)을 통해 수신되는 지상 아날로그 안테나(22)로부터의 아날로그 오디오 및 비디오 텔레비전 신호("아날로그 텔레비전 신호"), 뿐 아니라 링크 즉 라인(28)을 통해 CATV 시스템(26)으로부터의 아날로그 텔레비전 신호를 처리하기 위해 적절한 회로, 소프트웨어, 및/또는 다른 구성 요소를 통해 또한 적응된다. 일반적으로, 그러한 처리는 적절한 회로, 소프트웨어, 및/또는 다른 구성 요소를 통해 비디오 및/또는 오디오 신호를 디지털화하는 단계를 포함한다. 또한, CATV 시스템(26)으로부터의 디지털 텔레비전 신호는 전술한 바와 같이 디코딩되고 처리된다. 텔레비전 장치(12)가, 도시된 소스 이외의 소스로부터의 아날로그 및/또는 디지털 텔레비전 신호를 수신하고 처리하도록 적응된다는 것을 알아야 한다.
전술한 예로서, 텔레비전 장치(12)는 인디아나주, 인디아나폴리스에 위치한 톰슨 컨슈머 일렉트로닉스사가 제작한 모델 DTC 100일 수 있다. 임의의 형태로, 일반적으로 텔레비전 장치(12)는, 디스플레이와, 통합형(integral) 제어 시스템과, 사용자 인터페이스 및 온-스크린 디스플레이(OSD: On-Screen Display) 기능성을 지원/제공하기 위해 적절한 회로, 소프트웨어, 및 다른 구성 요소를 포함한다. 텔레비전 장치(12)가, 다른 형태를 취할 수 있고, 적절한 회로, 소프트웨어, 및/또는 다른 구성 요소를 통해 도시되고 및/또는 논의된 기능성 이외의 기능성, 및/또는 추가 성능을 가질 수 있음을 알아야 한다.
도 2를 참조하면, DTC 100 텔레비전 장치(12)의 여러 구성 요소 중 적어도 몇몇 구성 요소에 대한 블록도를 도시한다. DTC 100 텔레비전 장치(12)는, 디지털 텔레비전 신호 및 아날로그 텔레비전 신호를 수신하고 처리하기 위해 적절한 회로, 소프트웨어, 및/또는 다른 구성 요소를 통해 적응된다. 도 2에 도시된 여러 가지 블록 및 상호 연결부(interconnections)는 아날로그 및 디지털 텔레비전 신호를 이용할 수 있는 텔레비전의 예시이다. 따라서, 상호 연결부 및 구성 요소에서의 변형은 변경될 수 있다.
텔레비전 장치(12)는 DSS 튜너/IF 변환기(30)를 포함하는데, 상기 DSS 튜너/IF 변환기(30)는, 라인(20)을 통해 디지털 텔레비전 신호(오디오, 비디오, 및 VBI/다른 신호)를 수신하도록 적응되고, 디지털 텔레비전 신호의 다양한 채널로 튜닝시키고, 디지털 텔레비전 신호를 중간 주파수(IF)로 변환하고, IF 디지털 텔레비전 신호(여기서 QPSK로 변조된 것으로 나타남)를 DSS 링크(32)로 송신한다. DSS 링크(32)는 IF 디지털 텔레비전 신호를 복조하고, 그 결과로서 생기는(resulting) 디지털 텔레비전 신호를 링크 멀티플렉서(MUX)(34)로 송출(forwards)한다. 링크 MUX(34)는 디지털 텔레비전 신호를 ARM 트랜스포트(transport)(36)로 선택적으로 송신한다. ARM 트랜스포트(36)는 디지털 오디오 신호를 추출(extracts)하고, 상기 디지털 오디오 신호는 MPEG/AC-3 오디오 디코더(38)로 송신된다. 오디오 디코더(38)는 디지털 오디오 신호를 디코딩하고, 디코딩된 디지털 오디오 신호를 디지털/아날로그(D/A) 변환기(44)로 송신한다. D/A 변환기(44)는 결과로서 생기는 아날로그 오디오 신호를 오디오 프로세서(46)로 송신하는데, 상기 오디오 프로세서(46)는 처리된 아날로그 오디오 신호를 오디오 앰프(48)로 송신하며, 상기 오디오 앰프(48)는 오디오 스피커에 연결된다.
ARM 트랜스포트(36)는 또한 디지털 비디오 신호를 추출하고, 상기 디지털 비디오 신호는 디코더(50)로 송신된다. 디코더(50)는 디지털 비디오 신호를 디코딩하기 위해 필요한 MPEG 회로 및/또는 소프트웨어를 제공한다. 디코딩된 디지털 비디오 신호는, 디스플레이로 송출되기 전에 추가 처리를 위한 아날로그 텔레비전 신호를 제공하기 위해 디지털/아날로그(D/A) 변환기 및 필터(52)로 송신된다.
텔레비전 장치(12)는 또한 고선명(HD)/NTSC 튜너/IF 변환기 및 분할기(40)를 포함하는데, 상기 고선명(HD)/NTSC 튜너/IF 변환기 및 분할기(40)는, 지상 디지털 안테나(14)로부터 링크(16)를 통해 HD 디지털 텔레비전 신호(오디오, 비디오, 및 VBI/다른 신호)를 수신하고, HD 디지털 텔레비전 신호의 다양한 채널로 튜닝하고,HD 디지털 텔레비전 신호를 중간 주파수(IF)로 변환하고, HD IF 디지털 텔레비전 신호(여기서 VSB로 변조된 것으로 나타남)를 HDTV 링크(42)로 송신한다. HDTV 링크(42)는 HD IF 디지털 텔레비전 신호를 복조하고, 그 결과로서 생기는 디지털 신호를 링크 멀티플렉서(MUX)(34)로 송출한다. 링크 MUX(34)는 상기 디지털 신호를 ARM 트랜스포트(36)로 선택적으로 송신한다. ARM 트랜스포트(36)는 디지털 오디오 신호를 추출하고, 상기 디지털 오디오 신호는 MPEG/AC-3 오디오 디코더(38)로 송신된다. 오디오 디코더(38)는 디지털 오디오 신호를 디코딩하고, 디코딩된 디지털 오디오 신호를 디지털/아날로그(D/A) 변환기(44)로 송신한다. D/A 변환기(44)는 그 결과로서 생기는 아날로그 오디오 신호를 오디오 프로세서(46)로 송신하고, 상기 오디오 프로세서(46)는 처리된 아날로그 오디오 신호를 오디오 앰프(48)로 송신하고, 상기 오디오 앰프(48)는 오디오 스피커에 연결된다.
ARM 트랜스포트(36)는 디지털 비디오 신호를 또한 추출하고, 상기 디지털 비디오 신호는 디코더(50)로 송신된다. 디코더(50)는 디지털 비디오 신호를 디코딩하기 위해 필요한 MPEG 회로 및/또는 소프트웨어를 제공한다. 디코딩된 디지털 비디오 신호는, 디스플레이로 송출되기 전에 추가 처리를 위한 아날로그 텔레비전 신호를 제공하기 위해 디지털/아날로그(D/A) 변환기 및 필터(52)로 송신된다.
고선명(HD)/NTSC 튜너/IF 변환기 및 분할기(40)는 디지털 케이블 소스(26)로부터 링크(28)를 통해 디지털 텔레비전 신호를 또한 수신하고, 지상 디지털 텔레비전 신호와 동일한 방식으로 상기 디지털 텔레비전 신호를 처리한다. 추가적으로, 고선명(HD)/NTSC 튜너/IF 변환기 및 분할기(40)는 PIP(Picture-In-Picture: 픽쳐-인-픽쳐) 성능을 제공한다.
고선명(HD)/NTSC 튜너/IF 변환기 및 분할기(40)는, 아날로그(NTSC) 텔레비전 신호를 지상 아날로그 안테나(22)로부터 링크(24)를 통해, 또한 아날로그 케이블 소스(26)로부터 링크(28)를 통해 또한 수신한다. 아날로그 텔레비전 신호는 튜너에 의해 텔레비전 신호의 채널로 튜닝되고, IF 아날로그 텔레비전 신호를 NTSC 비디오 스위칭 장치(switcher)(56)에 제공한다. NTSC 비디오 스위칭 장치(56)는 아날로그 텔레비전 신호를 최초 콤 필터(comb filter)/PIP 및 크로마(chroma) 디코더(58)에 제공하고, 그 후에 아날로그 텔레비전 신호는 디코더(50)로 송신되기 전에 NTSC YUV A/D 변환기(66)로 송신된다.
텔레비전 신호 디코딩 집적 회로(IC), 즉 칩(50)은, 코우밍(combing), 픽쳐-인-픽쳐(PIP), 크로마 디코딩 및 디지털화, MPEG 비디오 디코딩, NTSC 및 PAL 비디오 상향 변환(upconversion), OSD, 및 다른 기능을 수행한다. 그러한 디코딩 IC는, 특히 본 명세서에 참고용으로 병합된, 파일 번호 4643, 1999년 1월의 해리스 반도체 데이터 시트(Harris Semiconductor Data Sheet), 플로리다 팜 베이(Palm Bay)에 있는 인터실 코포레이션(공식적으로 플로리다 멜버른에 위치한 해리스 코포레이션의 해리스 반도체)이 제작한 HMP8117 비디오 디코더일 수 있다.
도 3을 추가로 참조하면, 디코딩 IC(50)는 단순화된 블록 형태로 도시된다. 디코딩 IC(50)는 인입하는 아날로그 텔레비전 신호에 대한 휘도 신호 DC 복원을 또한 수행한다. 특히, 디코딩 IC(50)용 데이터 시트는, 저장 커패시터가 휘도 신호 DC 복원을 제공하기 위해 LCAP(Luminance CAPacitor: 휘도 커패시터) 핀(76)에 부착되어야 한다는 것을 나타낸다. 커패시터의 값은 0.1㎌으로 지정되고, 상기 커패시터는 LCAP 핀(76)과 AGND(Analog GrouND: 아날로그 접지) 핀(미도시) 사이에 연결되어야 한다.
본 발명의 원리에 따라, 제조자가 제안한 LCAP 핀(76)에 연결되는 단일 저장 커패시터 대신에, 자동 이득 제어(AGC) 네트워크, 즉 회로(60)는 LCAP 핀(76) 및 접지에 연결된다. LCAP 전압은 동기 팁을 디코더(50)의 A/D 변환기(미도시)의 더 낮은 기준으로 오프셋한다. AGC 네트워크(60)는, 불필요한 잡음 및 진동을 필터링 아웃(filtering out)시킴으로써 단일 저장 커패시터를 통해 텔레비전 장치(12)의 결과로서 생기는 화상의 품질을 향상시킨다.
AGC 네트워크(60)는 노드(62) 및 공통 접지(64)를 구비하는 분기된 병렬 네트워크이다. 노드(62)와 접지(64) 사이에 위치한 제 1 레그(leg), 즉 분기(70)는, 잡음 및/또는 진동의 제 1 주파수를 필터링 아웃하기 위한 커패시터(C1)를 포함한다. 커패시터(C1)는 820㎊의 값을 가질 수 있다. 노드(62)와 접지(64) 사이에 위치하고 제 1 레그(70)와 병렬로 위치한 제 2 레그, 즉 분기(80)는 커패시터(C2)와 직렬로 있는 저항(R1)을 포함한다. 제 2 레그(80)는 잡음 및/또는 진동의 제 2 주파수를 필터링 아웃시킨다. 저항(R1)은 750Ω의 값을 가질 수 있는 한편, 커패시터(C2)는 6.8㎌의 값을 가질 수 있다. AGC(60)는, 노드(62)와 접지(64) 사이에 위치하고 제 1 및 제 2 레그(70 및 80)와 병렬로 있는 제 3 레그, 즉 분기(90)를 포함한다. 제 3 레그(90)는 잡음 및/또는 진동의 제 3 주파수를 필터링 아웃하고, 0.27㎌의 값을 가질 수 있다.
커패시터 및 저항값이, AGC 네트워크(60)의 원하는 필터링 특성에 따라 전술한 커패시터 및 저항값에서 벗어날 수 있음을 이해하여야 한다. 더욱이, 도 3에 도시된 분기된 네트워크(60) 이외의 네트워크가 사용될 수 있다.
본 발명이 바람직한 설계 및/또는 구성을 가지는 것으로 설명되었을 지라도, 본 발명은 이러한 개시의 사상 및 범주 내에서 추가로 변경될 수 있다. 그러므로, 본 출원은 일반적인 원리를 사용하여 본 발명의 임의의 변경, 사용, 또는 적응(adaptations)을 커버(cover)하고자 한다. 더욱이, 본 출원은, 본 발명이 속하고 첨부된 청구항의 한계 내에 포함되는 기술 분야에서 알려지거나 통상적인 실시 내에서 나타나는 바와 같이 본 개시로부터 그러한 발전(departures)을 커버하고자 한다.
상술한 바와 같이, 본 발명은, 수신된 아날로그 오디오 및 비디오 신호 또는 송신 신호를 디코딩하기 위한 텔레비전의 디코더에 관한 것으로, 더 구체적으로, 수신된 아날로그 오디오 및 비디오 신호 또는 송신 신호를 디코딩하기 위한 텔레비전의 디코더용 자동 이득 제어 회로 등에 이용된다.

Claims (16)

  1. 아날로그 텔레비전 신호를 수신하도록 적응되는 처리 회로와,
    상기 처리 회로에 연결되고, 상기 아날로그 텔레비전 신호를 처리하도록 적응되는 비디오 디코더로서, 상기 비디오 디코더는, 휘도 신호 복원(restoration)을 제공하도록 적응되고, 상기 휘도 신호 복원에 도움을 주도록 적응되는 휘도 전압 오프셋 기준 단자로 구성되는, 비디오 디코더와,
    상기 휘도 전압 오프셋 단자에 연결되는 자동 이득 제어 네트워크를
    포함하는, 텔레비전 장치.
  2. 제 1항에 있어서, 상기 자동 이득 제어 네트워크는 제 1, 제 2, 및 제 3 분기, 즉 병렬 회로를 포함하는, 텔레비전 장치.
  3. 제 2항에 있어서, 상기 제 1 분기는, 아날로그 접지와 상기 휘도 전압 오프셋 단자 사이에 연결된 제 1 커패시터를 포함하고, 상기 제 2 분기는 제 2 커패시터와 직렬로 연결된 제 1 저항을 포함하고, 상기 제 1 저항과 제 2 커패시터는 상기 아날로그 접지와 상기 휘도 전압 오프셋 단자 사이에 연결되며, 상기 제 3 분기는 상기 아날로그 접지와 상기 휘도 전압 오프셋 단자 사이에 연결된 제 3 커패시터를 포함하는, 텔레비전 장치.
  4. 제 3항에 있어서, 상기 제 1 커패시터는 대략 820㎊의 값을 가지고, 상기 제 2 커패시터는 대략 6.8㎌의 값을 가지고, 상기 제 3 커패시터는 대략 0.27㎌의 값을 가지고, 상기 제 1 저항은 대략 720Ω의 값을 갖는, 텔레비전 장치.
  5. 제 3항에 있어서, 상기 제 2 분기의 상기 제 1 저항은 상기 휘도 전압 오프셋 단자에 연결되고, 상기 제 2 커패시터는 상기 아날로그 접지에 연결되는, 텔레비전 장치.
  6. 제 3항에 있어서, 상기 제 1 분기, 제 2 분기, 및 제 3 분기의 각 구성 요소에 대한 값은 특정 주파수를 필터링하기 위해 선택되는, 텔레비전 장치.
  7. 아날로그 텔레비전 신호를 수신하도록 적응되고 상기 아날로그 텔레비전 신호를 위한 처리 회로 및 비디오 디코더를 갖는 텔레비전 장치에서, 상기 비디오 디코더는 휘도 복원 회로와 통신하는 휘도 복원 단자를 구비하는, 휘도 복원 회로용 자동 이득 제어 네트워크로서,
    제 1 회로 분기와,
    제 2 회로 분기와,
    제 3 회로 분기를
    포함하며,
    여기서 상기 제 1 분기, 상기 제 2 분기, 및 상기 제 3 분기는 병렬인, 휘도복원 회로용 자동 이득 제어 네트워크.
  8. 제 7항에 있어서, 상기 제 1 회로 분기는 제 1 커패시터를 포함하고, 상기 제 2 회로 분기는 제 2 커패시터와 직렬인 제 1 저항을 포함하고, 상기 제 3 회로 분기는 제 3 커패시터를 포함하는, 휘도 복원 회로용 자동 이득 제어 네트워크.
  9. 제 8항에 있어서, 상기 제 1 커패시터는 상기 휘도 복원 단자와 아날로그 접지 사이에 연결되고, 상기 제 1 저항은 상기 휘도 복원 단자와 상기 제 2 커패시터 사이에 연결되고, 상기 제 2 커패시터는 상기 제 1 저항과 상기 아날로그 접지 사이에 연결되며, 상기 제 3 커패시터는 상기 휘도 복원 단자와 상기 아날로그 접지 사이에 연결되는, 휘도 복원 회로용 자동 이득 제어 네트워크.
  10. 제 9항에 있어서, 상기 제 1 커패시터는 대략 820㎊의 값을 가지고, 상기 제 2 커패시터는 대략 6.8㎌의 값을 가지고, 상기 제 3 커패시터는 대략 0.27㎌의 값을 가지고, 상기 제 1 저항은 대략 720Ω의 값을 갖는, 휘도 복원 회로용 자동 이득 제어 네트워크.
  11. 제 9항에 있어서, 상기 제 1 분기, 상기 제 2 분기, 및 상기 제 3 분기의 각 구성 요소에 대한 값은 특정 주파수를 필터링하기 위해 선택되는, 휘도 복원 회로용 자동 이득 제어 네트워크.
  12. 아날로그 텔레비전 신호를 수신하도록 적응되는 텔레비전 장치에서, 상기 텔레비전 장치는 단일 디코딩 집적 회로를 구비하고, 상기 신호 디코딩 집적 회로는 휘도 신호 복원 성능 및 휘도 전압 오프셋 단자를 구비하는, 자동 이득 제어 네트워크로서,
    제 1 주파수를 감쇠시키도록 구성되는 제 1 회로 분기와,
    제 2 주파수를 감쇠시키도록 구성되는 제 2 회로 분기와,
    제 3 주파수를 감쇠시키도록 구성되는 제 3 회로 분기를
    포함하는, 자동 이득 제어 네트워크.
  13. 제 12항에 있어서, 상기 제 1 회로 분기, 상기 제 2회로 분기, 및 상기 제 3 회로 분기는 병렬인, 자동 이득 제어 네트워크.
  14. 제 13항에 있어서, 상기 제 1 회로 분기는 제 1 커패시터를 포함하고, 상기 제 2 회로 분기는 제 2 커패시터와 직렬인 제 1 저항을 포함하고, 상기 제 3 회로 분기는 제 3 커패시터를 포함하는, 자동 이득 제어 네트워크.
  15. 제 14항에 있어서, 상기 제 1 커패시터는 상기 휘도 전압 오프셋 단자와 아날로그 접지 사이에 연결되고, 상기 제 1 저항은 상기 휘도 전압 오프셋 단자와 상기 제 2 커패시터 사이에 연결되고, 상기 제 2 커패시터는 상기 제 1 저항과 상기아날로그 접지 사이에 연결되며, 상기 제 3 커패시터는 상기 휘도 전압 오프셋 단자와 상기 아날로그 접지 사이에 연결되는, 자동 이득 제어 네트워크.
  16. 제 15항에 있어서, 상기 제 1 커패시터는 대략 820㎊의 값을 가지고, 상기 제 2 커패시터는 대략 6.8㎌의 값을 가지고, 상기 제 3 커패시터는 대략 0.27㎌의 값을 가지고, 상기 제 1 저항은 대략 720Ω의 값을 갖는, 자동 이득 제어 네트워크.
KR1020027000285A 1999-07-16 2000-07-14 Ｄｃ 기준 전압을 위한 스퓨리어스 주파수 감쇠를 위한 장치 KR20020035095A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14442699P 1999-07-16 1999-07-16
US60/144,426 1999-07-16
PCT/US2000/019257 WO2001006769A1 (en) 1999-07-16 2000-07-14 Spurious frequencies attenuation for a dc reference voltage

Publications (1)

Publication Number Publication Date
KR20020035095A true KR20020035095A (ko) 2002-05-09

Family

ID=22508552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027000285A KR20020035095A (ko) 1999-07-16 2000-07-14 Ｄｃ 기준 전압을 위한 스퓨리어스 주파수 감쇠를 위한 장치

Country Status (6)

Country Link
EP (1) EP1197070A1 (ko)
JP (1) JP2003505944A (ko)
KR (1) KR20020035095A (ko)
CN (1) CN1361976A (ko)
AU (1) AU6214600A (ko)
WO (1) WO2001006769A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5531348A (en) * 1978-08-28 1980-03-05 Toshiba Corp Automatic frequency control circuit
US5036292A (en) * 1990-02-16 1991-07-30 Audio Research Corporation Decoupled electrolytic capacitor
JPH0897641A (ja) * 1994-09-27 1996-04-12 Fujitsu Ltd 高周波モジュール

Also Published As

Publication number Publication date
WO2001006769A1 (en) 2001-01-25
EP1197070A1 (en) 2002-04-17
JP2003505944A (ja) 2003-02-12
WO2001006769A9 (en) 2002-09-06
AU6214600A (en) 2001-02-05
CN1361976A (zh) 2002-07-31

Similar Documents

Publication Publication Date Title
US7477326B2 (en) HDTV chip with a single IF strip for handling analog and digital reception
JP2950503B2 (ja) Ｐｃモニタ兼用のマルチシステムテレビジョン受像機
US6847407B2 (en) Digital television receiver
JP2005218101A (ja) 放送受信機のチューナー運用方法及びその放送受信機
US20050259186A1 (en) Methods and apparatus for tuning signals
US7016435B2 (en) Broadcast receiver having automatic gain control function
US6563546B2 (en) High definition display unit and high definition display method
KR100211412B1 (ko) Fm 라디오를 포함하는 텔레비젼 수상기
KR19980703579A (ko) 다중-표준 신호 수상기
US7239358B1 (en) Television receiver for digital signals with offset tuning provisions
CN100385932C (zh) 中频信号处理装置和中频信号处理方法
US7599009B2 (en) Apparatus and method for processing analog and digital signals from multiple signal sources
KR20020035095A (ko) Ｄｃ 기준 전압을 위한 스퓨리어스 주파수 감쇠를 위한 장치
US7697074B2 (en) System and method for video processing demonstration
JP3501947B2 (ja) テレビジョン放送の受信装置
US7202910B1 (en) Signal processing apparatus
JP3296721B2 (ja) セットトップコンバータ
JPS60239188A (ja) テレビジヨン信号復調装置
JP4845311B2 (ja) チャンネル選択のためのチャンネル入力
KR20060010253A (ko) 디지털/아날로그 겸용 튜너
KR20030042139A (ko) 시청 제한 방법 및 그 장치
KR19990051700A (ko) Hdtv의 샤프니스 조정장치
KR20000044743A (ko) 디지털 텔레비젼에서의 외부 비디오 신호 레벨 균일화 장치
KR19990029455U (ko) 복합 방송 수신기 내자이스플레이 제어장치스크린 ㄷ
KR19990029456U (ko) 복합 방송 수신기 내장 티브이씨알의 비디오 신호처리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid