KR20020033463A - 전자 장치의 안전을 위한 회로 및 방법 - Google Patents

전자 장치의 안전을 위한 회로 및 방법 Download PDF

Info

Publication number
KR20020033463A
KR20020033463A KR1020027002726A KR20027002726A KR20020033463A KR 20020033463 A KR20020033463 A KR 20020033463A KR 1020027002726 A KR1020027002726 A KR 1020027002726A KR 20027002726 A KR20027002726 A KR 20027002726A KR 20020033463 A KR20020033463 A KR 20020033463A
Authority
KR
South Korea
Prior art keywords
value
electrical
electronic
result
electrical value
Prior art date
Application number
KR1020027002726A
Other languages
English (en)
Inventor
브뤼클마이어에릭-로저
팜헤르베르트
쿡스안드레아스
Original Assignee
마이클 골위저, 호레스트 쉐퍼
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 골위저, 호레스트 쉐퍼, 인피네온 테크놀로지스 아게 filed Critical 마이클 골위저, 호레스트 쉐퍼
Publication of KR20020033463A publication Critical patent/KR20020033463A/ko

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C9/00—Individual registration on entry or exit
    • G07C9/20—Individual registration on entry or exit involving the use of a pass
    • G07C9/215—Individual registration on entry or exit involving the use of a pass the system having a variable access-code, e.g. varied as a function of time
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1025—Identification of user by a PIN code
    • G07F7/1083—Counting of PIN attempts

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Storage Device Security (AREA)
  • Lock And Its Accessories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전기 장치, 예컨대 칩의 사용을 위한 액세스 시간은 권한 없는 액세스 시도마다 연장된다. 상기 액세스 시간은 2개의 플로팅 게이트 셀의 임계 전압을 조정하기 위한 시간에 의해 결정된다. 액세스 시도 전에, 하나의 셀의 임계 전압은 미리 주어진 출발값에 세팅되고 다른 셀의 임계 전압은 권한 없는 액세스마다 증가되는, 상기 출발값 보다 큰 값에 세팅된다.

Description

전자 장치의 안전을 위한 회로 및 방법{CIRCUIT AND METHOD FOR SAFEGUARDING ELECTRONIC DEVICES}
예컨대, 칩 카드와 같은 특정 형태의 전자 장치는 회로에 포함된 정보 또는 기억된 데이터에 대한 고도의 비밀 유지를 필요로 한다(예컨대, 암호 처리용 키). 이러한 안전 관련 정보는 외부 분석 및 조작으로부터 보호되어야 한다. 특히, 권한이 없는 자가 안전 관련 정보의 분석 또는 액세스가 가능해질 때까지, 반복해서 관련 전자 장치에 대한 권한 없는 액세스를 시도하여, 정보를 액세스하는 것은 피해져야 한다. 이것은 예컨대, 여러 번의 시도에 의해 PIN이 발견되는 경우일 수 있다. 따라서, 칩 또는 칩 카드의 안전은 일정한 수의 권한 없는 액세스 시도 후에 부가의 액세스 시도 및 그에 따라 일반적으로 권한을 가진 액세스도 중단되는 방식으로 이루어진다. 상기 안전 조치는 경우에 따라 예컨대 2번의 실수로 인한 잘못된 시도 후에는 액세스 권한을 가진 자도 더 이상 액세스를 할 수 없기 때문에, 너무 융통성이 없다. 터미널에 결함이 있는 경우에는, 액세스 권한이 터미널에 의해 잘못 검출될 수 있다.
본 발명은 전자 장치의 안전을 위한, 특히 칩 기능 인에이블(enable)의 안전을 위한 전자 회로 및 방법에 관한 것이다.
도 1 내지 도 3은 본 발명의 실시예를 설명하기 위한 플로우 챠트.
본 발명의 목적은 오용에 대한 충분한 보호를 제공하고 동시에 조작 에러 또는 오동작으로 인해 사용 권한이 너무 일찍 거절되는 것을 막도록, 전자 장치 기능의 인에이블을 보호하는 회로 및 방법을 제공하는 것이다.
상기 목적은 청구항 제 1항의 특징을 가진 회로 또는 청구항 제 5항의 특징을 가진 방법에 의해 달성된다. 실시예는 청구범위 종속항에 제시된다.
본 발명에 따른 회로 및 그에 관련된 본 발명에 따른 방법은 권한 없는 액세스 시에, 액세스 시간, 즉 액세스 시도 시작과 전자장치, 예컨대 칩의 기능 인에이블 또는 실행 사이의 시간을 증가시킨다. 이로 인해, DP 분석(differential power analysis)이 효과적으로 중단되는데, 그 이유는 그것을 위한 시간 소비가 실제로 그것을 더 이상 수행할 수 없을 정도로 증가되기 때문이다. 권한을 가진 액세스를 위해 제공된 수단의 적절한 사용 시에, 전자 장치에 대한 액세스의 수 및 주파수가 제한되지 않는다. 동시에, 본 방법 또는 본 회로의 사용은 실수로 인한 잘못된 조작 또는 장치 고장에 의해 실패한 액세스 시도를 허용한다.
본 발명에 따른 회로는 하나의 공통 전기값, 예컨대 전압 또는 전하를 나타내는 2개의 소자를 포함한다. 하나의 소자에서 상기 전기값은 일정한 시간 간격 동안 기준값과는 다른 값(이하, 기본값이라 함)으로부터 기준값으로 조정될 수 있다. 다른 소자에서는 상기 전기값이 상이한 값에 세팅되거나 프로그래밍 됨으로써, 변동될 수 있는 기준값이 주어진다. 상기 두 소자의 상기 전기값들의 비교를 위해 제 3 소자가 제공된다.
상기 제 3 소자가 전기 전압의 비교를 위해 제공된 비교기이면, 소자들이 예컨대 플로팅 게이트 셀 또는 2개의 커패시터 등으로 형성될 수 있다. 플로팅 게이트 셀을 가진 바람직한 실시예에서, 임계 전압(threshold voltage)은 전기값으로 선택된다. 제 1 플로팅 게이트 셀의 임계 전압은 시간에 따라 변동되고 비교기에 의해 기준값을 형성하는 제 2 플로팅 게이트 셀의 임계 전압과 비교된다. 전자 장치의 사용에 대한 액세스 시도가 이루어지면, 예컨대 칩 카드가 카드 판독기 내로 삽입되고 PIN이 입력되면, 제 1 플로팅 게이트 셀은 기준값과는 다른 값, 즉 기본값으로부터, 비교기가 셀의 임계 전압의 일치를 검출할 때까지, 충전된다.
권한이 없는 액세스 시도가 검출된 후에, 기준값이 변동됨으로써 또는 상기 값들을 서로 조정하는 속도가 감소됨으로써, 상기 액세스 시간이 증가된다. 따라서, 권한 없는 액세스 시도에 의해, 후속 액세스 시에 기능이 인에이블 될 때까지 또는 예컨대 칩 카드의 경우 키의 체크를 위한 암호 알고리즘이 진행될 때까지 대기 시간이 연장된다. 이것은 DP 분석을 매우 어렵게 하는데, 그 이유는 적은 수의 권한 없는 액세스 시도 후에 이미 기능의 사용이 가능할 때까지의 시간이 현저히 증가하였기 때문이다. 액세스 시간은 매 권한 없는 액세스 시도마다 연장되거나 또는 부가로 미리 주어진 특정 조건이 충족될 때만 연장될 수 있다.
이하, 본 발명의 실시예를 첨부한 3개의 도면을 참고로 구체적으로 설명한다. 편의상, 회로의 전자 소자로는 각각 2개의 플로팅 게이트 셀, 및 이 실시예에서 전기 값으로서 셀의 임계 전압을 서로 비교하는 하나의 비교기가 가정된다.
도 1의 플로우 챠트에 따라 처리되는 본 발명의 실시예에서는 전자 장치의 사용에 대한 권한이 주어지는지의 여부에 대한 제 1 결정 전에, 즉 예컨대 칩 카드가 칩 카드 판독기 내로 처음으로 삽입되기 전에, 제 1 소자(플로팅 게이트 셀 중 하나, 이하 셀 A라 한다)의 전기 값이 일정한 기본값(일정한 임계 전압 UAO)에 세팅되고 제 2 소자(다른 플로팅 게이트 셀, 이하 셀 B라 한다)의 전기 값이 미리 주어진 방식으로 상기 기본값과 다른 기준값(바람직하게는 UAO보다 큰 다른 임계 전압 UBO)에 세팅된다. 따라서, 소자들이 그 기본 상태에 놓인다. 액세스 시도는 칩 카드의 경우, 카드가 카드 판독기 내로 삽입되고(INS→START) PIN 또는 비교 가능한 데이터가 입력됨으로써 초기화된다. 그 다음에, 먼저 제 1 소자(셀 A)가 기본 상태에 놓이는지(기본값 UAO에 놓인 임계 전압을 갖는지)의 여부가 체크된다. 그러한 경우(A=_? ∨), 먼저 제 1 소자의 전기 값(셀 A의 임계 전압 UAO)이 서서히 기준값(셀 B의 임계 전압 UBO)으로 됨으로써(A_↗￣B, 셀 A가 예컨대 짧은 펄스의 시퀀스를 통해 또는 통상의 동작에 비해 낮은 프로그래밍 전압을 통해 충전되는 방식으로) 액세스 권한의 체크가 시작된다. 권한을 가진 액세스의 경우, 전자 장치의 사용될 기능의 인에이블은 2개의 소자가 동일한 전기 값(기준값, 특히 동일한 임계 전압)을 갖거나 또는 상기 값들의 차가 미리 주어진 낮은 값 미만일 때야 비로소(이것은실시예에서 비교기에 의해 결정된다) 액세스 권한의 체크(ACC ? ∨) 후에 이루어진다.
사용자가 전자 장치의 기능을 이용한 후에(USE), 즉 예컨대 실행된 칩(카드) 기능의 종료 시에, 제 1 소자(셀 A)가 다시 기본 상태(기본 값 UAO의 임계전압)로 된다(A↓_). 따라서, 상기 회로는 예컨대 칩의 기능에 대한 다음 액세스 시도를 위해 초기화된다(A=_). 사용은 정상 방식으로(칩 카드의 경우, 카드가 튀어나옴) 종료된다(STOP→EJ). 사용이 조기에 중단되면, 다음 액세스 시도가 시작될 때도 제 1 소자(셀 A)는 여전히 기본값과 다른 전기 값(A≠_, UAO와 다른, 셀 A의 임계 전압)을 갖는다.
원래 상태에서, 예컨대 본 발명에 따른 회로에 의해 보호되는 칩이 구매자에게 공급될 때, 소자의 기본 상태는 제 1 소자의 값이 시간에 따라 변하면(제 1 셀의 충전) 기준값(셀 B의 임계 전압)이 단시간에 도달됨으로써 전자 장치 기능(여기서는 칩 기능)의 인에이블이 많이 지연되지 않도록 설정된다.
권한 없는 액세스 시도(ACC ? not ∨ ) 후에 상기 전자 장치의 공지된 적합한 수단에 의해, 소자의 값들(셀의 임계 전압)의 조정은 이전 보다 더 오래 지속된다. 이것은 특히 사용 권한을 가진 액세스가 조기에 중단되는 경우에도 일어난다. 부동 게이트 셀, 기본값 보다 낮은, 셀 A의 임계 전압 및 기준값 보다 높은, 셀 B의 임계 전압을 가진 실시예의 경우에는 제 2 셀 B의 임계 전압이 새로운 더 높은 기준값으로 약간 증가되고(B↑￣, 예컨대 짧은 프로그래밍 펄스에 의해), 이것은제 1 셀 A이 기본 상태로부터 두 셀의 임계 전압이 일치할 정도로 충전될 때까지 오래 지속된다. 결과적으로, 액세스 시간이 증가된다. 액세스 시도의 개시 시에 셀 A이 기본 상태에 있지 않은 것이(A=_? not ∨, 예를 들면 마지막 액세스의 중단) 검출되면, 이 실시예에서 셀 A의 임계 전압은 기본값(UAO)에 세팅되고(A↓_) 셀 B의 임계 전압은 새로운 기준값과는 현저히 다른 값으로 변동된다(실시예에서는 더 높아짐, B↑￣). 이때서야 비로소 임계 전압의 조정이 이루어진다.
바람직하게는 안전성의 관점 하에 주어지는 잘못된 액세스 시도의 수 까지(응용에 따라 예컨대 수 백 번까지), 연장된 액세스 시간은 실제 사용에서 전자 장치, 예컨대 칩의 이용을 약간 제한하도록, 특성이 세팅된다. 바람직하게는 본 발명에 따른 회로는, 권한 없는 액세스 시도가 미리 주어진 수를 초과하면, 셀 임계 전압의 조정을 위한 지속 시간이 매우 현저히 증가됨으로써, DP-분석이 실제로 이루어질 수 없도록 구성된다.
회로는 바람직하게는 안전성 때문에 액세스 시도의 중단 시에도 액세스 시간이 연장되도록 형성된다. 이것은 제 1 소자(셀 A)가 기본 상태인지(A=_?)의 여부를 문의함으로써 검출된다. 소자의 전기값(예컨대, 플로팅 게이트 셀의 임계 전압)의 조정이 시작되어, 제 1 소자(셀 A)가 기본 상태에 있지 않음으로써, 액세스 시도가 중단되면, 바람직하게는 다음 액세스 시도의 개시 시에 제 1 소자의 값이 기본값으로(셀 A의 임계 전압이 UAO로) 리셋되고 기준값(셀 B의 임계 전압)이 만일을 대비하여 이전의 액세스 시도에서 사용 또는 액세스 권한이 주어지지 않았던 것이 검출된 것처럼 변동된다(본 실시예에서는 증가된다). 따라서, 본 발명에 따른 회로는 이전에 독점적으로 권한을 가진 액세스가 이루어졌고 정상적으로 종료되었을 때에만 가장 낮은 액세스 시간을 가진 상태에 놓인다. 플로팅 게이트 셀 A의 전압 레벨이 상기 셀의 임계 전압이 권한을 가진 액세스의 종료 후에 기본값으로 리셋되었는지의 여부를 검출하기에 불충분하면, 상기 평가를 위해 부가의 셀이 사용된다(예컨대 디지탈 플래그 셀).
선행의, 권한을 갖지 않은 액세스 시도의 수에 대한 액세스 시간의 의존성을 최상으로 조정하기 위해, 하나의 소자에 기억된 기준값의 변동, 예컨대 액세스 시도의 실패 또는 중단 시 점진적으로 증가되는 임계 전압을 가진 셀 B의 프로그래밍이, 상기 소자의 각각의 상태에 따라 조절된다(예컨대, 프로그래밍 전압 또는 프로그래밍 지속시간의 다이내믹 조정에 의해). 플로팅 게이트 셀을 사용하는 경우, 액세스 시도의 실패 또는 중단마다 셀 B의 임계 전압이 변동되는 대신에, 그로 인해 연장된 액세스 시간은 임계 전압의 조정을 위해 셀 A의 충전이 예컨대 셀 A의 임계 전압 기본값의 변동에 의해 또는 충전 프로세스의 늦춤에 의해 지연되게 한다. 그러나, 이것은 전술한 바람직한 실시예와는 달리, 정상적으로 종료되지 않은 액세스 시도의 레지스터를 위한 부가의 회로 소자를 필요로 한다.
도 2의 플로우 챠트에 따라 처리되는 다른 실시예에서, 초기화, 및 바람직하게는 조정될 소자(플로팅 게이트 셀 A)가 기본 상태에 있는지(A=_?)에 대한 문의가 이루어진 후에, 먼저 액세스 권한이 주어지는지(ACC?)에 대한 문의가 이루어진다. 그러한 경우이면(ACC?∨), 소자의 전기값(기본값 또는 기준값)의 조정이 이루어진다. 예컨대, 셀 A의 임계 전압이 셀 B의 임계 전압으로 된다(A_↗￣B). 상기 프로세스 동안 이미 전자 장치의 기능(예컨대 칩 카드의 기능)의 사용이 인에이블 될 수 있으므로, 사용자가 전체 조정 프로세스를 기다릴 필요가 없다. 여러 번의 잘못된 액세스 시도로 인해 제 2 소자(셀 B)의 세팅이 여러 번 변경된 경우에만, 액세스 시간이 상당히 증가된다.
액세스 시도의 개시 시에, 제 1 소자(셀 A)가 기본 상태에 있지 않다는 것이 검출되면(A=_? not ∨), 상기 실시예에서도 액세스 시간의 지연이 이루어진다. 이것을 위해 먼저, 제 1 소자가 기본 상태로 되고(셀 A의 임계 전압이 기본값 UAO에 세팅됨) 기준값이 변동된다(셀 B의 임계 전압이 변동됨, 즉 실시예에서는 더욱 증가됨, A↓_B↑￣). 후속해서 소자의 전기값이 조정된 후에야(A_↗￣B), 액세스 건한이 체크된다(ACC?). 암호 알고리즘의 분석을 방해하기 위해, 바람직하게는 액세스 권한의 체크에 이어진 액세스 시도가 중단되는 경우에는 액세스 시간이 증가된다. 이것은 간단한 방식으로 액세스 권한의 체크(ACC?)에 이어진 제 1 소자(셀 A)의 전기값이 기본 상태의 값과 다른 경우에 이루어진다. 소자의 전기값의 조정이 이미 이루어진 경우에는(A_↗￣B), 상기 전기값이 기본 상태의 값과 동일하다. 조정될 소자(셀 A)가 기본 상태에 있는지에 대한 체크(A=_?)가 긍정적 결과를 제공하면, 제 1 소자의 전기값이 예컨대 기본 상태와는 다르며(A≠_) 제 2 소자의 전기값 조정을 위한 충분한 시간을 보장하는(예컨대, 기본 상태의 값 보다 약간 낮거나 또는 약간 높은) 값에 세팅될 수 있다.
액세스 권한이 없다는 것이 확인되면(ACC ? not ∨), 마찬가지로 기준값이 변동되므로(셀 B의 임계 전압 변동, B↑￣) 후속하는 액세스 시도 시에 액세스 시간이 연장된다. 이 실시예에서도 사용이 종료된 후에(USE) 제 1 소자가 기본 상태로 리셋된다(셀 A의 임계 전압이 UAO로 됨, A↓_). 조정 프로세스 동안 액세스가 조기에 중단되면, 상기 소자는 더 이상 기본 상태에 있지 않다(A≠_). 이것은 새로운 액세스 시도 시에 제 2 소자의 상태를 상기한 바와 같이 변동시킨다(셀 B, A↓_B↑￣).
상기 실시예는 두 소자의 기본갑 및 기준값의 조정 프로세스 동안 이미 전자 장치의 사용(칩 기능)이 인에이블 되면, 액세스 시간이 상기 조정 프로세스에 의해 지연되지 않는다는 장점을 갖는다. 결과적으로, 회로의 적절한 사용 시에는 다수의 잘못된 액세스 후에야 비로소 액세스 시간의 연장이 나타난다.
도 3의 플로우 챠트에 따라 처리되는 다른 실시예에서, 회로를 정상적으로 사용할 때 개시 시 두 소자의 비교될 전기값은 동일하다(A=B). 즉, 이 실시예에서는 소자의 기본 상태에서 두 값이 기준값과 같다. 그렇지 않은 경우에는(A=B ? not ∨), 제 2 소자의 값(기준값)이 변동됨으로써, 제 1 소자의 기본값으로부터 기준값에 도달이 이전(B↑￣) 보다 긴 시간 간격을 필요로 하고, 후속해서 소자의 전기값의 조정에 의해(A_↗￣B) 시간 지연을 일으킨다. 그 다음에, 제 1 소자에 기본값이 세팅된다(A↓_). 경우에 따라 상기 제 1 문의에 이어서, 액세스 권한의 체크를 위해 필요한 데이터(PIN 등)가 입력된다. 그러나, 이것은 전술한 실시예에서와 같이 개시 시에 이루어질 수 도 있다(예컨대, 칩 카드의 삽입 직후 INS→START).
액세스 권한의 체크(ACC?) 전후에, 기본값이 일정한 시간 간격 동안 변동되고 차츰 차츰 기준값으로 조정되는(A_↗￣B) 방식으로 전기값이 서로 조정된다. 상기 프로세스가 진행되는 동안, 액세스 권한이 이미 검출되었으면, 사용이 인에이블 될 수 있다(USE). 값들의 조정이 이루어진 후에(A=B, 경우에 따라 불가피한 허용오차 내에서), 2개의 소자는 액세스 시간의 연장 없이 새로운 액세스를 가능하게 하는 기본 상태에 놓인다. 액세스가 거절되는 경우(ACC ? not ∨) 또는 액세스가 조기에 중단된 경우에는 (완전한 조정이 이루어지지 않으면), 두 소자의 전기값이 서로 다르므로(A≠B), 다음 액세스 시도의 개시 시에 자동으로 제 2 소자의 값(기준값)이 변동되고(B↑￣) 전술한 조정 프로세스(A_↗￣B)에 의해 시간 지연이 이루어진다.
상이한 기본 상태(기본값이 기준값과 동일하지 않음)를 가진 플로팅 게이트 셀을 가진 실시예에서 UV-조사에 의한 조작을 배제하기 위해, 액세스 시도가 이루어진 후 연속적으로 증가하는 임계 전압을 가진 셀 B에 부가해서 부가의 셀 C이 회로에 제공된다. 상기 셀 C은 셀 B와는 반대 상태로 된다. 몇몇 실시예에서, 부가의 셀 C에 셀 B와 동일한 높이 및 지속시간을 갖고 반대 극성을 가진 펄스가 제공됨으로써 이것이 이루어진다. 2개의 셀 B 및 C은 바람직하게는 서로 인접하게 배치되고, 회로를 처음으로 사용하기 전에 그들 임계 전압의 차가 그것들에게 제공된다. 2개의 셀이 나중에 어떤 작동 상태에서 동일한 임계 전압을 가지면, 이것은회로가 UV-조사에 의해 조작되려고 했다는 것에 대한 증거로 간주될 수 있다. 이 경우에는 적합한 조치가 취해질 수 있다.
액세스 시도가 이루어진 후 연속적으로 변동되는 임계 전압을 가진 셀(B)의 소오스/드레인 단자의 적합한 디자인에 의해, 상기 임계 전압이 전기적으로 그 출발값으로 되돌아 가는 것을 방지할 수 있다. 이로 인해, 전자적 방법으로 임계 전압의 조정 및 그에 따라 회로의 안전 기능의 회피가 배제될 수 있다.
액세스 권한은 안전성 요구에 따라 소자의 값 조정 프로세스 동안(하나의 셀의 충전)에 이미 또는 임계 전압의 조정이 완전히 이루어진 후에야 비로소 체크된다. 액세스 권한의 문의(ACC?)가 전자 장치의 사용 권한이 주어진 것을 나타내면, 상기 사용이 인에이블되고 액세스가 이루어질 수 있다. 액세스의 정상적인 종료 후에, 회로가 리셋을 야기하고, 상기 리셋에 의해 적어도 조정 프로세스 동안 변동되는 값을 가진 회로의 소자(셀 A)가 미리 주어진 기본 상태로 리셋된다. 이에 반해, 액세스 권한의 문의가 권한 없는 액세스 시도가 주어진 것을 즉, 권한이 없거나 권한을 체크하는 전자 장치(터미널)에 결함이 있다는 것을 나타내면, 제 1 소자의 기본값과 제 2 소자의 기준값 사이의 차(예컨대, 셀의 임계 전압값의 차)가 커지는 방식으로 액세스 시간의 변동이 이루어진다. 새로운 액세스 시도의 경우, 차가 더 커지도록 상기 값을 조정함으로써 액세스 시간이 정해진다. 문의가 주어지는지 또는 권한이 없는지에 따라, 전자 장치 사용을 위한 액세스가 인에이블되거나 또는 재차 액세스 시간의 변동을 야기한다.
본 발명에 따른 회로에서는 제 1 소자가 정상적으로 액세스를 종료한 후에기본 상태로 리셋되기만 하면 된다. 그 결과, 회로의 전체 사용 기간 동안(예컨대, 칩 카드의 수명 동안) 적절하지 않은 액세스는 액세스 시간을 변동시킴으로써, 회로의 사용이 경우에 따라 수 시간 후에 강력한 영향을 받게 된다. 안전성에 대한 요구가 낮으면, 각각의 권한을 가진 액세스의 정상적 종료(STOP) 시에 두 소자(셀 A 및 셀 B)가 그들의 기본 상태로 리셋될 수 있다. 대안으로서, 권한을 가진 액세스 동안 사용자의 확실한 명령(데이터의 입력)에 대해서만 상기 방식의 완전한 리셋이 이루어질 수 있다. 이 경우, 회로의 사용자는 잘못된 액세스의 수에 따라 액세스 시간을 낮은 출발값으로 리셋할 수 있다.
권한을 가진 자에 의한 액세스 시도 시에 약간 증가되는 짧은 액세스 시간으로 인해, 상기 방법은 모든 용도에, 즉 무접촉 칩 또는 칩 카드에도 적합하다. 적적한 사용 시 일정한 시간 범위 내에서 액세스 시도의 수가 제한되지 않기 때문에, 본 방법은 높은 액세스 주파수를 가진 모든 용도에 적합하다. 터미널의 장애 및 그것으로부터 결과되는 액세스 시도의 거절 시에도, 칩 또는 전자 장치의 기능은 유지된다. 이것은 종래의 잘못된 시도 카운터에 의한 칩의 차단에 비한 장점이다.

Claims (10)

  1. 전자 장치의 안전을 위한 전자 회로로서,
    - 동일한 전기값을 가진 제 1 소자 및 제 2 소자가 제공되고,
    - 제 1 소자 및 제 2 소자의 전기값을 서로 비교하기 위해 제 3 소자가 제공되며,
    - 제 1 소자 및 제 2 소자의 전기값을 세팅하는 제 1 수단이 제공되고,
    - 제 1 소자의 전기값을 기본값으로부터 일정한 시간을 필요로 하는 방식으로 제 2 소자의 전기값으로 조정하는 제 2 수단이 제공되며,
    - 전자 장치의 권한을 가진 사용이 적절하게 시작되어, 실행되고 종료되는지의 여부를 체크하고, 권한 없는 또는 적절하지 않은 사용의 경우에 제 2 수단에 의해 제 1 소자의 전기값을 제 2 소자의 전기값으로 조정하기 위해 필요한 시간이 연장되도록, 제 2 소자의 전기값 또는 제 2 수단을 변동시키는 제 3 수단이 제공되는 전자회로.
  2. 제 1항에 있어서,
    상기 제 3 수단에 의해, 제 1 소자의 전기값이 적절하게 종료된 전자 장치의사용에 이어서 제 1 소자가 갖는 전기값과 동일한지의 여부가 체크되는 것을 특징으로 하는 전자회로.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제 1 소자 및 제 2 소자가 제 1 플로팅 게이트 셀 및 제 2 플로팅 게이트 셀인 것을 특징으로 하는 전자회로.
  4. 제 3항에 있어서,
    상기 소자의 전기값이 임계 전압이고,
    권한 없는 또는 적절하지 않은 사용의 경우, 제 2 플로팅 게이트 셀의 임계 전압의 값이 변동되는 것을 특징으로 하는 전자회로.
  5. 전자 장치의 안전을 위한 방법으로서,
    동일한 전기값을 가진 제 1 소자 및 제 2 소자를 포함하는 전자 회로를 사용해서 그리고 상기 두 소자에 전기값의 세팅을 가능하게 하는 수단으로
    - 전자 장치의 사용이 적어도 제 1 소자의 전기값의 주어진 기본값을 일정한 시간을 필요로 하는 전자 프로세스에 의해 기준값으로 작용하는 제 2 소자의 전기값으로 조정하는데 필요한 정도로 오래 지속되게 하고,
    - 사용에 대한 권한 없는 액세스로 인해 또는 적절하지 않은 사용으로 인해, 전자 프로세스에 필요한 시간이 기준값의 변동에 의해 또는 조정 속도의 변동에 의해 연장되게 하는 방법.
  6. 제 5항에 있어서,
    세팅 가능한 임계 전압을 가진 2개의 플로팅 게이트 셀이 회로의 소자로서 사용되고 전자 프로세스가 하나의 셀의 시간 지연된 충전인 것을 특징으로 하는 방법.
  7. 제 5항 또는 제 6항에 있어서,
    제 1 단계에서, 제 1 소자의 전기값이 미리 주어진 기본값에 상응하는지의 여부가 체크되고(A=_?),
    제 2 단계에서, 상기 체크의 결과가 긍정적인 경우에는 후속하는 제 3 단계로 넘어가고, 상기 결과가 부정적인 경우에는 제 1 소자의 전기값이 기본값에 세팅되며 제 2 소자의 전기값이 새로운 기준값에 세팅됨으로써(A↓_B↑￣), 전자 프로세스에 필요한 시간이 연장되고,
    제 3 단계에서, 상기 두 소자의 전기값이 일치할 때까지 전자 프로세스가 실행되고(A_↗￣B),
    제 4 단계에서, 전자 장치의 사용에 대한 권한이 있는지의 여부가 체크되고(ACC?),
    제 5 단계에서, 상기 체크의 결과가 긍정적인 경우 전자 장치의 사용(USE)이 가능해지며 상기 결과가 부정적인 경우 제 2 소자의 전기값이 새로운 기준값에 세팅됨으로써(B↑￣), 전자 프로세스에 필요한 시간이 연장되고,
    제 6 단계에서, 제 1 소자의 전기값이 기본값에 세팅되는(A↓_) 것을 특징으로 하는 방법.
  8. 제 5항 또는 제 6항에 있어서,
    제 1 단계에서, 제 1 소자의 전기값이 미리 주어진 기본값에 상응하는지의 여부가 체크되고(A=_?),
    제 2 단계에서, 상기 체크의 결과가 긍정적인 경우에는 후속하는 제 3 단계로 넘어가고, 상기 결과가 부정적인 경우에는 제 1 소자의 전기값이 기본값에 세팅되며 제 2 소자의 전기값이 새로운 기준값에 세팅됨으로써(A↓_B↑￣), 전자 프로세스에 필요한 시간이 연장되고, 상기 두 소자의 전기값이 일치할 때까지 전자 프로세스가 실행되고(A_↗￣B),
    제 3 단계에서, 전자 장치의 사용에 대한 권한이 있는지의 여부가 체크되고(ACC?),
    제 4 단계에서, 상기 체크의 결과가 긍정적인 경우 두 소자의 전기값이 일치할 때까지, 전자 프로세스가 실행되고, 전자 장치의 사용(USE)이 가능해지며, 상기 결과가 부정적인 경우 제 2 소자의 전기값이 새로운 기준값에 세팅됨으로써(B↑￣), 전자 프로세스에 필요한 시간이 연장되고,
    제 5 단계에서, 제 1 소자의 전기값이 기본값에 세팅되는(A↓_) 것을 특징으로 하는 방법.
  9. 제 5항 또는 제 6항에 있어서,
    제 1 단계에서, 제 1 소자의 전기값이 제 2 소자의 전기값과 동일한지의 여부가 체크되고(A=B ?),
    제 2 단계에서, 상기 체크의 결과가 긍정적인 경우에는 후속하는 제 3 단계로 넘어가고, 상기 결과가 부정적인 경우에는 제 2 소자의 전기값이 새로운 기준값에 세팅됨으로써( B↑￣), 전자 프로세스에 필요한 시간이 연장되고,
    제 3 단계에서, 제 1 소자의 전기값이 상기 기준값과는 다른, 미리 주어진 기본값에 세팅되고(A↓_),
    제 4 단계에서, 두 소자의 전기값이 일치할 때까지, 전자 프로세스가 실행되고(A_↗￣B),
    제 5 단계에서, 전자 장치의 사용에 대한 권한이 있는지의 여부가 체크되고(ACC?),
    제 6 단계에서, 상기 체크의 결과가 긍정적인 경우 전자 장치의 사용(USE)이 가능해지며 상기 결과가 부정적인 경우 제 2 소자의 전기값이 새로운 기준값에 세팅됨으로써(B↑￣), 전자 프로세스에 필요한 시간이 연장되는 것을 특징으로 하는 방법.
  10. 제 5항 또는 제 6항에 있어서,
    제 1 단계에서, 제 1 소자의 전기값이 제 2 소자의 전기값과 동일한지의 여부가 체크되고(A=B ?),
    제 2 단계에서, 상기 체크의 결과가 긍정적인 경우에는 후속하는 제 3 단계로 넘어가고, 상기 결과가 부정적인 경우에는 제 2 소자의 전기값이 새로운 기준값에 세팅됨으로써(B↑￣), 전자 프로세스에 필요한 시간이 연장되고, 두 소자의 전기값이 일치할 때까지, 전자 프로세스가 실행되고(A_↗￣B),
    제 3 단계에서, 제 1 소자의 전기값이 상기 기준값과는 다른, 미리 주어진 기본값에 세팅되고(A↓_),
    제 4 단계에서, 전자 장치의 사용에 대한 권한이 있는지의 여부가 체크되고(ACC ?),
    제 5 단계에서, 상기 체크의 결과가 긍정적인 경우 두 소자의 전기값이 일치할 때까지, 전기 프로세스가 실행되고, 전자 장치의 사용(USE)이 가능해지며 상기 결과가 부정적인 경우 중단이 이루어지는 것을 특징으로 하는 방법.
KR1020027002726A 1999-09-01 2000-09-01 전자 장치의 안전을 위한 회로 및 방법 KR20020033463A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19941682.6 1999-09-01
DE19941682A DE19941682A1 (de) 1999-09-01 1999-09-01 Sicherheitsempfindliche Chipkarten
PCT/DE2000/003004 WO2001016898A1 (de) 1999-09-01 2000-09-01 Schaltung und verfahren zur sicherung elektronischer vorrichtungen

Publications (1)

Publication Number Publication Date
KR20020033463A true KR20020033463A (ko) 2002-05-06

Family

ID=7920454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027002726A KR20020033463A (ko) 1999-09-01 2000-09-01 전자 장치의 안전을 위한 회로 및 방법

Country Status (7)

Country Link
US (1) US6934854B2 (ko)
EP (1) EP1208546B1 (ko)
JP (1) JP2003508837A (ko)
KR (1) KR20020033463A (ko)
CN (1) CN1145117C (ko)
DE (2) DE19941682A1 (ko)
WO (1) WO2001016898A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810138B1 (fr) * 2000-06-08 2005-02-11 Bull Cp8 Procede de stockage securise d'une donnee sensible dans une memoire d'un systeme embarque a puce electronique, notamment d'une carte a puce, et systeme embarque mettant en oeuvre le procede
FR2935059B1 (fr) * 2008-08-12 2012-05-11 Groupe Des Ecoles De Telecommunications Get Ecole Nationale Superieure Des Telecommunications Enst Procede de detection d'anomalies dans un circuit de cryptographie protege par logique differentielle et circuit mettant en oeuvre un tel procede
US7948699B2 (en) * 2009-01-02 2011-05-24 Lsi Corporation Systems and methods for equalizer optimization in a storage access retry

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3041109A1 (de) * 1980-10-31 1982-06-09 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Identifikationselement
FR2606530A1 (fr) * 1986-11-07 1988-05-13 Eurotechnique Sa Circuit integre pour la memorisation et le traitement d'informations de maniere confidentielle comportant un dispositif anti-fraude
US5559505A (en) * 1992-05-20 1996-09-24 Lucent Technologies Inc. Security system providing lockout for invalid access attempts
DE4242579C2 (de) 1992-12-16 1997-08-21 Siemens Ag Verfahren zur Echtheitserkennung von Datenträgern
DE19548903C2 (de) * 1995-02-28 1997-03-20 Orga Kartensysteme Gmbh Verfahren zur Durchführung eines Geheimcodevergleiches bei einem mikroprozessorgestützten tragbaren Datenträger
US5594227A (en) * 1995-03-28 1997-01-14 Microsoft Corporation System and method for protecting unauthorized access to data contents
JP2842377B2 (ja) * 1996-05-22 1999-01-06 日本電気株式会社 暗証情報照合システム
DE19756895C2 (de) * 1997-12-19 2000-11-09 Siemens Ag Verfahren zum sicheren Ändern eines in einem nicht-flüchtigen Speicher gespeicherten Wertes und Schaltungsanordnung hierzu
DE19818998B4 (de) * 1998-04-28 2008-12-24 Giesecke & Devrient Gmbh Verfahren zum Schutz vor Angriffen auf den Authentifizierungsalgorithmus bzw. den Geheimschlüssel einer Chipkarte

Also Published As

Publication number Publication date
DE19941682A1 (de) 2001-03-15
CN1371507A (zh) 2002-09-25
WO2001016898A1 (de) 2001-03-08
EP1208546B1 (de) 2003-12-03
US6934854B2 (en) 2005-08-23
CN1145117C (zh) 2004-04-07
DE50004667D1 (de) 2004-01-15
US20020129258A1 (en) 2002-09-12
JP2003508837A (ja) 2003-03-04
EP1208546A1 (de) 2002-05-29

Similar Documents

Publication Publication Date Title
DE10324875B4 (de) Störimpuls-Detektionsschaltung und intelligente Karte
JP5070297B2 (ja) 電子回路に含まれる情報の保護
EP0291834B1 (en) Ic cards and information storage circuit therefor
US5319765A (en) Semiconductor memory unit utilizing a security code generator for selectively inhibiting memory access
JPH0413753B2 (ko)
US4870401A (en) Electronic key locking circuitry
KR101108516B1 (ko) 비휘발성 저장 장치와 방법
US9036414B2 (en) Temporary locking of an electronic circuit to protect data contained in the electronic circuit
KR20020033463A (ko) 전자 장치의 안전을 위한 회로 및 방법
JP4231572B2 (ja) 電圧監視回路及びそれを内蔵したメモリカード
US5761144A (en) Memory card
CN113260995A (zh) 安全时基的频率操纵检测
US6259279B1 (en) High frequency detection circuit and method
JP2005011273A (ja) Ｉｃカード
EP4386594A1 (en) Memory power control unit
CN112115520B (zh) 内部电源供电结构及方法、安全芯片和电子卡
US20230144019A1 (en) Logic circuit locking with self-destruct
US20230099825A1 (en) Power supply device, method and secure system
EP0954822A1 (en) Method of checking the authenticity of an electric circuit arrangement
JP7380603B2 (ja) セキュアデバイス，コマンド実行管理方法およびｉｃチップ
CN112069554A (zh) 外部供电电源上电结构及其方法、安全芯片和电子卡
TW202315288A (zh) 電源供應裝置、方法與安全系統
JP2002503857A (ja) 入力される（ａｐｐｌｉｅｄ）コマンドを監視するための超小型回路を有するカードのような携帯型物体
JP6110965B2 (ja) 半導体メモリ
KR200209647Y1 (ko) 전자 정보 키 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application