KR20020026575A - Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer - Google Patents

Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer Download PDF

Info

Publication number
KR20020026575A
KR20020026575A KR1020027001983A KR20027001983A KR20020026575A KR 20020026575 A KR20020026575 A KR 20020026575A KR 1020027001983 A KR1020027001983 A KR 1020027001983A KR 20027001983 A KR20027001983 A KR 20027001983A KR 20020026575 A KR20020026575 A KR 20020026575A
Authority
KR
South Korea
Prior art keywords
nitrogen
atoms
wafer
heat treatment
silicon
Prior art date
Application number
KR1020027001983A
Other languages
Korean (ko)
Other versions
KR100720659B1 (en
Inventor
고미야사토시
요시노시로
단바타마사요시
하야시다고이치로
Original Assignee
고마쯔 덴시 긴조꾸 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고마쯔 덴시 긴조꾸 가부시끼가이샤 filed Critical 고마쯔 덴시 긴조꾸 가부시끼가이샤
Publication of KR20020026575A publication Critical patent/KR20020026575A/en
Application granted granted Critical
Publication of KR100720659B1 publication Critical patent/KR100720659B1/en

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

질소를 도핑하면서, 반도체 디바이스용으로서 충분한 특성을 구비한 실리콘 웨이퍼를 제조할 수 있는 방법을 제공하기 위하여, 쵸크랄스키법에 따라 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법에 있어서, 질소를 도핑하고, 질소 농도가 5 ×1O13atoms/cm3로부터 1 ×1015atoms/cm3가 되는 부분을 형성하는 조건으로 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하고, 여기에서 질소 농도가 5×1O13atoms/cm3로부터 1 ×1015atoms/cm3의 범위 내에 있는 비산화성 열처리용 실리콘 웨이퍼를 잘라 낸다.A method of manufacturing a silicon ingot by pulling up a silicon single crystal according to the Czochralski method in order to provide a method of manufacturing a silicon wafer having sufficient characteristics for a semiconductor device while doping nitrogen, And a silicon ingot is pulled up under the condition that the nitrogen concentration is 5 × 10 13 atoms / cm 3 to 1 × 10 15 atoms / cm 3 to form a silicon ingot, wherein the nitrogen concentration is 5 × 10 13 atoms / cm < 3 > to 1 x 10 < 15 > atoms / cm < 3 >

Description

실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가 방법 {SILICON WAFER AND METHOD FOR MANUFACTURE THEREOF, AND METHOD FOR EVALUATION OF SILICON WAFER}TECHNICAL FIELD [0001] The present invention relates to a silicon wafer, a method of manufacturing the same, a method of evaluating a silicon wafer,

쵸크랄스키법(이하, CZ 법)에 의해 제조된 실리콘 웨이퍼(CZ-실리콘 웨이퍼)로서는, 예를 들면 LSTD, FPD, COP로서 검출되는 공공(空孔)에 기인한 보이드 결함 등이 존재하고 있다. 이러한 결정 결함은 최종 제품의 품질에 악영향을 미치게 하기 때문에, 그것을 제거하기 위한 것으로서, 수소 분위기 고온 열처리(수소 열처리 또는 수소 어닐링이라고도 함) 등의 열처리가 실시되는 경우가 있다. 실제로, 수소 처리를 실시한 CZ-실리콘 웨이퍼는, LSTD 등으로서 검출되는 공공에 기인한 보이드 결함이 소실되어, 우수한 산화막 내압 특성을 나타내는 것이 알려져 있다(일본국 특공평 3(1991)-80338호 공보).As a silicon wafer (CZ-silicon wafer) manufactured by the Czochralski method (hereinafter referred to as CZ method), void defects due to vacancies detected as, for example, LSTD, FPD and COP exist . Since such a crystal defect adversely affects the quality of the final product, a heat treatment such as a hydrogen atmosphere high-temperature heat treatment (also referred to as hydrogen annealing or hydrogen annealing) may be performed to remove it. Actually, it has been known that CZ-silicon wafers subjected to hydrogen treatment disappear void defects due to vacancies detected as LSTD or the like, and exhibit excellent oxide film breakdown voltage characteristics (Japanese Patent Application Laid-Open No. Hei 3 (1991) -80338) .

그러나, 수소 열처리의 효과는 웨이퍼의 극표면 근방에만 한정된다고 하는 문제가 있기 때문에, 결함 사이즈가 작을수록 수소 열처리에 의한 결함의 소멸 효과가 크다는 것에 착안하고, 결정 육성 중의 결함 발생 온도대의 냉각 속도를 빨리 함으로써 결함 사이즈를 미세화시키고, 이것에 수소 열처리를 실시함으로써 그보다 심부(深部)에 이르기까지 상기 수소 열처리의 효과를 미치게 하는 방법이 제안되어 있다(일본국 특개평 10(1998)-208987호 공보).However, there is a problem that the effect of the hydrogen heat treatment is limited only to the vicinity of the extreme surface of the wafer. Therefore, attention is focused on the fact that the smaller the defect size, the greater the decaying effect of defects due to the hydrogen heat treatment. There has been proposed a method in which the defect size is made finer and the hydrogen heat treatment is applied to the defect so that the effect of the heat treatment of the hydrogen is achieved until reaching the deep portion (Japanese Patent Application Laid-Open No. 10 (1998) -208987) .

또한, 이 방법에서 결정 직경 증대에 대응할 수 있도록 하기 위하여, 결함의 근원이라고 생각되는 점(点) 결함(공공) 농도를 지배하는 V/G(V: 인상 속도, G: 융점 근방의 결정축방향 온도 구배)를 최적화함으로써 양질의 웨이퍼를 실현하는 방법에 관해서도 제안되어 있다(일본국 특원평 10(1998)-260666호).In order to cope with the increase in the crystal diameter in this method, a V / G (V: pulling rate, G: crystal axis direction temperature near the melting point (Japanese Patent Application Laid-Open No. 10 (1998) -260666).

그러나 최근, 결함 사이즈 축소화에 관한 다른 어프로치로서, CZ-실리콘 단결정 성장 시에 질소를 첨가함으로써 결함의 사이즈가 작아져, 어닐링에 적합한 웨이퍼의 제조가 가능하다는 것이 보고되어 있다(일본국 특개평 10(1998)-98047호 공보).However, recently, as another approach to defect size reduction, it has been reported that the size of a defect is reduced by adding nitrogen at the time of CZ-silicon single crystal growth, and it is possible to manufacture a wafer suitable for annealing (Japanese Patent Laid- 1998) -98047).

그러나, 융액으로부터 결정 중에 질소를 첨가한 경우에는, 편석(偏析) 현상에 의해 결정의 길이 방향에서 질소 농도가 변화되어 버리기 때문에, 그 영향에 의한 결함의 불균일 분포를 초래한다고 하는 문제가 있다.However, when nitrogen is added to the crystal from the melt, the nitrogen concentration changes in the longitudinal direction of the crystal due to the segregation phenomenon, which results in a problem of uneven distribution of defects due to the influence.

또한, 질소를 첨가하면, 확실히 결함 사이즈가 감소하여 고온 어닐링의 효과를 내기 쉽게 할 수 있게 되지만, 한편 결함 밀도는 증가하여 버리기 때문에, 불충분한 고온 어닐링 조건에서는 역으로 웨이퍼 품질의 열화를 초래할 우려가 있다고 하는 문제도 있다.Further, when nitrogen is added, the defect size is surely reduced and the effect of high-temperature annealing can be facilitated. On the other hand, since the defect density is increased, there is a possibility that deterioration of wafer quality may be adversely affected under insufficient high temperature annealing conditions There is also a problem.

요컨대, 상기의 질소를 첨가(질소를 도핑)함으로써 결함 사이즈를 축소화한웨이퍼라는 것이, 과연 제품화에 적합한가 여부에 관해서는 충분히 검증되어 있지 않고, 질소를 도핑한 웨이퍼라는 것이 과연 반도체 디바이스 제조용 웨이퍼로서 사용할 수 있는 것인지 여부에 관해서는 실제로는 밝혀져 있지 않다.In short, whether or not a wafer obtained by reducing the defect size by the addition of nitrogen (doping nitrogen) is suitable for commercialization is not sufficiently verified, and a wafer doped with nitrogen is used as a wafer for semiconductor device production It is not really known whether it is possible or not.

본 발명은, 예를 들면 수소 분위기 고온 열처리(수소 열처리라고 함) 등의 비산화성 열처리에 적합한 반도체 디바이스 제조용 실리콘 웨이퍼의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a silicon wafer for semiconductor device fabrication, which is suitable for non-oxidative heat treatment such as hydrogen-atmosphere high temperature heat treatment (hydrogen heat treatment).

도 1은 첨가 질소 농도와 수소 어닐링 후의 산화막 내압 양품률과의 관계를 나타내는 그래프를 도시한 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a graph showing a relationship between an added nitrogen concentration and an oxide film yield yield after hydrogen annealing; FIG.

도 2는 첨가 질소 농도와 수소 어닐링 후 표층 3㎛을 연마 제거했을 때의 산화막 내압 양품률과의 관계를 나타내는 그래프를 도시한 도면이다.Fig. 2 is a graph showing the relationship between the added nitrogen concentration and the yield yield of the oxide film when the surface layer of 3 탆 is polished and removed after hydrogen annealing.

도 3은 수소 열처리후의 실리콘 웨이퍼의 정전류 TDDB 시험의 측정 결과를 도시한 도면이다. 여기에서, 도 3 (A)는, 질소 도핑이 이루어지지 않은 정상적인 소자의 정전류 TDDB 시험의 측정 결과를 도시한 도면이며, 도 3 (B)는, 고농도로 질소 도핑이 행해짐에 따라 이상이 나타나게 된 소자의 정전류 TDDB 시험의 측정 결과를 도시한 도면이다.3 is a graph showing the measurement results of the constant current TDDB test of the silicon wafer after the hydrogen heat treatment. 3 (A) is a graph showing a measurement result of a constant current TDDB test of a normal element not doped with nitrogen, and FIG. 3 (B) Figure shows the measurement results of the constant current TDDB test of the device.

도 4는, 아르곤 어닐링한 질소 도핑 웨이퍼의 TZDB 시험에 의한 게이트 산화막 내압(GOI)의 측정 결과를 도시한 도면이다. 이 도 4에 있어서, 도 4 (A)는 연마하지 않은 경우와, 3㎛ 연마 후의 경우와, 6㎛ 연마 후의 경우를 각각 겹쳐 표시한 도면이고, 도 4 (B)는, 수소 어닐링을 행한 3㎛ 연마 후의 경우를 도시한 도 2와의 차이를 알기 쉽게 하기 위하여, 특히 3㎛ 연마 후의 경우의 데이터만을 실은 것이다.4 is a graph showing the results of measurement of a gate oxide breakdown voltage (GOI) by a TZDB test of an argon annealed nitrogen doped wafer. 4 (A) is a diagram showing a case in which no polishing is carried out, a case in which polishing after 3 占 퐉 polishing is carried out, and a case in which polishing after 6 占 퐉 polishing are respectively superimposed, and Fig. 4 (B) In order to make it easier to understand the difference from Fig. 2 showing the case after the 탆 polishing, in particular, only the data after 3 탆 polishing is written.

도 5a 내지 도 5d는, 아르곤 어닐링한 질소 도핑 웨이퍼의 정전류 TDDB 시험의 결과를 나타낸 도면이다. 특히 도 5a 내지 도 5d는, 질소를 전혀 도핑하지 않은 상태(도 5a로부터, 5 ×1013atoms/cm3(도 5b), 1 ×1014atoms/cm3(도 5c), 1.13 ×1O14atoms/cm3(도 5d)와 질소 농도를 높여 간 경우의 정전류 TDDB 시험의 결과를 나타낸 도면이다.Figures 5A-5D show the results of a constant current TDDB test of an argon annealed nitrogen doped wafer. In particular, Figure 5a to Figure 5d, 5 × 10 13 atoms / cm 3 ( Fig. 5b), 1 × 10 14 atoms / cm 3 ( Fig. 5c), 1.13 × 1O 14, from any state (Fig. 5a is not doped with nitrogen atoms / cm < 3 > (Fig. 5D) and the nitrogen concentration is increased.

도 6a 내지 도 6d는, 아르곤 어닐링한 질소 도핑 웨이퍼의 정전류 TDDB 시험의 결과를 나타낸 도면이다. 특히 도 6a 내지 도 6c는, 1.64 ×1014atoms/cm3(도 6a), 5.82 ×1014atoms/cm3(도 6b), 1.37 ×1O15atoms/cm3(도 6c)와 질소 농도를 높여 간 경우의 정전류 TDDB 시험의 결과를 나타낸 도면이다. 도 6d는, 질소를 5.82 ×1014atcms/cm3및 1.37 ×1015atoms/cm3의 농도로 도핑한 웨이퍼를, 각각 수소 어닐링 및 아르곤 어닐링한 것을 겹쳐 표시한 것을 나타낸 도면이다.6A to 6D are diagrams showing results of a constant current TDDB test of an argon annealed nitrogen doped wafer. In particular, Figure 6a to Figure 6c, 1.64 × 10 14 atoms / cm 3 ( Fig. 6a), 5.82 × 10 14 atoms / cm 3 ( Fig. 6b), 1.37 × 1O 15 atoms / cm 3 ( Fig. 6c) and the nitrogen concentration And the results are shown in Fig. FIG. 6D is a diagram showing a wafer in which nitrogen is doped at a concentration of 5.82 × 10 14 atcms / cm 3 and 1.37 × 10 15 atoms / cm 3 , respectively, by hydrogen annealing and argon annealing, respectively.

도 7은, 도 5a 내지 도 6c의 것을 겹쳐 표시한 도면이다.Fig. 7 is a diagram in which the items in Figs. 5A to 6C are superimposed. Fig.

도 8은, CZ 법에 의해 인상한 경우의 인상 단결정중의 질소 농도의 변화를나타낸 도면이다.8 is a graph showing the change in nitrogen concentration in the pulling single crystal when pulled by the CZ method.

본 발명은 이상과 같은 과제를 감안하여 이루어진 것으로, 그 목적은, 질소를 도핑하여 실리콘 웨이퍼를 제조하는 방법에 있어서, 반도체 디바이스용으로서 충분한 특성을 구비한 실리콘 웨이퍼를 제조할 수 있는 제조 조건을 검증하고, 열처리를 실시한 후에 반도체 디바이스 제조용 웨이퍼로서 바람직한 특성을 구비하는 질소 도핑 웨이퍼를 제조할 수 있도록 하는 것에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a silicon wafer by doping nitrogen with verification of manufacturing conditions capable of producing a silicon wafer having sufficient characteristics for a semiconductor device Doped wafers having desired characteristics as wafers for semiconductor device fabrication after heat treatment is performed.

본 발명자들은, 상기와 같은 문제점을 감안하고, 상세하게 성장 조건에 대해 검토를 한 결과, 열처리를 실시한 후에도 첨단의 반도체 디바이스용으로서 충분히 통용되는 특성을 구비한 실리콘 웨이퍼의 제조 조건을 발견하고, 본 발명을 완성하기에 이르렀다.In view of the above problems, the inventors of the present invention have studied the growth conditions in detail. As a result, they have discovered the conditions for producing silicon wafers having characteristics that are sufficiently common for advanced semiconductor devices even after heat treatment, And has reached the completion of the invention.

보다 구체적으로 설명하면, 본 발명자들은, 질소가 도핑된 웨이퍼(질소 도핑 웨이퍼)에 대하여 게이트 산화막 내압 특성을 측정함으로써 웨이퍼 특성의 평가를 행한 것이지만, 이 과정에서, 질소 도핑 웨이퍼라는 것은, 비산화성 분위기 하에서 열처리를 한 후에는, 질소 도핑을 행하지 않은 웨이퍼와 비교하면 TZDB(Time Zero Dielectrc Breakdown) 시험의 결과는 양호하게 되는 경향이 있지만, 고농도로 질소를 도핑한 경우에는, TDDB(Time Dependent Diclectric Breakdown) 시험의 결과에서는 이상이 나타나게 된다는 것을 발견했다.More specifically, the present inventors evaluated the wafer characteristics by measuring the gate oxide film breakdown voltage characteristic of a wafer (nitrogen-doped wafer) doped with nitrogen. In this process, the term "nitrogen-doped wafer" The result of the TZDB (Time Zero Dielectrc Breakdown) test tends to be better than that of the wafer not subjected to nitrogen doping. However, when nitrogen is doped at a high concentration, the TDD (Time Dependent Diclectric Breakdown) The results of the tests revealed that anomalies would appear.

또, 본 발명자들은, TZDB 시험의 결과가 양호한지 여부라는 것이나 TDDB 시험의 결과로 이상이 나타나는지 여부라는 것도, 질소 도핑 웨이퍼의 질소 농도에 의존하지만, 동시에 TZDB 시험의 결과라는 것은, 비산화성 열처리를 행하는 가스의 종류(예를 들면, 수소 가스이거나 아르곤 가스이거나)에 따라 다른 한편, TDDB 시험의 결과로 이상이 나타나게 되는 질소 농도라고 하는 것은, 비산화성 열처리를 행하는 가스의 종류에 따르지 않고, 대략 일정하다는 것을 추정할 수 있는 지식을 얻었다.The inventors of the present invention also determined whether the result of the TZDB test was good or whether the abnormality resulted from the TDDB test was dependent on the nitrogen concentration of the nitrogen doping wafer but the result of the TZDB test also means that non- The nitrogen concentration at which an abnormality is found as a result of the TDDB test, on the other hand, depends on the kind of the gas (for example, hydrogen gas or argon gas) to be carried out, I got the knowledge that I can guess.

그리고, 이들 지식은, 본 발명의 완성을 위해 대단히 공헌하는 것이 되고, 본 발명자들은, 비산화성 분위기 하에서 열처리를 한 후에 TDDB 시험의 결과에 이상이 나타나게 되는 농도인 4 ×1O14atoms/cm3이하의 농도의 질소를 함유하는 질소 도핑 웨이퍼가, 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼로서 바람직하다고 하는 것을 본 출원에서 처음으로 제시하고, 기본적으로는 이것을 권리 청구의 내용으로 하고 있다.These knowledge contributes greatly to the completion of the present invention. The inventors of the present invention have found that when the heat treatment is carried out in a non-oxidizing atmosphere and the concentration is 4 x 10 14 atoms / cm 3 or less Is preferable as a silicon wafer for non-oxidative heat treatment for semiconductor device fabrication for the first time in the present application, and basically this is the content of the right claim.

또, 질소 도핑 웨이퍼를 게이트 산화막 내압 양품률(GOI)에 의해 평가를 한 경우에는, 표면에서는 충분히 수소 열처리의 효과가 나타나 있고, 또한 그 효과는 질소 도핑량과는 관계없지만, 어느 정도의 깊이의 부분에 대해 평가를 한 경우에는, 산화막 내압 양품률은 질소 농도에 대하여 의존성이 있어, 질소 도핑량에는 상한과 하한이 존재하며, 반도체 디바이스용 제품으로서 사용하는 경우에는 질소 농도가 소정의 범위 내에 있어야만 된다는 것이 밝혀졌다. 본 발명의 완성에는, 이 지식도 대단히 공헌하고 있다.When the nitrogen doped wafer is evaluated by the gate oxide withstand voltage yield (GOI), the effect of the hydrogen heat treatment is sufficiently exhibited on the surface, and the effect is not related to the nitrogen doping amount. However, In the case where the evaluation is made for the portion, the oxide film pressure-resistance yield rate depends on the nitrogen concentration, and the upper and lower limits of the nitrogen doping amount are present. When the product is used as a semiconductor device product, . In completing the present invention, this knowledge is greatly contributed.

또, 전술한 일본국 특개평 10(1998)-98047호 공보에서는「질소 농도를 적어도 1 ×1O14atoms/cm3」으로 되어 있지만, 그 근거에 관해서는 전혀 정보의 개시가 없다.In the above-described Japanese Patent Application Laid-Open No. 10 (1998) -98047, "the nitrogen concentration is at least 1 × 10 14 atoms / cm 3 ", but there is no disclosure of information on the basis thereof.

보다 구체적으로는, 본 발명에서는 다음과 같은 방법 및 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼를 제공한다.More specifically, the present invention provides the following method and a silicon wafer for non-oxidative heat treatment for semiconductor device fabrication.

(1) 질소 농도가 5 ×1O13atoms/cm3로부터 1 ×1O15atoms/cm3의 범위 내, 바람직하게는 5 ×1O13atoms/cm3로부터 8 ×1O14atoms/cm3의 범위 내, 더욱 바람직하게는 5 ×1O13atoms/cm3로부터 4 ×1O14atoms/cm3의 범위 내, 더욱 바람직하게는 1×1O14atoms/cm3로부터 4 ×1O14atoms/cm3의 범위 내에 있는 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼.(1) the nitrogen concentration is in the range of 5 x 10 13 atoms / cm 3 to 1 x 10 15 atoms / cm 3 , preferably in the range of 5 x 10 13 atoms / cm 3 to 8 x 10 14 atoms / cm 3 , More preferably in the range of 5 x 10 13 atoms / cm 3 to 4 x 10 14 atoms / cm 3 , and still more preferably in the range of 1 x 10 14 atoms / cm 3 to 4 x 10 14 atoms / cm 3 Silicon wafers for non - oxidative heat treatment for manufacturing semiconductor devices.

즉, TZDB에 의한 게이트 산화막 내압만을 고려한 경우에는, 양품의 범위로서는 질소 농도가 5 ×10l3atoms/cm3로부터 1 ×105atoms/cm3의 범위 내(TZDB에 의한 게이트 산화막 내압 양품률 90% 이상의 범위 내), 바람직하게는 질소 농도가 1×1O14atoms/cm3로부터 8 ×1O14atoms/cm3의 범위 내(TZDB에 의한 게이트 산화막 내압 양품률 95% 이상의 범위 내)가 상당하며, 이것에 더하여 정전류 TDDB를 고려한 경우에는 4 ×10l4atoms/cm3이하일 것이 요구된다. 따라서, 결국, 양품의 범위는, 5×1013atoms/cm3으로부터 1 ×1O15atoms/cm3의 범위, 5 ×1O13atoms/cm3로부터 8 ×1O14atoms/cm3의 범위, 5 ×1O13atoms/cm3로부터 4 ×1O14atoms/cm3의 범위, 1 ×1O14atoms/cm3로부터 4 ×1O atoms/cm3의 범위와 같이, 4단계로 나누어지게 되고, 이들은 제조하려고 하는 제품에 따라서 적당히 선택된다.That is, when only the gate oxide film pressure by TZDB is taken into account, the range of good products is within the range of 5 × 10 13 atoms / cm 3 to 1 × 10 5 atoms / cm 3 (gate oxide withstand yield of 90 by TZDB (Preferably within a range of 1% to 10%), preferably, the nitrogen concentration is within the range of 1 x 10 14 atoms / cm 3 to 8 x 10 14 atoms / cm 3 (within the range of the gate oxide film breakdown voltage yield ratio 95% In addition, in consideration of the constant current TDDB, it is required to be 4 × 10 14 atoms / cm 3 or less. Consequently, the range of good products is 5 × 10 13 atoms / cm 3 to 1 × 10 15 atoms / cm 3 , 5 × 10 13 atoms / cm 3 to 8 × 10 14 atoms / cm 3 , Such as a range of 1 × 10 13 atoms / cm 3 to 4 × 10 14 atoms / cm 3 , and a range of 1 × 10 14 atoms / cm 3 to 4 × 10 20 atoms / cm 3 , Depending on the product to be used.

또, 열처리용 실리콘 웨이퍼의 종류로서는, 수소 분위기 하에서 열처리에 제공되는 수소 열처리용 실리콘 웨이퍼, 아르곤 분위기 하에서 열처리에 제공되는 아르곤 열처리용 실리콘 웨이퍼, 또는 수소나 아르곤의 혼합 가스의 분위기 하에서 열처리에 제공되는 혼합가스 열처리용 실리콘 웨이퍼 등이 있지만, 웨이퍼 표층의 결정 결함을 저감하기 위한 비산화성 가열 처리(무산소 상태에서의 어닐링 처리)의 모두가 본 발명의 범위에 포함된다.Examples of the types of the silicon wafers for heat treatment include silicon wafers for heat treatment of hydrogen provided for heat treatment under a hydrogen atmosphere, silicon wafers for heat treatment of argon provided for heat treatment in an argon atmosphere, or silicon wafers for heat treatment in a mixed gas of hydrogen or argon A mixed gas heat treatment silicon wafer, and the like. However, all of the non-oxidizing heat treatment (annealing treatment in an oxygen-free state) for reducing crystal defects in the wafer surface layer are included in the scope of the present invention.

(2) 쵸크랄스키법에 의해 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법에 있어서, 질소를 도핑하여, 질소 농도가 5 ×1O13atoms/cm3로부터 4×1014atoms/cm3가 되는 부분을 형성하는 조건으로 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법. 특히, 쵸크랄스키법에 의해 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법에 있어서, 질소를 도핑하여, 질소 농도가 1×1O14atoms/cm3로부터 4 ×1O14atms/cm3가 되는 부분을 형성하는 조건으로 실리콘 단결정을 인상하여 비산화성 열처리용 실리콘 웨이퍼 제작용 실리콘 잉곳을 제조하는방법.(2) A method for producing a silicon ingot by pulling up a silicon single crystal by the Czochralski method, wherein nitrogen is doped so that the nitrogen concentration becomes 5 x 10 13 atoms / cm 3 to 4 x 10 14 atoms / cm 3 Wherein the silicon ingot is produced by pulling up the silicon single crystal under the condition of forming the silicon ingot. Particularly, in a method of manufacturing a silicon ingot by pulling up a silicon single crystal by the Czochralski method, the silicon ingot is doped with nitrogen, and a portion where the nitrogen concentration is 1 x 10 14 atoms / cm 3 to 4 x 10 14 atms / cm 3 The silicon ingot for producing a silicon wafer for non-oxidative heat treatment is produced.

본 발명의 하나의 실시예에서는, 상기와 같은 반도체 디바이스 제조용 열처리용 실리콘 웨이퍼는 쵸크랄스키법(CZ 법)으로 제조한다. 이 경우에는, 쵸크랄스키법에 의해, 그 일부분 또는 전체의 질소 농도가 5 ×1013∼ 1 ×1O15atoms/cm3가 되도록 질소를 도핑하여 실리콘 단결정을 인상하고, 실리콘 잉곳을 제조하고, 상기 실리콘 잉곳으로부터 질소 농도가 5 ×1013∼1 ×1O15atoms/cm3의 부분, 바람직하게는 1 ×1014∼ 8 ×1O14atoms/cm3의 범위에 있는 부분을 잘라 내고, 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼, 특히 수소 열처리용 실리콘 웨이퍼 또는 아르곤 어닐링용 실리콘 웨이퍼로 한다. 또, CZ 법을 사용하는 경우에는, 융액에 자장을 거는 방식(MCZ 법)도 채용할 수 있다.In one embodiment of the present invention, the silicon wafer for heat treatment for manufacturing a semiconductor device is manufactured by the Czochralski method (CZ method). In this case, nitrogen is doped by a Czochralski method so that the nitrogen concentration of a part or the whole thereof is 5 × 10 13 to 1 × 10 15 atoms / cm 3 to pull up the silicon single crystal, A portion having a nitrogen concentration in a range of 5 × 10 13 to 1 × 10 15 atoms / cm 3 , preferably 1 × 10 14 to 8 × 10 14 atoms / cm 3 is cut out from the silicon ingot, A non-oxidative heat treatment silicon wafer for manufacturing, particularly, a silicon wafer for hydrogen heat treatment or a silicon wafer for argon annealing. When the CZ method is used, a method of applying a magnetic field to the melt (MCZ method) can also be employed.

또, 질소의 도핑을 위한 방법은, 결정 성장 시에 노(爐) 내에 통과되는 아르곤 가스 중에 질소를 혼입시키는 방법이나, 질화 규소를 원료 융액 중에 용해시켜 인상하여 단결정 중에 질소 원자를 도입하는 방법 등, 현재 공지된 모든 방법 및 장래 발견될 모든 방법을 사용할 수 있다.The method for doping nitrogen includes a method in which nitrogen is mixed into argon gas passing through a furnace during crystal growth, a method in which silicon nitride is dissolved in a raw material melt and pulled up to introduce nitrogen atoms into the single crystal , All currently known methods, and all methods to be found in the future.

또, 본 발명의 실시예로서는, 다음과 같은 것을 들 수 있다. 본 발명에 따른 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼(상기 기재의 비산화성 열처리용 실리콘 웨이퍼)에 대하여 수소 열처리 또는 아르곤 어닐링이 실시됨으로써 제조된 반도체 디바이스 제조용 실리콘 웨이퍼.Examples of the present invention include the following. A silicon wafer for fabricating a semiconductor device, which is produced by subjecting a silicon wafer for non-oxidative heat treatment for manufacturing a semiconductor device according to the present invention (silicon wafer for non-oxidative heat treatment of the above-described substrate) to hydrogen heat treatment or argon annealing.

가상적인 소자 수명이 고려되어 질소의 도핑량이 조정된 반도체 디바이스 제조용 실리콘 웨이퍼.A silicon wafer for semiconductor device fabrication in which the doping amount of nitrogen is adjusted in consideration of a virtual element lifetime.

질소가 도핑된 열처리 웨이퍼 상의 가상적인 소자 수명을 계측함으로써, 상기 질소가 도핑된 웨이퍼가 반도체 디바이스 제조용 웨이퍼로서 사용할 수 있는 지 여부의 판정을 행하는 것을 특징으로 하는, 질소가 도핑된 웨이퍼의 평가 방법.A method of evaluating a wafer doped with nitrogen characterized by determining whether or not the nitrogen-doped wafer can be used as a wafer for semiconductor device fabrication by measuring a virtual device lifetime on the nitrogen-doped heat-treated wafer.

상기 웨이퍼의 가상적인 소자 수명을 계측하는 방법은 TDDB 시험법인 것을 특징으로 하는 상기 기재의 웨이퍼의 평가 방법.Wherein the method for measuring the virtual element lifetime of the wafer is the TDDB test method.

또, 「가상적인 소자」라는 것은, TDDB 시험법이나 TZDB 시험법을 실시할 때에 제작되는 의사적(擬似的)인 소자 구조의 것을 의미하고, 「가상적인 소자 수명」이라는 것은, 상기 의사적인 소자 구조의 수명의 것을 의미한다.The "virtual device" means a pseudo-element structure fabricated when the TDDB test method or the TZDB test method is performed, and the "virtual device life time" means that the pseudo device Means the lifetime of the structure.

실험예로서, 본 발명자들은 여러 가지 조건으로 육성한 CZ-실리콘 단결정으로부터 실리콘 웨이퍼를 잘라 내고, 경면 연마 가공을 실시한 후에 수소 어닐링을 실시하여, 웨이퍼 깊이 방향의 결함 소멸 효과에 대해 조사를 했다.As experimental examples, the present inventors conducted a hydrogen annealing after cutting a silicon wafer from a CZ-silicon single crystal grown under various conditions, mirror-polishing it, and investigating the defect disappearance effect in the depth direction of the wafer.

<단결정의 성장><Growth of single crystals>

결정은 도펀트로서 붕소를 첨가한 직경 200mm, p형, 결정 방위 <100>이고, 결함 거동을 좌우하는 인자(因子)의 V/G1 및 V ×G2을 각각 0.13∼0.4mm2/min℃, 0.5∼10℃/min의 범위로 육성했다The decision by adding boron as a dopant 200mm diameter, p-type, crystal orientation <100>, and the V / V × G1 and G2 of the factor (因子) influencing the defective behavior as 0.13~0.4mm 2 / min ℃, 0.5 10 &lt; 0 &gt; C / min

(V: 인상 속도, G1: 고액(固液) 계면 근방의 온도 구배, G2: 결함 형성 온도대의 온도 구배).(V: pulling rate, G1: temperature gradient in the vicinity of the solid (solid) interface, and G2: temperature gradient in the defect formation temperature range).

<질소의 도핑>&Lt; Doping of nitrogen &

이러한 실리콘 단결정 잉곳의 육성 시, 질소 농도가 4.9 ×1013∼l.24×1O15atoms/cm3가 되도록 질소를 첨가했다. 또, 비교를 위하여, 질소 첨가 없는 결정도 준비했다.At the time of growing the silicon single crystal ingot, nitrogen was added so that the nitrogen concentration was 4.9 × 10 13 to 1.24 × 10 15 atoms / cm 3 . For comparison, a crystal without nitrogen addition was also prepared.

여기에서, 질소의 첨가는, 질소 가스를 CZ 노 내로 도입하는 방법이나 표면에 질화 규소막을 형성한 웨이퍼를 원료 실리콘에 혼입하는 방법(일본국 특개평 5(1993)-294780호 공보)에 의해 행했다.Here, the addition of nitrogen is carried out by a method of introducing nitrogen gas into the CZ furnace or a method of incorporating a wafer in which a silicon nitride film is formed on the surface into raw silicon (Japanese Patent Laid-Open Publication No. 1993-294780) .

<질소 농도의 정량>&Lt; Quantitation of nitrogen concentration >

질소 농도의 정량은, SIMS에 의한 측정이 가능한 부분에 관해서는 SINS에서 측정을 행함으로써 정량하고, SIMS에 의한 측정이 불가능한 부분에 관해서는, SIMS에 의해 측정된 부분으로부터 소정의 계산식을 이용하여 산출을 행함으로써 정량했다.The amount of nitrogen concentration can be quantitatively determined by performing measurement in SINS with respect to a portion where measurement by SIMS is possible and by calculating by calculation using a predetermined calculation expression from a portion measured by SIMS . &Lt; / RTI &gt;

보다 구체적으로는, SIMS(Cameca 제 IMF-6F형)에 의해, 질소의 정량의 검출 하한치(∼1 ×1O14atoms/cm3보다 충분히 큰 농도를 가지는 결정 직동부 가장 테일 부분(고화율 약 90%)에 대하여 정량을 행했다.More specifically, by using a SIMS (IMF-6F type, made by Cameca), a crystal lower edge portion having a detection lower limit (a concentration sufficiently larger than ~ 1 x 10 14 atoms / cm 3 of a fixed amount of nitrogen %).

이 경우에 있어서, 질소가 들어가 있지 않는 FZ 법으로 성장한 실리콘 결정을 블랭크로 하고, 시료 교환시에 들어간 대기로부터의 질소 가스 잔류에 의한 계측값에의 외란이 없는 것을 확인했다. 또, 질소를 이온 주입함으로써 형성했다, 질소 농도가 이미 알려진 표준 시료로 교정하여, 정량을 행했다.In this case, it was confirmed that there was no disturbance in the measurement value due to the residual nitrogen gas from the atmosphere when the sample was exchanged, with the silicon crystal grown by the FZ method not containing nitrogen. Further, the sample was formed by ion implantation of nitrogen. The nitrogen concentration was calibrated with a known standard sample and quantified.

SIMS에 의한 측정을 할 수 없는 위치에서의 질소 농도는, 다음의 계산식에 의해 산출했다.The nitrogen concentration at the position where the measurement by the SIMS can not be performed was calculated by the following calculation formula.

Cs= k Co ( 1 - L )k-1 Cs = kCo (1-L) k-1

Cs: 결정중의 불순물 농도, Co: 초기의 융액 중의 불순물 농도, L: 고화율 K: 질소의 편석 계수는 업계에서 자주 사용하고 있는 Yatsurugi, et.a1 (1973)J. Electrochem.Soc.120.975.의 문헌으로부터 O.0007로 했다.C is the impurity concentration in the crystal, Co is the impurity concentration in the initial melt, L is the degree of solidification, and K is the segregation coefficient of nitrogen. Yatsurugi et al. (1973) J. It was O.0007 from the literature of Electrochem.Soc. 120.975.

상기의 계산식은, 융액 실리콘 중의 질소 불순물이 결정에 받아들여지는 농도를, 불순물 고유의 편석 계수 k를 이용하여 나타낸 것이다.The above equation expresses the concentration at which the nitrogen impurity in the silicon melt is taken in by using the segregation coefficient k inherent to the impurity.

또, 상기 식은, 편석 현상을 나타낸 식이다. 그리고, 편석 현상에 의하면, 결정의 성장과 동시에 불순물 농도(질소 농도)는 증가시켜 나가, 결정 직동부 가장 테일 부분에서는 고농도가 되고, SIMS의 질소의 정량의 검출 하한치(∼1 ×1014atoms/cm3를 넘게 된다.In addition, the above equation is an expression showing a segregation phenomenon. According to the segregation phenomenon, the impurity concentration (nitrogen concentration) increases at the same time as the crystal grows, and the concentration becomes high in the crystal tail portion of the crystal, and the detection lower limit (~ 1 x 10 14 atoms / cm &lt; 3 & gt ;.

이러한 점에서, 본 실시예에서는, 결정 직동부 가장 테일 부분(고화율 약 9O%)에서 SIMS에 의해 질소 농도를 계측하는 것으로 하고, 그 값을 이용하여 각 결정 위치에서의 농도를 상기의 식으로부터 산출하도록 한 것이다.In this respect, in this embodiment, the nitrogen concentration is measured by the SIMS at the tail portion of the crystal straight portion (about 95% of the solidification rate), and the concentration at each crystal position is calculated from the above formula .

<웨이퍼의 열처리><Heat Treatment of Wafer>

전술한 바와 같이 하여 질소를 도핑하고, 정량한 웨이퍼에 대하여 수소 열처리(수소 어닐링) 및 아르곤 어닐링을 실시했다. 수소 어닐링 조건 및 아르곤 어닐링은, 일반적인 1200℃ ×1시간의 처리로 하고, 각각 수소 열처리 직후 및 아르곤 어닐링 직후의 상태와, 수소 처리 후 표층 3㎛을 제거한 상태 및 아르곤 어닐링 후 표층 3㎛을 제거한 상태에서 게이트 산화막 내압 특성(GCI)을 조사했다.The wafer was doped with nitrogen as described above, and subjected to hydrogen heat treatment (hydrogen annealing) and argon annealing. Hydrogen annealing conditions and argon annealing were carried out under the conditions of a general treatment of 1200 DEG C for 1 hour and a state immediately after the hydrogen heat treatment and a state just after the argon annealing and a state after removing 3 mu m of the surface layer after the hydrogen treatment and a state of removing 3 mu m of the surface layer after the argon annealing The gate oxide breakdown voltage characteristic (GCI) was investigated.

<수소 열처리(수소 어닐링) 웨이퍼의 평가><Evaluation of hydrogen annealing (hydrogen annealing) wafer>

[게이트 산화막 내압(GOI)][Gate oxide pressure (GOI)]

게이트 산화막 내압은 웨이퍼 상에 MOS 구조를 형성하고, 거기에 전압을 인가하여 측정하는 것이다. 그리고, 3㎛ 연마 후의 게이트 산화막 내압을 측정하는 경우에는, 웨이퍼 표면을 3㎛정도 연마한 후에, 거기에 MOS 구조를 형성하여 전압을 인가하여 측정한다.The gate oxide film breakdown voltage is measured by forming a MOS structure on a wafer and applying a voltage thereto. In the case of measuring the gate oxide film breakdown after polishing by 3 탆, the surface of the wafer is polished by about 3 탆, and a MOS structure is formed thereon, and a voltage is applied to measure it.

[TZDB(Time Zero Dielectric Breakdown)시험][Time Zero Dielectric Breakdown (TZDB) Test]

먼저, TZDB에 의한 게이트 산화막 내압을 측정함에 있어서, 이 실험예에서 채용한 측정 방법에서는, 게이트 전극으로서 1Omm2의 폴리실리콘 전극을 채용하고, 스텝 전압 인가법으로 전압을 인가했다. 또, 산화막 두께는 25nm 이다. 또한, 측정 온도는 실온(25℃)이며, 내압 판정 전류는 10㎂이다.First, in the measurement of the gate oxide film dielectric breakdown by TZDB, in the measurement method employed in this Experimental Example, as a gate electrode employing the polysilicon electrode of 1Omm 2, followed by applying a voltage to a step voltage application method. The thickness of the oxide film is 25 nm. The measurement temperature is room temperature (25 占 폚), and the breakdown voltage determination current is 10 占..

그 결과, 도 1에 도시된 바와 같이, 수소 처리 직후의 산화막 내압 양품률은, 질소 농도나 성장 조건에 따르지 않고 대략 100%로 되었다.As a result, as shown in Fig. 1, the yield of the oxide film pressure-resistant product immediately after the hydrotreating was approximately 100% regardless of the nitrogen concentration and growth conditions.

그러나, 수소 처리 후, 표층 3㎛을 제거한 후 산화막 내압의 검사를 해 보면, 도 2에 도시된 바와 같이, 6 ×lO14atoms/cm3까지는 질소 농도의 증가와 동시에 양품률이 증가해 나가지만, 그 이상이 되면 양품률은 도리어 저하되어 버린다는 것을 알았다.However, as shown in FIG. 2, when the surface layer 3 m was removed after the hydrotreatment, the surface area of the oxide layer was increased to 6 × 10 14 atoms / cm 3 , , And when it is more than that, the yield rate is rather lowered.

여기에서, 디바이스의 고집적화에 따라 중요도를 증대하고 있는 웨이퍼 표층(디바이스 활성층)의 완전성을 고려하면, 표층으로부터 3㎛의 깊이에서의 산화막 내압 양품률은 적어도 90%는 유지해야 한다.Here, in consideration of the completeness of the wafer surface layer (device activation layer), which is increasing in importance as the device is highly integrated, the yield of the oxide film pressure resistance at the depth of 3 탆 from the surface layer should be maintained at least 90%.

그리고, 도 2로부터 산화막 내압 양품률을 90% 이상으로 하기 위해서는, 질소 농도가 5 ×1013∼1 ×1O15atoms/cm3의 범위 내에 있을 필요가 있다는 것을 알 수 있고, 제품으로서 더욱 바람직하다고 하는 산화막 내압 양품률 95% 이상을 달성하기 위해서는 1 ×1014∼8 ×1O14atoms/cm3의 범위에 질소 농도를 설정해야 하는 것을알 수 있다.2, it is found that the nitrogen concentration needs to be in the range of 5 × 10 13 to 1 × 10 15 atoms / cm 3 in order to make the yield of the oxide film withstand voltage higher than 90% It is found that the nitrogen concentration must be set in the range of 1 x 10 14 to 8 x 10 14 atoms / cm 3 in order to attain the oxide yield voltage of 95% or more.

[정전류 TDDB(Time Dependent Dielectric Breakdown)시험][Constant current TDDB (Time Dependent Dielectric Breakdown) test]

정전류 TDDB는, 전류를 일정하게 되도록, 소정의 시간 경과 후의 산화막의 파괴를 소자에 가해진 전압 변화로 보는 것이다. 측정에 있어서는, 산화막 내압의 검사와 같이, MOS 구조를 형성한다.The constant current TDDB refers to a change in the voltage applied to the element by the breakdown of the oxide film after a predetermined time elapses so that the current becomes constant. In the measurement, a MOS structure is formed as in the inspection of the oxide film breakdown voltage.

측정에 있어서, 이 실험예에서 채용한 측정 방법에서는, 전극으로서 1mm2의 폴리실리콘 전극을 채용했다. 또, 산화막 두께는 25nm 이다. 또한, 측정 온도는 125℃이며, 인가전류 밀도는 50mA/cm2이며, 판정 전계는 4MV/cm 이다.In the measurement, in the measurement method employed in this experimental example, a 1 mm 2 polysilicon electrode was used as the electrode. The thickness of the oxide film is 25 nm. The measurement temperature is 125 ℃, the applied current density was 50mA / cm 2, the electric field is determined 4MV / cm.

정전류 TDDB를 측정한 경우에 있어서, 정상적인 소자는, 100초를 넘은 부근에서 순간적인 파괴가 생긴다. 그러나, 이상 소자의 경우에는, 순간적인 파괴가 생기지 않고, 경시적인 파괴가 생기기 때문에, 100초 경과 전부터 서서히 파괴가 진행된다. 이로 인하여, 판정 전계의 설정치에 의해, 결과로서, 100초 경과 후에도 파괴가 생긴 것처럼 관찰된다. 이로 인하여, 정전류 TDDB의 측정 결과를 그래프로 하면, 정상적인 소자에 관해서는 일정 시간의 경과 시(이 경우에는 대략 100초)의 부분에 플롯이 밀집하고, 그곳 이외에 플롯이 형성되지는 않지만(도 3 (A) 참조), 이상 소자의 경우에는, 그곳 이외의 100초 경과 시로부터 떨어진 장소에도 플롯이 형성되게 된다(도 3 (B)참조).In the case of measuring the constant current TDDB, a normal element is momentarily destroyed in the vicinity of 100 seconds or more. However, in the case of an abnormal element, instantaneous destruction does not occur, and destruction occurs with time, so that destruction progresses gradually before 100 seconds elapse. Due to this, as a result, it is observed as if breakage has occurred even after 100 seconds have elapsed due to the setting value of the judgment electric field. As a result, when a graph of the measurement result of the constant current TDDB is plotted, a plot is dense in a portion of a normal element when a predetermined time (in this case, about 100 seconds) elapses and a plot is not formed thereon (See Fig. 3 (A)), and in the case of an abnormal element, a plot is also formed at a position apart from the elapsed time of 100 seconds other than the above (see Fig.

열처리 웨이퍼에 있어서 이러한 이상이 발생하는 것은, 질소를 도핑하지 않는 웨이퍼를 열처리한 것에는 보이지 않는 것이며(도 3 (A) 참조), 질소를 고농도로 도핑한 웨이퍼를 열처리한 것에 대하여 나타나는 특유의 현상이다.The occurrence of such an anomaly in the heat-treated wafer is not observed when the wafer not doped with nitrogen is heat-treated (see Fig. 3 (A)), and a phenomenon unique to the heat treatment of a wafer doped with nitrogen at a high concentration to be.

또, TDDB 시험은 반도체 디바이스의 신뢰성 시험의 일종으로서, 소자의 피로에 대한 내성의 정상성(定常性)의 지표가 되는 것이다. 그리고, TDDB 시험은 시험 대상이 되는 웨이퍼로부터 제조되는 반도체 디바이스의 수명의 안정성을 추측하기 위한 가상적인 데이터를 제공하는 것이라고 파악할 수도 있다.In addition, the TDDB test is a kind of reliability test of a semiconductor device, and is an index of the steady-state resistance of the device to fatigue. The TDDB test may be regarded as providing virtual data for estimating the stability of the life of the semiconductor device manufactured from the wafer to be tested.

이 실험예에서는, 수소 열처리 후의 각 웨이퍼에서, 연마하지 않은 상태의 정전류 TDDB와 3㎛ 연마 후의 정전류 TDDB를 측정했다.In this experimental example, the constant current TDDB in the un-polished state and the constant current TDDB in the polished 3 μm were measured for each of the wafers after the hydrogen annealing.

그 결과, 다음의 표에 나타낸 데이터가 얻어졌다.As a result, the data shown in the following table was obtained.

[표 1][Table 1]

[표 2][Table 2]

여기에서, 표 1은 연마하지 않는 상태에서의 질소 농도와 정전류 TDDB 이상율의 관계를, 표 2는 3㎛ 연마 후에서의 질소 농도와 정전류 TDDB 이상율의 관계를 나타내고 있다. 이들 표에 도시된 바와 같이, 정전류 TDDB가 정상치를 나타내는 것은, 질소 농도가 4 ×1O14atoms/cm3이하의 경우이다. 따라서, 상기의 산화막 내압의 조건에 이 요건을 더함으로써, 질소가 도핑된 결정 최적 조건이라고 하는 것은, 질소 농도가 5 ×1013atoms/cm3로부터 4 ×l014atoms/cm3의 범위 내에 있는 열처리용 실리콘 웨이퍼로서, 특히, 질소 농도가 1 ×1014atoms/cm3로부터 4×1O14atoms/cm3의 범위 내에 있는 열처리용 실리콘 웨이퍼라고 하는 것이 된다.Table 1 shows the relationship between the nitrogen concentration and the constant current TDDB abnormality rate in the non-polishing state, and Table 2 shows the relationship between the nitrogen concentration and the constant current TDDB abnormality rate after 3 占 퐉 polishing. As shown in these tables, the constant current TDDB shows a normal value when the nitrogen concentration is 4 x 10 14 atoms / cm 3 or less. Therefore, by adding this requirement to the conditions of the oxide film pressure, the nitrogen-doped crystal optimum condition means that the nitrogen concentration is within a range of 5 x 10 13 atoms / cm 3 to 4 x 10 14 atoms / cm 3 As the silicon wafer for heat treatment, particularly, a silicon wafer for heat treatment having a nitrogen concentration falling within the range of 1 x 10 14 atoms / cm 3 to 4 x 10 14 atoms / cm 3 .

<아르곤 어닐링 웨이퍼의 평가>&Lt; Evaluation of argon annealing wafer &

[TZDB(Time Zero Dielectric Breakdown)시험][Time Zero Dielectric Breakdown (TZDB) Test]

TZDB 시험에 의한 게이트 산화막 내압(GOI)의 측정은, 수소 어닐링의 경우와 같은 조건으로 행했다. 단지, 아르곤 어닐링의 경우는, 6㎛ 연마 후의 게이트 산화막 내압도 측정했다. 결과를 도 4에 나타낸다. 또, 이 도 4에 있어서, 도 4 (A)는 연마하지 않는 경우와, 3㎛ 연마 후의 경우와, 6㎛ 연마 후의 경우를 각각 겹쳐 표시하고 있지만, 도 4 (B)는, 수소 어닐링을 행한 3㎛ 연마 후의 경우를 도시한 도 2와의 차이를 알기 쉽게 하기 위하여, 특히 3㎛ 연마 후의 경우의 데이터만을 실은 것이다.The gate oxide breakdown voltage (GOI) by the TZDB test was measured under the same conditions as in the case of the hydrogen annealing. In the case of argon annealing, however, the gate oxide film breakdown after polishing with 6 mu m was also measured. The results are shown in Fig. 4 (A), 4 (A), 5 (B) and 5 (B) show the case where no polishing, the case after 3 탆 polishing and the case after 6 탆 polishing are superimposed respectively, In order to make it easier to understand the difference from Fig. 2 showing the case of 3 占 퐉 polishing, only data after polishing of 3 占 퐉 are written.

이 도 4로부터 명백한 바와 같이, 질소를 도핑한 웨이퍼는, 질소를 도핑하지 않는 웨이퍼보다, TZDB 시험에 따른 게이트 산화막 내압 특성이 우수하고, 또 수소 어닐링을 행한 후의 3㎛ 연마 후의 웨이퍼와 같은 명확한 상한은 관찰되지 않는다. 따라서, 질소를 도핑한 웨이퍼에 대하여 아르곤 어닐링한 것은, TZDB 시험 상에서는 질소 농도에 대한 상한같은 것이 존재하지 않거나, 또는 수소 어닐링의 경우의 상한치인 질소 농도 1 ×1015atoms/cm3보다 상당히 위 부분에 상한치가 존재한다는것이 된다. 또한, 도 4 (A)부터 명백한 바와 같이, 아르곤 어닐링한 것은, 3㎛ 연마 후의 것도 6㎛ 연마 후의 것도, TZDB 시험의 결과에 그다지 차이가 없다.As apparent from Fig. 4, the nitrogen doped wafer exhibits excellent gate oxide breakdown voltage characteristics in accordance with the TZDB test and has a definite upper limit such as the wafer after 3 탆 polish after hydrogen annealing Is not observed. Thus, the argon anneal to the wafer doped with nitrogen, TZDB is not present to the same upper limit to the nitrogen concentration On examination, or significantly more than the upper limit of the nitrogen concentration 1 × 10 15 atoms / cm 3 in the case of hydrogen annealing top of There is an upper limit value. As is apparent from Fig. 4 (A), argon annealing is not much different from the result of the TZDB test, either after 3 μm polishing or after 6 μm polishing.

[정전류 TDDB(Time Dependent Dielectric Breakdown)시험][Constant current TDDB (Time Dependent Dielectric Breakdown) test]

정전류 TDDB 시험도, TZDB 시험 시와 같이, 수소 어닐링의 경우와 같은 조건으로 행했다. 결과를 도 5a 내지 도 7에 나타낸다.The constant current TDDB test was also performed under the same conditions as in the hydrogen annealing as in the TZDB test. The results are shown in Figs. 5A to 7.

도 5a 내지 도 5d 및 도 6a 내지 도 6d는, 질소를 전혀 도핑하지 않은 상태(도 5a로부터, 5 ×1013atoms/cm3(도 5b), 1 ×1014atoms/cm3(도 5c), 1.13 ×1014atoms/cm3(도 5d), 1.64 ×1014atoms/cm3(도 6a), 5.82 ×1014atoms/cm3(도 6 b), 1.37 ×1O15atoms/cm3(도 6c)와 질소 농도를 높여 간 경우의 정전류 TDDB 시험의 결과를 나타낸 것이다.5A to 5D and FIGS. 6A to 6D show a state in which nitrogen is not doped at all (5 × 10 13 atoms / cm 3 (FIG. 5B), 1 × 10 14 atoms / cm 3 , 1.13 × 10 14 atoms / cm 3 ( Fig. 5d), 1.64 × 10 14 atoms / cm 3 ( Fig. 6a), 5.82 × 10 14 atoms / cm 3 ( Fig. 6 b), 1.37 × 1O 15 atoms / cm 3 ( 6c) and the results of the constant current TDDB test when the nitrogen concentration is increased.

이들 도면으로부터 명백한 바와 같이, 질소 농도 1.64 ×1014atoms/cm3(도 6 a)일 때까지는 플롯의 밀집 상태에서 변화는 나타나지 않지만, 질소 농도 5.82 ×1014atoms/cm3(도 6b) 및 1.37 ×1015atoms/cm3(도 6c)일 때에는, 이상적인 소자에 특유의 플롯의 벗어남이, 100초보다 상당히 나중의 부분에도 보이게 된다.As apparent from these figures, no change occurs in the dense state of the plot until the nitrogen concentration is 1.64 x 10 14 atoms / cm 3 (FIG. 6 a), but the nitrogen concentration is 5.82 × 10 14 atoms / cm 3 At 1.37 x 10 &lt; 15 &gt; atoms / cm &lt; 3 &gt; (Fig. 6C), deviations of the plots peculiar to the ideal device are seen in much later than 100 seconds.

또, 도 6d에는, 질소를 5.82 ×1014atoms/cm3및 1.37 ×1O15atoms/cm3의 농도로 도핑한 웨이퍼를, 각각 수소 어닐링 및 아르곤 어닐링한 것을 겹쳐 표시한 것을 나타내고 있다. 또, 도 7에는, 도 5a 내지 도 6c의 것을 겹쳐 표시한 것을 나타내고 있다.FIG. 6D shows a wafer in which nitrogen is doped at a concentration of 5.82 × 10 14 atoms / cm 3 and 1.37 × 10 15 atoms / cm 3 , and the wafer is subjected to hydrogen annealing and argon annealing, respectively, in a superimposed manner. 7A and FIG. 7B show the overlapping display of FIGS. 5A to 6C.

이러한 결과로부터, 질소 도핑 웨이퍼를 아르곤 어닐링한 것에 관해서는, 정전류 TDDB 시험을 행한 결과 상에서 질소 농도 1.64 ×1014atoms/cm3(도 6a) 내지 5.82 ×1014atoms/cm3(도 6b)의 사이에 상한이 존재하는 것으로 고려되어, 이것은 수소 어닐링한 것에 대해 정전류 TDDB 시험을 행한 결과 상에서 상한으로 된 4 ×1O14atoms/cm3(도 6d)의 값과 가까운 부분에 존재한다.From these results, it can be seen that nitrogen doped wafers were subjected to argon annealing at a nitrogen concentration of 1.64 × 10 14 atoms / cm 3 (FIG. 6A) to 5.82 × 10 14 atoms / cm 3 , Which is close to the value of 4 x 10 14 atoms / cm 3 (Fig. 6 (d)) at the upper limit on the result of the constant current TDDB test for hydrogen annealed.

이러한 점에서, 질소 도핑 웨이퍼를 수소 어닐링한 것과 아르곤 어닐링한 것에 관해서는, TZDB 시험의 결과 상에서는 큰 차이가 보이지만, 정전류 TDDB 시험의 결과 상에서는 거의 차이는 보이지 않는다는 것을 알 수 있다.In this respect, it can be seen that there is a large difference in the results of the TZDB test with respect to hydrogen annealed and argon annealed nitrogen doped wafers, but there is almost no difference in the results of the constant current TDDB test.

그리고, 반도체 디바이스용 실리콘 웨이퍼(반도체 디바이스 제조용 실리콘 웨이퍼)로서는, TDDB 시험에 의한 결과도 크게 고려하지 않으면 안되기 때문에, 수소 어닐링이나 아르곤 어닐링의 대상이 되는 비산화성 열처리용 질소 도핑 웨이퍼로서는, 모두 정전류 TDDB 시험의 결과에 의해 상한으로 된 4 ×1O14atoms/cm3이하의 농도로 질소를 포함하는 것이 아니면 안된다는 것을 알 수 있다.As the silicon wafer for semiconductor devices (silicon wafer for semiconductor device fabrication), the results obtained by the TDDB test must also be taken into consideration. Therefore, as nitrogen-doped wafers for non-oxidative heat treatment to be subjected to hydrogen annealing or argon annealing, As a result of the test, it can be seen that nitrogen should be contained at the upper limit of 4 x 10 14 atoms / cm 3 or less.

도 8은 CZ 법에 의해 인상한 경우의 인상 단결정 중의 질소 농도의 변화를 나타낸 도면이다. 이 도 8에서, 횡축은 단결정 잉곳의 재료인 폴리실리콘 소재의 투입량 전체를 1로 한 경우의 고화율을 나타내고, 종축은 질소 농도를 나타낸다. 도면 중, (a)는 초기 농도가 2 ×1014인 경우의 곡선을, (b)는 초기 농도가 1 ×1014인 경우의 곡선을, (c)는 초기 농도가 5 ×1013인 경우의 곡선을 나타내고 있다.8 is a graph showing changes in the nitrogen concentration in the pulling single crystal when pulled up by the CZ method. 8, the abscissa indicates the solidification ratio when the entire amount of the polysilicon material, which is the material of the single crystal ingot, is 1, and the ordinate indicates the nitrogen concentration. In the figure, (a) when a curve in the case where the initial concentration of 2 × 10 14, (b) is a curve in the case where the initial concentration 1 × 10 14, (c) is the initial concentration of 5 × 10 13 Respectively.

이 도 8로부터 명백한 바와 같이, 질소의 편석 현상에 따라, 인상된 실리콘 잉곳의 테일 측(그래프 상에 대응하는 실리콘 잉곳의 형상이 도시되어 있음)이 질소 농도가 높아져 있다.As apparent from Fig. 8, the tail side of the pulled-up silicon ingot (the shape of the corresponding silicon ingot corresponding to the graph is shown) becomes higher in nitrogen concentration due to the segregation phenomenon of nitrogen.

이상 설명한 바와 같이, 본 발명에 의하면, 질소가 도핑된 실리콘 웨이퍼에 있어서, 제품으로서 우수한 웨이퍼 특성을 나타내는 것을 제공할 수 있다.INDUSTRIAL APPLICABILITY As described above, according to the present invention, it is possible to provide a silicon wafer doped with nitrogen that exhibits excellent wafer characteristics as a product.

Claims (8)

질소 농도가 5 ×1O13atoms/cm3로부터 1 ×1O15atoms/cm3의 범위 내에 있는 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼.Wherein the nitrogen concentration is in the range of 5 x 10 13 atoms / cm 3 to 1 x 10 15 atoms / cm 3 . 질소 농도가 5 ×1O13atoms/cm3로부터 4 ×1O14atoms/cm3의 범위 내에 있는 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼.Wherein the nitrogen concentration is in the range of 5 x 10 13 atoms / cm 3 to 4 x 10 14 atoms / cm 3 . 제1항 또는 제2항에 있어서,3. The method according to claim 1 or 2, 수소 열처리용 실리콘 웨이퍼 또는 아르곤 어닐링용 실리콘 웨이퍼인 반도체 디바이스 제조용 비산화성 열처리용 실리콘 웨이퍼.Silicon wafer for non-oxidative heat treatment for semiconductor device fabrication which is a silicon wafer for hydrogen heat treatment or a silicon wafer for argon annealing. 쵸크랄스키법에 의해 실리콘 단결정을 인상하여 실리콘 잉곳을 제조하는 방법에 있어서,A method of manufacturing a silicon ingot by pulling up a silicon single crystal by a Czochralski method, 질소를 도핑하여, 질소 농도가 5 ×1O13atoms/cm3로부터 1 ×1O15atoms/cm3로 되는 부분을 형성하는 조건으로 실리콘 단결정을 인상하여 비산화성 열처리용 실리콘 웨이퍼 작성용 실리콘 잉곳을 제조하는 방법.Nitrogen was doped to form a silicon ingot for forming a non-oxidative heat treatment silicon wafer, under the condition of forming a portion having a nitrogen concentration of 5 × 10 13 atoms / cm 3 to 1 × 10 15 atoms / cm 3 How to. 제1항 내지 제3항 중 어느 한 항에 기재된 비산화성 열처리용 실리콘 웨이퍼에 대하여 수소 열처리 또는 아르곤 어닐링이 실시됨으로써 제조된 반도체 디바이스 제조용 실리콘 웨이퍼.A silicon wafer for manufacturing a semiconductor device, which is produced by subjecting the silicon wafer for non-oxidative heat treatment according to any one of claims 1 to 3 to hydrogen heat treatment or argon annealing. 가상적인 소자 수명이 고려되어 질소의 도핑량이 조정된 반도체 디바이스 제조용 실리콘 웨이퍼.A silicon wafer for semiconductor device fabrication in which the doping amount of nitrogen is adjusted in consideration of a virtual element lifetime. 질소가 도핑된 열처리 웨이퍼 상의 가상적인 소자 수명을 계측함으로써, 상기 질소가 도핑된 웨이퍼가 반도체 디바이스 제조용 웨이퍼로서 사용할 수 있는 지 여부의 판정을 행하는 것을 특징으로 하는, 질소가 도핑된 웨이퍼의 평가 방법.A method of evaluating a wafer doped with nitrogen characterized by determining whether or not the nitrogen-doped wafer can be used as a wafer for semiconductor device fabrication by measuring a virtual device lifetime on the nitrogen-doped heat-treated wafer. 제7항에 있어서,8. The method of claim 7, 상기 웨이퍼의 가상적인 소자 수명을 계측하는 방법은 TDDB 시험법인 것을 특징으로 하는 웨이퍼의 평가 방법.Wherein the method for measuring the virtual lifetime of the wafer is a TDDB test method.
KR1020027001983A 1999-08-27 2000-08-25 Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer KR100720659B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00241186 1999-08-27
JP24118699 1999-08-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006261A Division KR20070036804A (en) 1999-08-27 2000-08-25 Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer

Publications (2)

Publication Number Publication Date
KR20020026575A true KR20020026575A (en) 2002-04-10
KR100720659B1 KR100720659B1 (en) 2007-05-21

Family

ID=17070515

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020077006261A KR20070036804A (en) 1999-08-27 2000-08-25 Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
KR1020027001983A KR100720659B1 (en) 1999-08-27 2000-08-25 Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020077006261A KR20070036804A (en) 1999-08-27 2000-08-25 Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer

Country Status (5)

Country Link
US (1) US6800132B1 (en)
EP (1) EP1215309B8 (en)
KR (2) KR20070036804A (en)
DE (1) DE60043661D1 (en)
WO (1) WO2001016409A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549589B2 (en) * 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 Silicon semiconductor substrate and manufacturing method thereof
KR20030043387A (en) * 2001-11-28 2003-06-02 주식회사 실트론 Manufacturing method of single crystal silicon wafer
JP4257080B2 (en) * 2002-07-30 2009-04-22 Sumco Techxiv株式会社 Defect detection method for silicon wafer
JP2006315869A (en) * 2005-05-10 2006-11-24 Sumco Corp Method for manufacturing nitrogen-doped silicon single crystal
JP4693188B2 (en) * 2008-07-11 2011-06-01 Sumco Techxiv株式会社 Silicon wafer etching method
JP5346744B2 (en) * 2008-12-26 2013-11-20 ジルトロニック アクチエンゲゼルシャフト Silicon wafer and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61193456A (en) 1985-02-21 1986-08-27 Toshiba Corp Manufacture of semiconductor element
JP3080338B2 (en) * 1992-06-22 2000-08-28 株式会社コプロス Pit excavator with variable machine width
DE19637182A1 (en) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Process for the production of silicon wafers with low defect density
JP4041182B2 (en) * 1997-01-27 2008-01-30 Sumco Techxiv株式会社 Silicon wafer for heat treatment and manufacturing method thereof
JP3346249B2 (en) * 1997-10-30 2002-11-18 信越半導体株式会社 Heat treatment method for silicon wafer and silicon wafer
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it

Also Published As

Publication number Publication date
US6800132B1 (en) 2004-10-05
EP1215309A4 (en) 2003-05-02
EP1215309A1 (en) 2002-06-19
WO2001016409A1 (en) 2001-03-08
DE60043661D1 (en) 2010-02-25
EP1215309B8 (en) 2010-05-19
KR100720659B1 (en) 2007-05-21
EP1215309B1 (en) 2010-01-06
KR20070036804A (en) 2007-04-03

Similar Documents

Publication Publication Date Title
KR100581047B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1732114B1 (en) Method for producing silicon wafer for IGBT
KR100573473B1 (en) Silicon wafer and method of fabricating the same
KR100781728B1 (en) Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer
EP1811065B1 (en) Use of a single crystal silicon wafer for insulated gate bipolar transistors
EP1928016B1 (en) Silicon wafer and method for manufacturing the same
EP1804283B1 (en) Manufacturing method of annealed wafer
US7964275B2 (en) Silicon wafer having good intrinsic getterability and method for its production
KR101822479B1 (en) Method for producing silicon wafer
JP5160023B2 (en) Silicon wafer and method for manufacturing silicon wafer
US7875116B2 (en) Silicon single crystal producing method, annealed wafer, and method of producing annealed wafer
KR19990077706A (en) A method for producing a silicon single crystal wafer and a silicon single crystal wafer
US6902618B2 (en) Silicon single crystal wafer having void denuded zone on the surface and diameter of above 300 mm and its production method
JP4013276B2 (en) Manufacturing method of silicon epitaxial wafer
EP2659032B1 (en) Method of manufacturing annealed wafer
KR20020026575A (en) Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer
EP1343200A1 (en) Anneal wafer manufacturing method and anneal wafer
JP4603677B2 (en) Annealed wafer manufacturing method and annealed wafer
JP3479001B2 (en) Silicon wafer manufacturing method
US7229496B2 (en) Process for producing silicon single crystal layer and silicon single crystal layer
KR100725673B1 (en) Silicon wafer
JP5434239B2 (en) Silicon wafer manufacturing method
JP2002134514A (en) Silicon wafer and its manufacturing method
JP2002134513A (en) Method for heat-treating silicon wafer

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170508

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 12