KR20020019624A - 반도체 패키지의 리드 프레임 - Google Patents

반도체 패키지의 리드 프레임 Download PDF

Info

Publication number
KR20020019624A
KR20020019624A KR1020000045481A KR20000045481A KR20020019624A KR 20020019624 A KR20020019624 A KR 20020019624A KR 1020000045481 A KR1020000045481 A KR 1020000045481A KR 20000045481 A KR20000045481 A KR 20000045481A KR 20020019624 A KR20020019624 A KR 20020019624A
Authority
KR
South Korea
Prior art keywords
lead frame
metal film
ball land
lead
paddle
Prior art date
Application number
KR1020000045481A
Other languages
English (en)
Other versions
KR100370479B1 (ko
Inventor
김영실
Original Assignee
이수남
주식회사 칩팩코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이수남, 주식회사 칩팩코리아 filed Critical 이수남
Priority to KR10-2000-0045481A priority Critical patent/KR100370479B1/ko
Publication of KR20020019624A publication Critical patent/KR20020019624A/ko
Application granted granted Critical
Publication of KR100370479B1 publication Critical patent/KR100370479B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 리드 프레임을 개시한다. 개시된 본 발명은, 리드 프레임은 반도체 칩이 접착되는 패들을 포함한다. 패들의 대향하는 두 측면 또는 네 면으로부터 반도체 칩의 본드 패드와 전기적으로 연결되는 리드들이 연장된다. 각 리드의 밑면은 절반 정도의 두께가 부분 식각되어, 식각되지 않은 리드의 밑면이 솔더 볼이 마운트되는 볼 랜드가 된다. 볼 랜드에 봉지제와의 접합 강도가 약한 금속막이 도금되어서, 봉지제가 볼 랜드로 스며들어 몰드 플래시로 작용하여도, 몰드 플래시와 봉지제간의 접합 강도가 취약하기 때문에, 몰드 플래시 제거가 용이하게 된다.

Description

반도체 패키지의 리드 프레임{LEAD FRAME OF SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 리드 프레임에 관한 것으로서, 보다 구체적으로는 패키지가 실장되는 보드와 반도체 칩간의 전기적 연결 매개체인 리드 프레임에 관한 것이다.
웨이퍼에 각종 공정에 의해 복수개의 반도체 칩이 구성되면, 스크라이브 라인을 따라 웨이퍼를 절단하여 개개의 반도체 칩으로 분리하게 된다. 분리된 개개의 반도체 칩에 대해서 보드 실장을 위한 패키징 공정이 실시된다. 패키징 공정중 최종적으로 실시되는 단계는 보드에 전기적으로 접속되는 외부 접속 단자를 형성하는 것인데, 현재에는 주로 외부 접속 단자로서 솔더 볼이 이용되고 있고, 이러한 솔더 볼을 갖는 패키지를 볼 그리드 어레이 패키지라 한다.
이러한 볼 그리드 어레이 패키지에 사용되는 종래의 리드 프레임 구조를 개략적으로 설명하면 다음과 같다. 리드 프레임의 표면은 평평하고, 반면에 밑면에는 수 개의 돌출부가 형성되어 있다. 리드 프레임의 중앙 표면에 반도체 칩이 접착되고, 각 돌출부의 밑면에 솔더 볼이 마운트되어진다. 즉, 각 돌출부의 밑면이 솔더 볼이 마운트되는 볼 랜드가 된다.
그러나, 종래의 리드 프레임은 봉지제로 봉지하기 위한 트랜스퍼 몰딩 공정시, 볼 랜드에도 봉지제가 스며들어 볼 랜드를 막게 되는 문제가 있다. 볼 랜드 영역이 줄어들게 되면, 솔더 볼의 접촉 면적이 감소되므로, 이에 의해 솔더 볼의 접합 강도가 매우 취약해지게 된다. 그러므로, 볼 랜드로 스며든 봉지제 부분, 즉 몰드 플래시를 제거하기 위한 화학적 제거 공정과 고압수를 분사하는 공정이 반드시 수반되어야 하는 문제가 유발된다.
따라서, 본 발명은 종래의 리드 프레임이 안고 있는 문제점을 해소하기 위해 안출된 것으로서, 리드 프레임의 볼 랜드에 형성된 몰드 플래시 제거가 용이한 반도체 패키지의 리드 프레임을 제공하는데 목적이 있다.
도 1은 본 발명의 실시예 1에 따른 리드 프레임의 저면도.
도 2 및 도 3은 본 발명의 실시예 1에 따라 리드 프레임의 볼 랜드 처리 방식을 순차적으로 나타낸 단면도.
도 4는 본 발명의 실시예 2에 따른 리드 프레임의 저면도.
도 5 및 도 6은 본 발명의 실시예 2에 따라 리드 프레임의 볼 랜드 처리 방식을 순차적으로 나타낸 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
10,40 ; 패들 20,50 ; 리드
21,51 ; 볼 랜드 30,70 ; 금속막
60 ; 솔더 레지스트
상기와 같은 목적을 달성하기 위해, 본 발명에 따른 리드 프레임은 다음과 같은 구성으로 이루어진다.
실시예 1에 따라, 리드 프레임은 반도체 칩이 접착되는 패들을 포함한다. 패들의 대향하는 두 측면 또는 네 면으로부터 반도체 칩의 본드 패드와 전기적으로 연결되는 리드들이 연장된다. 각 리드의 밑면은 절반 정도의 두께가 부분 식각되어, 식각되지 않은 리드의 밑면이 솔더 볼이 마운트되는 볼 랜드가 된다. 볼 랜드에 봉지제와의 접합 강도가 약한 금속막이 도금되어서, 봉지제가 볼 랜드로 스며들어 몰드 플래시로 작용하여도, 몰드 플래시와 봉지제간의 접합 강도가 취약하기 때문에, 몰드 플래시 제거가 용이하게 된다.
실시예 2에서는 리드가 식각되지 않는다. 대신에, 리드 밑면 전체가 금속막으로 도금된다. 금속막의 밑면에는 그의 일부분, 즉 볼 랜드가 되는 소정 영역만을 노출시키는 솔더 레지스트가 도포된다.
상기된 본 발명의 구성에 의하면, 볼 랜드에 봉지제와의 접합 강도가 취약한 금속막이 도금되므로써, 비록 트랜스퍼 몰딩 공정시 봉지제가 볼 랜드가 스며들어 몰드 플래시가 형성되어도, 몰드 플래시가 금속막에 접합된 강도가 취약하기 때문에, 몰드 플래시를 쉽게 제거할 수가 있게 된다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
[실시예 1]
도 1은 본 발명의 실시예 1에 따른 리드 프레임의 저면도이고, 도 2 및 도 3은 리드 프레임의 볼 랜드 처리 방식을 순차적으로 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 실시예 1에 따른 리드 프레임은 패들(10)과, 이 패들(10)의 네 면으로부터 연장된 리드(20)를 포함한다. 패들(10)의 표면에 반도체 칩이 접착된다. 리드(20)의 표면이 반도체 칩의 본드 패드와 예를 들어서, 금속 와이어와 같은 수단을 매개로 전기적으로 연결된다.
한편, 도 2에 상세히 도시된 바와 같이, 리드(20)의 밑면은 절반 정도의 두께가 부분 식각되므로써, 식각되지 않는 부분이 식각된 부분보다 돌출되고, 이 돌출된 부분의 밑면이 바로 솔더 볼이 마운트되는 볼 랜드(21)가 된다.
볼 랜드(21)에 솔더 볼을 마운트하기 전에, 리드 프레임의 상부 영역을 봉지제로 몰딩하는 트랜스퍼 몰딩 공정이 실시되는데, 이때 봉지제의 일부분이 볼 랜드(21)로 스며들어, 볼 랜드(21)에 몰드 플래시가 형성되는 경우가 많다.
이러한 몰드 플래시는 대부분 구리 재질인 볼 랜드(21)와의 접합 강도가 매우 높기 때문에, 몰드 플래시를 제거하기 위한 공정, 예를 들어서 화학적 제거 공정이나 고압수를 분사하는 공정에 의해서도 쉽게 제거되지 않는 문제가 있다.
이러한 문제를 해소하기 위해서, 도 3에 도시된 바와 같이, 볼 랜드(21)에 봉지제와의 접합 강도가 매우 취약한 재질인 금속막(30)을 도금한다. 따라서, 금속막(30)에 몰드 플래시가 접합되어도, 금속막(30)은 몰드 플래시와의 접합 강도가 매우 취약하기 때문에, 상기된 몰드 플래시 제거 공정을 통해서 몰드 플래시를 매우 쉽게 제거할 수가 있게 된다. 한편, 금속막(30)으로는 니켈, 금, 은, 및 크롬으로 구성된 그룹으로부터 선택된 하나의 금속 또는 2가지 이상으로 이루어진 합금인 것이 바람직하다.
[실시예 2]
도 4는 본 발명의 실시예 2에 따른 리드 프레임을 나타낸 저면도이고, 도 5 및 도 6은 리드 프레임의 볼 랜드 처리 방식을 순차적으로 나타낸 단면도이다.
도 4에 도시된 바와 같이, 본 실시예 2에 적용되는 리드 프레임(40)은 실시예 1과 마찬가지로 패들(40)과 리드(50)를 포함한다. 다만, 도 5에 도시된 바와 같이, 리드(50)의 밑면은 식각되지 않고 원래 두께로 유지된다.
대신에, 도 6에 도시된 바와 같이, 리드(50)의 밑면 전체에 실시예 1에서 언급된 금속막(70)이 도금된다. 그리고, 금속막(70)의 소정 부위, 즉 볼 랜드(51)가 되는 부위 만이 노출되도록, 솔더 레지스트(60)가 금속막(70)의 밑면에 형성된다. 이러한 리드 프레임은 그의 리드(50)가 식각되지 않고 원래 두께로 유지되므로써, 실시예 1에 따른 리드 프레임보다 강도적인 측면에서 유리한 잇점이 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 리드 프레임의 볼 랜드에 봉지제와의 접합 강도가 매우 취약한 금속막이 도금되므로써, 비록 금속막에 몰드 플래시가 접합되어도, 서로간의 접합 강도가 매우 취약하기 때문에 몰드 플래시 제거 공정을 통해서 몰드 플래시를 매우 쉽게 제거할 수가 있게 된다.
이상에서는 본 발명에 의한 리드 프레임을 실시하기 위한 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 않고,이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 반도체 칩이 접착되는 패들;
    상기 패들의 대향하는 두 측면 또는 네 면 모두로부터 연장되고, 표면은 상기 반도체 칩의 본드 패드와 전기적으로 연결되며, 밑면에는 솔더 볼이 마운트되는 볼 랜드가 형성되는 리드들;
    상기 리드의 볼 랜드에 도금된 금속막을 포함하고,
    상기 금속막은, 상기 패들과 리드의 상부 영역을 봉지하는 봉지제와의 접합 강도가 취약한 재질이어서, 상기 볼 랜드로 스며들어 금속막에 접합된 몰드 플래시를 금속막으로부터 쉽게 제거 가능하도록 구성된 것을 특징으로 하는 반도체 패키지의 리드 프레임.
  2. 제 1 항에 있어서, 상기 리드 프레임의 밑면은 부분 식각되어 밑면이 볼 랜드가 되는 돌출부가 형성되고, 상기 돌출부의 밑면에 상기 금속막이 도금된 것을 특징으로 하는 반도체 패키지의 리드 프레임.
  3. 제 1 항에 있어서, 상기 금속막의 밑면에, 볼 랜드로서 작용하게 되는 금속막의 소정 부위만이 노출되도록 솔더 레지스트가 도포된 것을 특징으로 하는 반도체 패키지의 리드 프레임.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 금속막은 니켈, 금, 은, 및 크롬으로 구성된 그룹으로부터 선택된 하나의 금속 또는 2가지 이상으로 이루어진 합금인 것을 특징으로 하는 반도체 패키지의 리드 프레임.
KR10-2000-0045481A 2000-08-05 2000-08-05 반도체 패키지의 리드 프레임 KR100370479B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045481A KR100370479B1 (ko) 2000-08-05 2000-08-05 반도체 패키지의 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045481A KR100370479B1 (ko) 2000-08-05 2000-08-05 반도체 패키지의 리드 프레임

Publications (2)

Publication Number Publication Date
KR20020019624A true KR20020019624A (ko) 2002-03-13
KR100370479B1 KR100370479B1 (ko) 2003-01-30

Family

ID=19681921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045481A KR100370479B1 (ko) 2000-08-05 2000-08-05 반도체 패키지의 리드 프레임

Country Status (1)

Country Link
KR (1) KR100370479B1 (ko)

Also Published As

Publication number Publication date
KR100370479B1 (ko) 2003-01-30

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7129116B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TWI587414B (zh) 先進四方扁平無引腳封裝結構及其製造方法
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
KR100789348B1 (ko) 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
US6828688B2 (en) Resin-sealed semiconductor device, circuit member used for the device, and method of manufacturing the circuit member
US9177837B2 (en) Fabrication method of semiconductor package having electrical connecting structures
KR20010061849A (ko) 웨이퍼 레벨 패키지
JP2000058711A (ja) Cspのbga構造を備えた半導体パッケージ
US6348416B1 (en) Carrier substrate for producing semiconductor device
JPH08279591A (ja) 半導体装置とその製造方法
KR100370479B1 (ko) 반도체 패키지의 리드 프레임
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR20020012053A (ko) 볼 그리드 어레이 패키지
US20020076852A1 (en) Method for manufacturing a component which is encapsulated in plastic, and a component which is encapsulated in plastic
KR20020012054A (ko) 반도체 패키지용 리드 프레임의 볼 랜드 형성 방법
KR100290783B1 (ko) 반도체 패키지
KR100345162B1 (ko) 볼 그리드 어레이 패키지
KR100379086B1 (ko) 반도체패키지제조방법
KR20010068592A (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2000260897A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
KR20010068590A (ko) 웨이퍼 레벨 패키지
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170111

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190108

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200108

Year of fee payment: 18