KR20020017136A - 전계 방출형 냉음극 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 전계 방출형 냉음극 소자 및 그 제조방법에 관한 것으로서, 이미터와 이미터 사이에 형성된 절연층안에 홈부를 형성하고, 상기 홈부에 비증발형 게터를 삽입하여 감광성 수지 PR의 홈을 파기 위한 마스크 패터닝을 위해 도포하고, 상기 패터닝 후 Rie 기법을 사용하여 홈을 형성하며, 상기 홈 형성 후 절연성을 위해 BPSG를 화학기상성장법(CVD)를 이용하여 성장시킨 후 열처리하여 평탄화작업을 수행하고, 상기 평탄화 작업 수행 후 비 증발형 게터를 증착하며, 상기 비 증발형 게터 증착 후 게이트재를 성막하고, 상기 게이트재를 스퍼터 또는 증착에 의해 성막하며, 상기 희생층을 리프트오프 방법으로 제거하여 전계방출 캐소드를 형성함으로써, 전자방출능력을 저하시키는 소자내부의 잔류가스(residual gas)를 최소화하여 소자의 신뢰성을 향상시키고 배기시간을 단축시켜 생산성을 향상시키는 장점을 갖으며, 또한 본 발명의 홈부와 게이터부(101)를 이미터전극주변의 절연층에 삽입할 경우 상기 잔류가스제거 이득과 더불어 이미터전극과 게이트전극간의 단락위험이 사라져 진공도를 최대로 향상시킴과 동시에 전극간의 방전을 최소화할 수 있는 효과를 갖는다.

Description

전계 방출형 냉음극 소자 및 그 제조방법{Field emission cold cathode device and manufacture method thereof}

본 발명은 평판형 디스플레이의 음극중 전계 방출형 냉음극의 구조에 관한 것으로, 특히 일정한 홈을 냉음극에 형성하여 고전압 인가시 발생되는 방전을 방지하여 안정적인 특성을 유지함과 동시에 전자방출능력을 저하시키는 소자내부의 잔류가스(residual gas)를 최소화하여 소자의 신뢰성을 향상시키고 배기시간을 단축시켜 생산성을 향상시키기 위한 전계 방출형 냉음극 소자 및 그 제조방법에 관한 것이다.

도 1 은 종래의 일반적인 전계 방출 표시소자의 개략적 구조도로서, 풀컬러(full color)의 표시장치로 되어 있는 상기 표시장치는 스트라이프(stripe) 형상으로 형성된 R(12R)(12a), G(12G)(12b), B(12G)(12c) 형광체가 상부 기판(10)의 내면에 형성되어 있고, 상기 상부 기판(10)과 R, G, B 형광체의 사이에 애노드(Anode) 전압을 인가하기 위하여 투명전극의 일종인 ITO 애노드 전극층(11)이 형성되어 있으며, 또한 전자 방출부가 형성되는 하부 기판(20)에는 다수의 전계 방출 캐소드(FEC)로 이루어지는 FEC 어레이(24)가 형성되어 있으며, 상기 FEC 어레이(24)로부터 방출된 전자가 상기 애노드 전극(11)에 의해 포착되어 상기 애노드전극에 피착된 형광체가 발광하도록 되어 있다.

상기 전계 방출에 대한 개략적인 설명을 하면 다음과 같다.

먼저 금속 또는 반도체 표면의 인가전압을 109[V/m] 정도로 하면, 터널링 효과에 의해 전자가 전위 장벽을 통과하여 상온에서도 진공중에 전자 방사가 행해지도록 하는데 이를 전계 방출(Field Emission)이라 하며, 이와 같은 원리로 전자를 방사하는 캐소드를 전계방출 캐소드(Field Emission Cathode) 혹은 전계 방출 소자라 부르고, 또한 이는 열방사형 음극을 사용하지 않으므로 냉음극이라 부른다.

근래에 반도체 미세 가공 기술을 구사하여 마이크론 사이즈의 전계 방출 캐소드로 이루어지는 면방사형의 전계 방출 캐소드를 제작하는 것이 가능하며, 상기 전계 방출 캐소드를 기판상에 다수개 형성한 FEC 어레이는 그의 각 에미터로부터 방사된 전자를 형광면에 조사함으로써 평면형의 표시장치나 각종의 전자장치를 구성하는 전자 공급수단으로서 사용하는 것이 가능하게 되어 있다.

이와 같은 전계 방출 캐소드의 일례로서 스핀트(Spint)형이라 불리우는 전계 방출 캐소드 어레이(이하 FEAs라 칭함)가 알려져 있는데(Jounal of Applied Physics. Vol. 39.No.7 p3504, 1986), 이는 다시 스핀트형 냉음극이라 불리기도 하며 열음극과 비교하여 높은 전류밀도를 얻을 수 있고, 방출전자의 속고 분포가 작은 잇점을 갖으며, 또한 상기 FEAs(24)는 종래의 전자현미경에 사용하고 있는 단일의 전계방출형 이미터와 비교하면 전류 잡음이 작고, 수 10∼200V의 낮은 전압으로 동작하는 특징을 갖으며, 상기 전자현미경에 사용하고 있는 단일의 전계방출형 이미터는 동작환경이 10 - 8 Torr 정도의 초 고진공도가 필요하지만 상기 FEAs는 이미터의 매우 근접한 부근에 구성된 게이트 전극 구조가 있는 것과 10-6 Torr 정도의 진공도의 유리관에서도 동작하는 특징을 갖는다.

상기 도 1은 FEAs의 구조로 화상을 표시하기 위하여 상기 R, G, B 형광체에 각각 대응되도록 하부 기판(20)위에 형성되며 서로 직교하여 형성되어 있는 캐소드 전극층(22)과 게이트 전극층(28)에 의하여 매트릭스 형태로 구동되며, 이때 상기 캐소드 전극층(22)과 게이트 전극층(28) 사이의 절연을 위하여 중간에 절연체층(26)이 형성된다. 보다 더 상세하게 설명하면 하부 기판(20)위에 스트라이프 형태의 캐소드 전극층(22)이 패터닝에 의하여 형성되어 있고, 상기 캐소드 전극층(22) 위에 하부 기판(20) 전면에 걸쳐 절연체층(26)이 형성되고 그 위에 게이트 전극층(28)이 패터닝에 의해 형성되는, 즉 캐소드 전극층(22)과 게이트 전극층(28)은 십자 모양의 매트릭스 형태로 구성되게 되며, 상기 FEAs(24)로부터 방출된 전자는 적절한 방법으로 형성된 스페이서(Spacer)(29)에 의하여 소정 간격을 유지하여 이격배향된 상부기판(10)으로 향하여 비상하여 간다.

상기와 같은 동작을 가능하게 하기 위해 상기 상부기판(10)과 하부기판(20)과의 사이에 형성되는 공간은 진공 상태로 되어 있으며, 상기 진공상태를 유지하기 위하여 상기 상부기판(10)과 하부기판(20)과의 둘레 가장자리부가 시일재(Sealant)(21)에 의해 봉착되는데, 일반적으로 상기 애노드 전극층(11)과 캐소드 전극층(22) 사이에는 전자의 가속을 위하여 약 수십 V∼수 ㎸의 전압이 인가되게 된다.

도 2 는 종래의 전계 방출 표시소자의 단면 구조도로서, 상기 FEAs의 구조와동작원리를 설명하면 다음과 같다.

상기 도 2 는 전형적인 통상의 전계 방출 표시소자를 소정의 위치에서 수직 방향으로 절단한 개략적인 단면도를 나타낸 것으로 동 도면에 표시된 바와 같이 하부기판(20)위에 캐소드 전극층(22)이 형성되어 있고, 상기 캐소드 전극층 위에 원추형으로 이루어져 전계의 발생에 의해 전자를 방출하는 다수개의 에미터(25)가 형성되며, 상기 에미터 사이에 각각의 에미터들을 각각 에워싸는 형태로 고립시키는 일체형의 절연체층(26)이 형성되며, 상기 절연체층의 상부에 캐소드 전극층(22)과 대향하는 부분이 공통인 게이트 전극층(28)이 형성된다.

또한 상기 상부 기판(10)과 하부 기판(20)은 형광체층(12)과 에미터(25)가 마주하여 공간(30)을 이루도록 스페이서(29)에 의해 소정 간격, 예를 들면 100㎛∼3㎜ 정도가 이격되게 부착되며 상기 스페이서(29)는 상기 상·하부 기판(10, 20)과 마주하여 공간(30)을 이루도록 다수개가 형성되는데, 여기에서 상기 스페이서(29)는 상부기판(10)과 하부기판(20)의 모서리를 서로 부착시킬 뿐만 아니라 전계 방출 표시소자가 대형, 즉 대화면인 경우에는 수백 내지 수천 개 가운데 부분에 형성되는데, 이때 고진공 상태인 공간(30)과 대기압 상태인 외부의 기압차로 인하여 상부기판(10)과 하부기판(20)이 서로 접촉되는 것을 방지하기 위한 기능을 수행한다.

이때 상기 상부기판(10) 내면에는 전자를 가속시키기 위한 애노드 전극층(11)이 형성되어 있고 R, G, B 형광체(12)가 한 픽셀을 이루며 형성되어 있으며, 상기 각 형광체 사이에는 색순도와 콘트라스트를 증대시키기 위하여 블랙매트릭스(23)가 형성되어 있다.

상기 도 1에서 설명한 바와 같이 캐소드 전극층(22)과 게이트 전극층(28)은 절연층을 사이에 두고 십자형태로 직교하는 매트릭스 형태로 구성되어 있어 각 교차점은 R 형광체(12R)(12a) 또는 G 형광체(12G)(12b) 또는 B 형광체(12B)(12c)에 대응되며, 또한 캐소드 전극층(22)과 게이트 전극층(28)이 교차하는 면적은 약 150㎛2∼300㎛2 정도가 되고, 상기 면적내에 약 100∼200개의 전계 방출 캐소드가 어레이를 이루며 형성되어 있다.

도 3 은 종래의 전계 방출 캐소드 어레이의 주사전자현미경 사진 특성도로서, 실제로 제조된 일반적인 스핀트 타입의 전계 방출캐소드 어레이(24)를 주사전자현미경으로 찍은 사진을 나타내고 있는데, 동그란 구멍속에 뾰족하게 보이는 팁이 에미터(25)이고 구멍 내부는 절연체층(26)이 에미터(25)를 둘러싸고 있으며, 맨 위의 표면은 게이트 전극층(28)이며, 여기에서 캐소드 전극층(22)은 나타나지 않는다.

한 서브픽셀이 발광하기 위해서는 상기 게이트 전극층(28)과 캐소드 전극층(22) 사이에 약 10V∼100V 정도의 전압이 인가되는데 이 전압차가 발생되는 캐소드 전극층(22)과 게이트 전극층(28)의 교차점에서는 에미터(25) 팁 끝에 강한 전계가 발생되어 상기 설명된 터널링 효과에 의한 전자 방출이 일어나게 되어 전자빔(27)을 형성하게 되며, 상기 에미터(25)에서 방출된 전자빔(27)은 애노드 전극층(11)에 인가되어 있는 수십V∼수㎸의 전위에 의해 가속되어 해당되는 전계 방출 캐소드 어레이(24)에 대응되어 있는 형광체에 충돌하고 그 결과 원하는 색깔의 광을 얻게 되며, 이렇게 에너지를 가진 전자가 형광체에 충돌하여 광을 발생시키는 것을 cathodoluminescence라고 하며, 그 매카니즘은 모니터나 텔레비젼에 주로 사용되는 음극선관(Cathode Ray Tube, 이하 CRT라 칭함)과 동일하며, 상기 전계방출이 용이하게 발생되고 에미터(25)에서 방출된 전자가 다른 분자나 이온의 방해없이 형광체에 도달하기 위해서는 상부기판(10)과 하부기판(20) 사이에 형성되는 공간(30)의 내부 진공도가 최소한 10^-6torr 이하가 되어야 한다.

상기 형광체에서 방출되는 광의 세기는 일반적으로 상기 캐소드 전극층(22)과 게이트 전극층(28) 사이에 인가되는 전압차에 의해서 조절되거나 인가 전압 펄스의 폭을 변조함으로써 계조 표시를 할 수 있는데 이러한 방법을 펄스 폭 변조(Pulse Width Modulation, 이하 PWM라 칭함)라 하며, 각 에미터의 구조나 전극의 형태의 차이 등으로 인해 각 픽셀마다 방출되는 전류의 변화가 발생할 수 있는데 이는 표시소자의 특성을 저하시키게 되는 문제점이 발생하게 되는데, 이러한 문제점을 해결하기 위해 캐소드 전극층(22)과 에미터 사이에 저항층을 형성하는 방법도 시도하고 있다.

동일한 인가 전압하에서 상기 에미터(25)에서 방출되는 전류량이 크면 클수록 표시소자의 휘도가 증가되며, 또한 상기 에미터에서 방출된 전자가 모두 형광체에 에너지를 전달하는 것이 이상적이나 실제의 경우에 있어서는 일부 전자는 게이트 전극층(28)에 수렴되어 누설전류로 작용하므로 표시소자의 전력 소모를 증가시키는 원인이 된다.

도 4 는 종래의 전계 방출 캐소드의 제조 공정도로서, 우선 하부기판(20) 위에 캐소드 전극층(22), 절연체층(26), 게이트 전극층(28)을 소정의 방법으로 증착시키는데(S1, S2) 이때 캐소드 전극층(22)과 게이트 전극층(28)은 주로 스퍼터링 방법으로 약 200∼300㎚ 정도의 두께로 증착시키고 절연체층(26)은 화학기상증착(CVD) 등의 방법으로 약 1㎛ 정도의 두께로 증착시킨 후 게이트 전극층(28)을 패터닝하고 절연특성이 우수한 SiO₂막을 사용하여 절연막을 식각하여(S3) 에미터(25)가 형성될 실린더 형태의 홀(cavity)을 만든다.

상기 홀을 만든 후 알루미늄 등의 물질로 약 200㎚ 두께의 희생층을 기판의 수평방향에 대하여 약 15° 각도로 경사회전증착시키고(S4), 에미터 물질을 수직 증착시키면 도 4의 5번 과정과 같이 홀 내부에 에미터가 형성되고(S5) 희생층 위에 에미터로 사용된 물질이 쌓이게 되며, 그 후 상기 희생층을 리프트오프(lift-off)방법으로 제거하면 최종적으로 전계 방출 캐소드가 형성되게 된다(S6).

상기 설명한 전계 방출 표시소자는 그 특성상 고진공의 패널이 요구되는데, 상기 에미터(25)와 게이트(28) 사이의 거리는 마이크로미터 정도의 아주 짧은 거리이므로 고진공을 확실하게 유지하지 않으면 방전 및 진공 절연파괴 등이 일어날 수 있으며, 또한 방출 전자와의 충돌에 의해 생긴 양이온이 에미터(25)로 스퍼터링되어 소자를 열화시킬 수 있다. 그밖에도 전계 방출 표시소자에서는 에미터(25)와 애노드(11) 사이의 전압이 300V∼수 ㎸ 정도로 일반적인 음극선관(CRT)에 비하여 낮은 패널 내부 공간(30)의 진공도가 낮으면 가속되는 전자는 잔류 가스와 충돌하여 에너지를 잃게 되므로 형광막에 충돌시 충분한 에너지를 전달할 수 없어 발광 휘도가 낮아지는 문제점이 있다.

이상과 같은 문제점들로 인하여 전계 방출 표시소자가 정상적으로 동작하려면 패널 내부가 10-6 Torr 내지는 바람직하게는 10-7 Torr 이하의 고진공에 놓여 있어야 하므로 전계 방출 표시소자에서는 패널 내부에 잔류하는 가스 분자를 배기하고 패키징하는 공정이 매우 중요하고도 필수적이라 할 수 있다.

도 5 a 및 도 5b 는 종래의 전계 방출 표시소자의 진공 패키징방법에 대한 개략적인 구조도로서, 하부기판(20)에 전계 방출에 의해 전자를 방출시키는 전자방출부(31)가 형성되어 있는데, 이때 상기 전자방출부는 현재 가장 일반적인 스핀트형을 기준으로 설명하였으나, 본 발명에서 전자방출부는 스핀트형으로 한정하는 것은 아니고, 다이아몬드, DLC, 카본나노튜브(Carbon Nano Tube), SCE(Surface Conduction Emitter) 등과 같은 평면형 에미터 및 MIM(Metal InsulatorMetal), MIS(Metal Insulator Semiconductor) 등과 같이 전계 방출 능력을 구비한 모든 냉음극 캐소드를 포함한다.

또한 하부기판의 소정부분에는 가스 배기를 위하여 초음파머신이나 드릴 등을 이용해 배기구멍(32)을 형성할 수 있으며, 상기 상부 기판(10)과 하부 기판(20) 사이에는 스페이서(29)가 다수 형성되어 있어 소정의 간격을 유지하도록 하며, 상기 상부기판(10)과 하부기판(20)의 둘레 가장자리부는 시일재(21)에 의하여 봉착된다.

이와 같은 구조에서 도 5a와 같이 가스 배기용 유리관인 배기 튜브(33)를 상기 배기구멍(32)에 세워놓고 프릿(frit) 유리 등의 시일재(34)를 바른 다음 퍼니스(furnace)로에서 소성을 함으로써 배기구멍에 배기 튜브(33)를 연결시키고,배기 튜브(33) 연결이 완료되면 게터(36)를 장착하고 상기 배기튜브(33)에 어댑터를 연결한 다음 진공펌프(35)를 이용하여 소자내의 가스를 배기시키는데, 이때 소자 내부의 가스를 효율적으로 배기하기 위하여 소자를 가열하면서 배기시키는 것이 일반적인 방법이다.

상기 소자내 가스의 충분한 배기 후 소자 내부의 진공도가 일정 수준에 도달하면 상기 배기 튜브(33)의 소정 위치를 고온으로 가열한 후 팁오프(tip-off)시켜 소자 내부를 완전히 밀봉하게 되며, 마지막으로 소자 내부에 남아있는 가스를 흡착함으로써 진공도를 높이는 역할을 하는 게터(36)를 활성화시키면 진공 패키징 공정이 끝나게 된다. 상기 도 5b는 진공 패키징이 끝난 전계 방출 소자의 단면도를 나타내었다.

상기와 같이 종래기술에 의한 진공 패키징 방법은 하부 기판의 소정위치에 형성된 배기 구멍(32)을 통하여 패널 내부의 가스가 배기되게 되며, 상기 상판돠 하판 사이의 갭(gap)은 수백 ㎛ 정도로 매우 좁기 때문에 가스 흐름의 용이성을 나타내는 컨덕턴스(conductance)가 낮다. 즉 가스의 흐름에 대한 저항이 크기 때문에 배기를 위한 시간이 많이 소모될 뿐만 아니라 배기 구멍(32)이 형성되어 있는 부분의 반대편에는 충분한 배기가 이루어지지 않아 전계 방출 표시소자의 동작시 방전 및 진공 절연파괴 등이 일어날 수 있으며, 잔류 가스의 대부분을 이루는 O2, CO, CO2, H2O 등과 에미터(25)가 반응하여 에미터(25)의 표면을 산화시키기도 하며, 또한 방출 전자와의 충돌에 의해 생긴 양이온이 에미터(25)로 스퍼터링되어 소자를 열화시킬 수 있는, 즉 소자의 신뢰성을 저해하는 치명적인 문제점들을 일으키게 된다.

또한 전계방출 표시소자의 동작시 상기 도 2와 같이 전자빔(27)이 형광체(12)에 충돌하여 빛을 발하게 할 때, 형광체(12)분말의 사이에 트랩(trap)되어 있던 가스 분자가 패널 내부 공간(30)으로 흘러나오기도 하고 형광체(12)를 이루는 황(sulfur)이나 아연(Zinc)과 같은 성분들이 떨어져 나와 결과적으로 소자의 진공도를 낮추게 되며, 경우에 따라서는 이러한 성분들이 에미터(25)위에 떨어져 소자의 단락(short)을 일으키는 등 여러가지 문제점을 유발하게 되며, 이처럼 진공 패키징 이후에 남아있거나 소자의 동작에 의해 발생되는 잔류 가스들을 흡착하기 위한 방법으로 게터를 사용하게 된다.

그러나 도 5b에서와 같이 게터가 패널 내부의 극히 제한적인 영역에만 형성되어 있기 때문에 그 효율 또한 낮을 수 밖에 없으며, 또한 전계 방출 표시소자용 게터로는 음극선관에서 일반적으로 사용되는 증발형 게터(evaporable getter)를 사용하는 것이 바람직하지 않다.

그 이유로는 종래 기술에 의한 전계 방출 표시소자에서 증발형 게터를 사용하게 되면 증발되어 소자 내부로 비산된 게터 물질이 전자방출부와 형광체 등에 증◎되어 소자의 오동작을 일으키게 됨으로써 종래의 전계 방출 표시소자에서는 주로 비증발형(non-evaporable getter)를 사용하게 되는데 이는 증발형 게터에 비하여 작용 표면적이 좁기 때문에 효율이 떨어지는 단점, 즉 게터(36) 사용의 본 목적인 패널 내부의 고진공을 유지하는 것이 어렵게 되는 문제점을 가지고 있다.

상기 서술한 바와 같이 종래기술에 의한 진공 패키징 방법에 의해 전계 방출표시소자를 제작하게 되면, 패널 내부의 진공을 형성하기 위한 배기 공정의 소요 시간이 길어지게 되는 문제점이 있고, 또한 패널 내부에서도 진공도의 차이가 생겨 소자의 신뢰성을 저하시킬 뿐만 아니라 게터(36)의 비효율적인 작용 때문에 소자 내부의 고진공을 유지하기가 어렵게 되어 상기 설명한 저진공도에 의한 여러가지 문제점을 야기시키게 되고 결론적으로 전계 방출 표시소자의 충분한 수명을 확보하는 것이 불가능하게 되는 문제점을 유발하게 된다.

상기 문제점을 해결하기 위해 본 발명은, 냉음극과 냉음극사이에 절연층을 형성할 수 있도록 형성한 홈안에 소정의 절연층을 형성하고, 상기 절연층 상부에 절연층외에 증발형 게터외의 이미터부의 주위에 홈을 형성한 뒤 상기 형성된 홈에 비증발형 게터를 모든 이미터와 이미터 사이에 삽입함으로써, 전계 방출 표시소자의 충분한 수명을 확보할 수 있는 대화면 게터로 작용하는 전계 방출형 냉음극 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해 본 발명은, 상기 이미터와 이미터 사이에 형성된 절연층안에 홈부를 형성하고, 상기 홈부에 비증발형 게터를 삽입한 것을 특징으로 한다.

또한 상기 목적을 달성하기 위해 본 발명은, 감광성 수지 PR의 홈을 파기 위한 마스크 패터닝을 위해 도포하는 제 1 단계, 상기 패터닝 후 Rie 기법을 사용하여 홈을 형성하는 제 2 단계, 상기 홈 형성 후 절연성을 위해 BPSG를 화학기상성장법(CVD)을 이용하여 성장시킨 후 열처리하여 평탄화작업을 수행하는 제 3 단계, 상기 평탄화 작업 수행 후 비 증발형 게터를 증착하는 제 4 단계, 상기 비 증발형 게터 증착 후 게이트재를 성막하는 제 5 단계, 상기 게이트재를 스퍼터 또는 증착에 의해 성막하는 제 6 단계 및 상기 희생층을 리프트오프 방법으로 제거하여 전계방출 캐소드를 형성하는 제 7 단계를 포함하는 것을 또 다른 특징으로 한다.

상기와 같이 본 발명에 의한 게터를 삽입할 경우 종래의 진공도보다 월등한 진공도 향상과 더불어 이미터와 게이트간의 단락을 방지할 수 있으며, 이러한 냉음극구조를 형성할 경우 종래의 진공도 저하로 인한 소자의 스파크 발생을 근본적으로 억제하게 되고 또한 게터의 전면적인 작용으로 인한 진공도 향상을 도모하여 스파크 방지를 겸한 고진공도를 동시에 달성할 수 있게 된다.

도 1 은 종래의 일반적인 전계 방출 표시소자의 개략적 구조도,

도 2 는 종래의 전계 방출 표시소자의 단면 구조도,

도 3 은 종래의 전계 방출 캐소드 어레이의 주사전자현미경 사진 특성도,

도 4 는 종래의 전계 방출 캐소드의 제조 공정도,

도 5 a 및 도 5b 는 종래의 전계 방출 표시소자의 진공 패키징방법에 대한 개략적인 구조도,

도 6 은 종래의 에미터 구조도,

도 7 은 본 발명이 적용되는 에미터 구조도,

도 8a 에서 도 8f 는 본 발명에 따른 전계 방출 표시소자의 에미터 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

100 : 전자 방출부 101 : NEG재

102 : BPSG 103 : 절연층

104 : 캐소드 전극층 105 : FEAs(이미터)

106 : SiO₂부 107 : 게이트 전극층

108 : 홈부

이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.

도 7 은 본 발명이 적용되는 에미터 구조도로서, 이미터와 이미터 사이의 절연층(103)에 소정 크기의 홈부(108)를 형성하여 게터(101)를 삽입한 구조를 나타낸 것이다.

이때 상기 형성된 홈부(108)에 NEG(Non-Evaporable Getter)를 사용하며, 또한 상기 NEG 밑에 절연제로 BPSG(Borophosphosilicate glass)(102)를 사용한다.

도 8a 에서 도 8f 는 본 발명에 따른 전계 방출 표시소자의 에미터 제조 공정도로서, 먼저 도 8a에서 처럼 감광성 수지 PR을 호믈 파기 위한 마스크 패터닝을위하여 도포하고 패터닝 작업 후 제거한다.

상기 도포의 패터닝 형성 후 도 8b와 같이 RIE 기법을 통해 홈을 형성하며, 상기 홈을 형성한 후 도 8c와 같이 절연성을 위하여 BPSG(Borophosphosilicate glass)를 화학 기상증착법(CVD)을 이용하여 성장시키는데, 완전히 충전시키지 않으며 SiO₂(106)의 상단부에 이르면 중지한 후 열처리를 하여 평탄화 작업을 수행한다.

상기 평탄화 작업이 끝나면 Getter(102)를 증착하게 되는데, 이때의 게터는 증발형 Getter가 아니라 비 증발형 Getter(NEG)(102)를 사용하게 되는데, 상기 비증발형 Getter를 사용하는 이유는 증발형 게터를 사용할 경우 게터를 비산시키는 작용에 의하여 고전위가 인가되는 게이트 전극(107)과 이미터(105)에 전하 충돌을 일으켜서 이미터가 상하게 되는 일이 발생되며 이러한 현상이 발생되면 전반적인 이미션 특성에 악영향을 주게 된다.

이때 사용되는 비증발형 게터의 재질은 Zr과 Al의 합금을 사용하며, 또다른 예로는 aadsfd와 Vanadume adsfd의 합금을 사용해도 되며, 게터를 형성하는 방법은 일반적으로 NRG재(Non-Evaporable getter)를 스퍼터 또는 증착 등을 통하여 상기 BPSG 이후에 증착시키게 된다.

상기 BPSG 증착 후 게이트를 성막하는데 도 8e는 게이트재를 스퍼터 또는 증착에 의하여 성막하는 작업을 나타낸다.

상기 성막 작업을 보면 상기 BPSG 증착 후 게이트 전극층(107)을 패터닝하고 절연막을 식각하는데, 상기 절연막은 주로 절연특성이 우수한 SiO₂막을 사용하며,상기 절연막 식각을 통하여 에미터(105)가 형성될 실린더 형태의 홀(cavity)이 만들어지며, 상기 홀 형성 후 알루미늄 등의 물질로 약 200㎚ 두께의 희생층을 기판의 수평방향에 대하여 약 15°의 각도로 경사회전증착시키며 에미터 물질을 수직 증착시키면 도 8e의 과정과 같이 홀 내부에 에미터가 형성되고 상기 희생층 위에 에미터로 사용된 물질이 쌓이게 된다.

상기 에미터 물질 형성 후 도 8f와 같이 상기 희생층을 리프트오프9lift-off) 방법으로 제거하면 최종적으로 전계 방출 소자가 형성되게 되는데, 이때 상기 희생층으로는 MGO, AL 등을 사용하며, 냉음극의 FEAs(이미터)(105)로는 W, MO, carbon nano Tube(CNT), DLC 등을 사용한다.

상기 본 발명의 NEG 게터(101)의 작용은 다음 2가지로 우선 배기튜브(133)에 위치한 증발형 게터(136)의 비산으로 인한 고진공 향상에는 한계가 있으므로, 상기 게터를 사용시에는 진공도 향상괴 더불어 이미터(105)와 매우 근접한 위치에 있으며, 이미터(105)와 게이트전극(107)간에 발생하는 잔류가스영향을 매우 강하게 소진시킬 수 있으며, 또한 상기 홈을 형성해서 BPSG 등의 절연체를 성장시킴으로서 절연특성의 향상과 더불어 이미터전극과 게이트전극 상호간 단락의 우려도 한증 줄어들게 된다.

한편 상기 홈부(108) 구성시 방전과 진공효과가 모두 고려되고, 이때 홈의 정밀도는 중요치 않으며, 크기 또한 이미터 외경의 크기와 동일하거나 유사한 정도를 유지하면 된다. 또한 상기 NEG(101) 하단부에 위치하는 BPSG재(102)도 정확한 양은 중요치 않고 절연층의 상단부에 이르면 되며, NEG(101)과 마주하는 BPSG재의상단면 역시 제조 공정시에는 균일정도는 상관이 없으나 공정후에는 반드시 열처리를 행해야 하고, 상기 열처리를 할 경우 상단면이 균일해지며 본 발명의 NEG(101)와의 결합이 원활해져 이미터전극과 게이트전극의 단락 위험을 가속적으로 감소시키게 된다.

상술한 바와 같이 본 발명에 의해 제조된 전계 방출 표시소자는, 전자방출능력을 저하시키는 소자내부의 잔류가스(residual gas)를 최소화하여 소자의 신뢰성을 향상시키고 배기시간을 단축시켜 생산성을 향상시키는 장점을 갖으며, 또한 본 발명의 홈부와 게이터부(101)를 이미터전극주변의 절연층에 삽입할 경우 상기 잔류가스제거 이득과 더불어 이미터전극과 게이트전극간의 단락위험이 사라져 진공도를 최대로 향상시킴과 동시에 전극간의 방전을 최소화할 수 있는 효과를 갖는다.

Claims (8)

1. 실리콘 기판상에 절연층과 도전성 게이트전극층을 순차적으로 적층하고, 상기 절연층과 게이트전극층을 관통하여 실리콘 기판상에 도달된 개구의 홈부를 형성하고, 상기 홈부안에 원추상의 이미터로된 전계 방출형 냉음극을 적어도 1개 포함하도록 형성된 다수의 홈부 구조를 갖는 구조체에 있어서,

   상기 이미터와 이미터 사이에 형성된 절연층안에 홈부를 형성하고, 상기 홈부에 비증발형 게터를 삽입한 것을 특징으로 하는 전계 방출형 냉음극 소자.
2. 제 1 항에 있어서, 상기 홈부는

   하부에 절연재로 BPSG를, 상부에는 비증발형 게터를 매설한 것을 특징으로 하는 전계 방출형 냉음극 소자.
3. 제 1 항에 있어서, 상기 비증발형 게터는

   지르코늄(Zirconium) + 알루미늄(Aluminum)의 합금을 성분으로 하는 것을 특징으로 하는 전계 방출형 냉음극 소자.
4. 감광성 수지 PR의 홈을 파기 위한 마스크 패터닝을 위해 도포하는 제 1 단계;

   상기 패터닝 후 Rie 기법을 사용하여 홈을 형성하는 제 2 단계;

   상기 홈 형성 후 절연성을 위해 BPSG를 화학기상성장법(CVD)를 이용하여 성장시킨 후 열처리 하여 평탄화작업을 수행하는 제 3 단계;

   상기 평탄화 작업 수행 후 비 증발형 게터를 증착하는 제 4 단계;

   상기 비 증발형 게터 증착 후 게이트재를 성막하는 제 5 단계;

   상기 게이트재를 스퍼터 또는 증착에 의해 성막하는 제 6 단계; 및

   상기 희생층을 리프트오프 방법으로 제거하여 전계방출 캐소드를 형성하는 제 7 단계를 포함하는 것을 특징으로 하는 전계 방출형 냉음극 소자의 제조방법.
5. 제 4 항에 있어서, 상기 증발형 게터는

   NEG재를 스퍼터 또는 증착을 이용하여 상기 BPSG 이후 증착하는 것을 특징으로 하는 전계 방출형 냉음극 소자의 제조방법.
6. 제 4 항에 있어서, 상기 제 4 단계는

   게터를 비산시키는 작용에 의해 고전위가 인가되는 게이트전극과 이미터에 전하 충돌을 일으켜 이미터 특성에 발생되는 악영향의 방지를 위해 비증발형 게터를 사용하는 것을 특징으로 하는 전계 방출형 냉음극 소자의 제조방법.
7. 제 4 항에 있어서, 상기 제 6 단계는

   상기 게이트전극층을 패터닝하고 절연막을 SiO₂막을 사용하여 식각하여 에미터가 형성될 실린더 형태의 홀(cavity)을 형성하는 제 1 부단계;

   상기 실린더 형태의 홀 형성 후 알루미늄 등의 물질로 소정 두께의 희생층을 기판의 수평방향에 대하여 소정 각도로 경사회전증착시키고 에미터 물질을 수직 증착시켜 홀 내부에 에미터를 형성하고 상기 희생층 위에 에미터로 사용될 물질을 적층하는 제 2 부단계로 이루어진 것을 특징으로 하는 전계 방출형 냉음극 소자의 제조방법.
8. 제 4 항에 있어서, 상기 제 7 단계는

   희생층으로 MgO, Al을 사용하고, 냉음극의 FEAs(이미터)로는 W, MO, 카본 나노 튜브(CNT) 및 DLC를 사용하는 것을 특징으로 하는 전계 방출형 냉음극 소자의 제조방법.