KR20020010320A - circuit for controlling common voltage in the Liquid Crystal Display - Google Patents

circuit for controlling common voltage in the Liquid Crystal Display Download PDF

Info

Publication number
KR20020010320A
KR20020010320A KR1020000043977A KR20000043977A KR20020010320A KR 20020010320 A KR20020010320 A KR 20020010320A KR 1020000043977 A KR1020000043977 A KR 1020000043977A KR 20000043977 A KR20000043977 A KR 20000043977A KR 20020010320 A KR20020010320 A KR 20020010320A
Authority
KR
South Korea
Prior art keywords
common voltage
liquid crystal
crystal display
resistor
variable resistors
Prior art date
Application number
KR1020000043977A
Other languages
Korean (ko)
Other versions
KR100760929B1 (en
Inventor
이준호
고두현
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000043977A priority Critical patent/KR100760929B1/en
Publication of KR20020010320A publication Critical patent/KR20020010320A/en
Application granted granted Critical
Publication of KR100760929B1 publication Critical patent/KR100760929B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A circuit for controlling common voltage of a liquid crystal display is provided to accurately adjust the common voltage to minimize flicker and applies different common voltages depending on pixel voltage levels of a liquid crystal panel to compensate for a pixel voltage difference caused by a delay in a gate line. CONSTITUTION: A circuit for controlling common voltage of a liquid crystal display includes a plurality of variable resistors(VR1,VR2) serially connected to a power supply and ground terminal, and a plurality of common voltage output ports(Vcom1,Vcom2) connected between the variable resistors. The first resistor(R1) is connected between the power supply and the variable resistors and the second resistor(R2) is connected between the variable resistors and the ground terminal.

Description

액정표시장치의 공통 전압 조절회로{circuit for controlling common voltage in the Liquid Crystal Display}Circuit for controlling common voltage in the Liquid Crystal Display}

본 발명은 액정표시장치에 관한 것으로, 특히 공통전압을 미세하게 조절할 수 있고 공통전압을 다중으로 출력할 수 있는 공통전압 조절회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a common voltage control circuit capable of finely adjusting a common voltage and outputting a common voltage multiplely.

일반적으로 액정표시장치는 박막트랜지스터와 화소전극이 배열되는 하측 유리기판과, 색상을 나타내기 위한 칼라 필터 및 공통전극이 구성되는 상측 유리기판과, 상기 상하 유리기판 사이에 채워지는 액정층으로 구성된다.In general, a liquid crystal display device includes a lower glass substrate on which a thin film transistor and a pixel electrode are arranged, an upper glass substrate on which a color filter and a common electrode are formed for displaying color, and a liquid crystal layer filled between the upper and lower glass substrates. .

이와 같이 구성되는 액정표시장치에서 공통전압은 미세하게 조절되어 공통전극에 인가되어야만 플리커(flicker) 발생을 최소화시킬 수 있다.In the liquid crystal display device configured as described above, the common voltage may be finely controlled and applied to the common electrode to minimize flicker.

이와 같이 플리커 현상을 최소화시키기 위한 종래의 액정표시장치의 공통전압 조절회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.As described above, the common voltage control circuit of the conventional liquid crystal display device for minimizing the flicker phenomenon will be described with reference to the accompanying drawings.

도 1은 종래의 액정표시장치의 공통전압 조절회로의 구성도이다.1 is a configuration diagram of a common voltage control circuit of a conventional liquid crystal display device.

종래의 액정표시장치의 공통전압 조절회로는, 도 1과 같이, 전원단(+V)과 접지단(GND) 사이에 제 1 저항(R1), 가변저항(VR1), 제 2 저항(R2)가 직렬 연결되어 있고, 상기 제 1 저항(R1)과 가변저항(VR1) 사이에 출력단(Vcom)이 연결되어 있다. 따라서, 상기 저항들에 의해 분압된 전압이 공통전압으로 출력되도록 되어 있다. 이 때, 상기 가변저항(VR1)의 저항값 변화에 따라 공통전압이 조절되도록 되어 있다. 즉, 가변저항(VR1)의 저항값이 가장 적을 때 가장 적은 공통전압(Vcom)이 출력되고 가변저항이 증가하면 상대적으로 공통전압도 증가하게 된다.In the common voltage control circuit of the conventional liquid crystal display device, as shown in FIG. 1, the first resistor R1, the variable resistor VR1, and the second resistor R2 are disposed between the power supply terminal (+ V) and the ground terminal (GND). Is connected in series, and the output terminal Vcom is connected between the first resistor R1 and the variable resistor VR1. Therefore, the voltage divided by the resistors is output to the common voltage. At this time, the common voltage is adjusted according to the change in the resistance value of the variable resistor VR1. That is, when the resistance value of the variable resistor VR1 is the smallest, the least common voltage Vcom is output, and when the variable resistor increases, the common voltage also increases relatively.

또한, 도 2는 일반적인 액정표시패널의 레이 아웃도이다.2 is a layout view of a general liquid crystal display panel.

일반적으로 액정표시 패널은 일정한 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인들과, 일정한 간격을 갖고 상기 각 게이트 라인에 수직한 방향으로 배열되는 복수개의 데이터 라인들과, 상기 각 게이트 라인과 데이터 라인이 교차하는 공간의 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소전극들과, 상기 게이트 라인의 신호에 따라 스위칭되어 상기 각 데이터 라인를 통해 공급되는 데이터 신호를 각 화소전극에 인가하는 복수개의 박막 트랜지스터들로 구성된다.In general, a liquid crystal display panel includes a plurality of gate lines arranged in one direction at regular intervals, a plurality of data lines arranged in a direction perpendicular to the gate lines at regular intervals, and each of the gate lines and data. A plurality of pixel electrodes formed in a matrix form in a pixel area of a space where lines intersect, and a plurality of thin film transistors that are switched according to a signal of the gate line and apply a data signal supplied through each data line to each pixel electrode It consists of

또한, 상기 각 게이트 라인 및 데이터 라인 일측에는 구동신호 및 데이터 신호를 공급하기 위한 구동IC가 부착되어 있다. 즉, 구동 IC가 연결될 부분의 게이트 라인 및 데이터 라인의 끝단에는 패드가 형성된다.In addition, a driving IC for supplying a driving signal and a data signal is attached to one side of each of the gate line and the data line. That is, pads are formed at ends of the gate line and the data line of the portion where the driving IC is to be connected.

이와 같은 구동IC 중 게이트 라인 구동IC에서는 각 게이트 라인에 순차적으로 펄스 신호를 인가하게 되고, 펄스신호가 인가된 게이트 라인의 박막트랜지스터는 펄스신호가 인가되는 동안 턴온되어 데이터 라인의 데이터를 각 화소전극에 인가하게 된다.Among the driving ICs, the gate line driving IC sequentially applies a pulse signal to each gate line, and the thin film transistor of the gate line to which the pulse signal is applied is turned on while the pulse signal is applied, and the data of the data line is transferred to each pixel electrode. Will be applied to.

이 때 각 픽셀전극의 전압 변화분(ΔVp)은 다음과 같다.At this time, the voltage change ΔVp of each pixel electrode is as follows.

여기서, Cgs는 박막트랜지스터의 게이트 전극과 소오스/드레인 전극간의 기생 커패시턴스이고, Cst는 스토리지 커패시턴스이며, Clc는 액정층에 의한 커패시턴스이다.Here, Cgs is the parasitic capacitance between the gate electrode and the source / drain electrode of the thin film transistor, Cst is the storage capacitance, and Clc is the capacitance by the liquid crystal layer.

여기서에서 알수 있는 바와 같이, 상기 팩셀 전압의 변동분(ΔVp)은 게이트 전압 변동분(ΔVg)에 크게 영향을 받는다.As can be seen here, the variation ΔVp of the pack cell voltage is greatly influenced by the variation of the gate voltage ΔVg.

그런데, 게이트 라인 자체의 저항 및 게이트 라인과 데이터 라인이 오버램(overlap)되는 부분의 기생 커패시턴스 등으로 인하여, 게이트 전압에 딜레이가 발생하므로, 도 2에 도시한 바와 같이, 게이트 구동 IC가 연결된 쪽에서는 픽셀 전압이 낮아지고 그 반대쪽에서는 상대적으로 픽셀전압이 높아진다. 그 이유는 실효 게이트전압 변동분(ΔVg)이 상기 게이트 구동 IC가 연결된 쪽에서 크기 때문에 픽셀전압 변동분(ΔVp)도 상대적으로 커진다. 결과적으로, 픽셀전압은 더 많이떨어지는 결과를 가져오기 때문이다.However, since the delay occurs in the gate voltage due to the resistance of the gate line itself and the parasitic capacitance of the portion where the gate line and the data line are overlapped, and so on, the side where the gate driving IC is connected as shown in FIG. 2. Decreases the pixel voltage and increases the pixel voltage on the opposite side. The reason is that the effective gate voltage variation ΔVg is larger at the side where the gate driving IC is connected, so that the pixel voltage variation ΔVp is also relatively large. As a result, pixel voltages result in more drops.

따라서, 화질이 저하된다.Therefore, the image quality deteriorates.

그러나 이와같은 종래의 액정표시장치의 공통전압 조절회로에 있어서는 다음과 같은 문제점이 있었다.However, such a common voltage control circuit of the conventional liquid crystal display device has the following problems.

즉, 종래의 공통전압 조절회로는 공통전압을 얻기 위해서 가변저항을 하나 적용한 구조이고 고정된 칩 저항을 사용함으로 해서 공통전압은 저항 배열을 통해서 다수 얻을 수 있으나, 전압 레벨(Level)간 미세 조절이 되지 않으므로 다중 공통전압 구조에서는 플리커(Flicker) 제어에 한계가 있다. 따라서 포인트가 발생하게 된다.That is, the conventional common voltage regulating circuit has a structure in which one variable resistor is applied to obtain a common voltage, and by using a fixed chip resistor, a plurality of common voltages can be obtained through a resistor array, but fine control between voltage levels is difficult. Therefore, there is a limit to flicker control in a multiple common voltage structure. Thus, a point is generated.

또한, 게이트 라인의 내부 저항 및 기생 커패시턴스 등으로 인하여 게이트 라인에 딜레이가 발생하기 때문에 게이트 구동 IC가 연결되는 부분이 게이트 구동 IC가 연결되지 않은 부분보다 상대적으로 픽셀 전압이 낮기 때문에 이를 보상해 주어야함에도 불구하고 종래의 공통전압 조절회로는 하나의 공통전압만을 출력하므로 상기의 문제점을 해결할 수 없었다.In addition, since the delay occurs in the gate line due to the internal resistance of the gate line and the parasitic capacitance, etc., the pixel voltage connected to the gate driving IC is relatively lower than the portion where the gate driving IC is not connected. Nevertheless, the conventional common voltage regulating circuit outputs only one common voltage and thus cannot solve the above problem.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 가변저항을 다수개 구비하여 각 가변저항에 의해 서로 다른 다수개의 공통전압이 출력되도록 하고 다수개의 공통전압 간의 레벨 간격을 제어할 수 있도록 하여 공통전압의 미세조절 및 플리커를 최소화할 수 있는 액정표시장치의 공통전압 조절회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, and provided with a plurality of variable resistors to output a plurality of different common voltages by each variable resistor and to control the level interval between the plurality of common voltages An object of the present invention is to provide a common voltage control circuit of a liquid crystal display device capable of minimizing voltage control and flicker.

또한, 본 발명은 게이트 라인의 딜레이로 인한 픽셀 전압 차이를 보상할 수 있도록 각 레벨을 미세하게 조절하여 다중의 공통전압을 출력할 수 있는 공통전압 조절회로를 제공하는데 또 다른 목적이 있다.In addition, another object of the present invention is to provide a common voltage control circuit capable of outputting multiple common voltages by finely adjusting each level so as to compensate for pixel voltage differences due to a delay of a gate line.

도 1은 종래의 액정표시장치의 공통전압 조절회로 구성도1 is a configuration diagram of a common voltage control circuit of a conventional liquid crystal display device

도 2는 일반적인 액정표시패널의 레이 아웃도2 is a layout view of a typical liquid crystal display panel.

도 3는 본 발명의 액정표시장치의 공통전압 조절회로 구성도3 is a configuration diagram of a common voltage control circuit of the liquid crystal display device of the present invention.

도 4는 본 발명의 공통전압 조절회로가 적용된 액정표시패널의 레이 아웃도4 is a layout view of a liquid crystal display panel to which a common voltage adjusting circuit of the present invention is applied.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

R1, R2 : 저항 VR1, VR2 : 가변 저항R1, R2: resistors VR1, VR2: variable resistors

Vcom1, Vcom2 : 공통전압 출력단Vcom1, Vcom2: Common Voltage Output

이와 같은 목적을 달성하기 위한 본 발명의 액정표시장치의 공통전압 조절회로는, 상기 전원단과 접지단에 연결되는 복수개의 가변저항과, 상기 전원단가 접지단 사이 및 각 가변 저항 사이에 연결되는 복수개의 공통전압 출력단을 포함하여 구성됨에 그 특징이 있다.The common voltage control circuit of the liquid crystal display device of the present invention for achieving the above object includes a plurality of variable resistors connected to the power supply terminal and the ground terminal, and a plurality of variable resistors connected between the power supply terminal ground terminal and each variable resistor. It is characterized by including a common voltage output stage.

상기와 같은 본 발명의 액정표시장치의 공통전압 조절회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Referring to the common voltage control circuit of the liquid crystal display device of the present invention as described above in more detail with reference to the accompanying drawings as follows.

도 2는 본 발명에 따른 공통전압 조절회로의 구성도이다.2 is a configuration diagram of a common voltage control circuit according to the present invention.

본 발명의 액정표시장치의 공통전압 조절회로는, 도 2와 같이, 전원단(+V)과 접지단(GND) 사이에 제 1 저항(R1), 제 1 가변저항(VR1), 제 2 가변저항(VR2), 제 2 저항(R2)이 직렬 연결되어 있고, 상기 제 1 저항(R1)과 제 1 가변 저항(VR1) 사이에 제 1 공통전압 출력단(Vcom1)이 연결되어 있으며, 또한, 상기 제 1 가변저항(VR1)과 제 2 가변저항(VR2) 사이에 제 2 공통전압 출력단(Vcom2)이 연결되어 있다.In the common voltage control circuit of the liquid crystal display of the present invention, as shown in FIG. 2, the first resistor R1, the first variable resistor VR1, and the second variable are connected between the power supply terminal (+ V) and the ground terminal (GND). A resistor VR2 and a second resistor R2 are connected in series, and a first common voltage output terminal Vcom1 is connected between the first resistor R1 and the first variable resistor VR1. The second common voltage output terminal Vcom2 is connected between the first variable resistor VR1 and the second variable resistor VR2.

도 2에서는, 2개의 저항과 2개의 가변저항만 도시되어 있지만, 본 발명이 도 2에 한정되지 않고 복수개의 가변저항이 직렬 연결되어 저항과 가변저항 사이 및 각 가변저항 사이에 복수개의 공통전압 출력단이 형성될 수도 있다.In FIG. 2, only two resistors and two variable resistors are shown. However, the present invention is not limited to FIG. 2, and a plurality of variable resistors are connected in series to connect a plurality of common voltage output terminals between the resistor and the variable resistor and between each variable resistor. This may be formed.

이와 같이 구성된 본 발명의 액정표시장치의 공통전압 조절회로의 동작을 설명하면 다음과 같다.Referring to the operation of the common voltage control circuit of the liquid crystal display device of the present invention configured as described above are as follows.

먼저, 상기 제 1, 제 2 공통전압(Vcom1, Vcom2)은 다음과 같은 값을 갖게 된다.First, the first and second common voltages Vcom1 and Vcom2 have the following values.

여기서, Vi는 전류이다.Where Vi is current.

상기에서 알 수 있는 바와 같이, 상기 제 1, 제 2 공통전압(Vcom1, Vcom2)은 제 1 가변저항(VR1, VR2)을 튜닝(tunning)하면 제 1, 제 2 공통전압의 변화 폭이 미세하므로 공통전압을 미세하게 조절할 수 있다.As can be seen from the above, when the first and second common voltages Vcom1 and Vcom2 are tuned to the first variable resistors VR1 and VR2, the change widths of the first and second common voltages are minute. The common voltage can be finely adjusted.

또한, 제 1, 제 2 가변저항의 저항값 조절에 의해 서로 다른 제 1, 제 2 공통전압을 출력할 수 있으므로 다중 공통전압을 미세하게 조절하여 출력할 수 있다.In addition, since the first and second common voltages different from each other may be output by adjusting the resistance values of the first and second variable resistors, the multiple common voltages may be finely adjusted and output.

그리고, 이와 같이 공통전압을 다중으로 제공함에 따른 작용 효과를 설명하면 다음과 같다.In addition, the operational effects of providing the common voltage in multiple as described above are as follows.

상기 종래 기술에서 언급한 바와 같이, 게이트 라인의 딜레이로 인하여 패드가 형성된 부분(구동 IC가 연결되는 부분)이 패드가 형성되지 않은 부분에 비하여 상대적으로 픽셀 전압이 낮다.As mentioned in the above-mentioned prior art, due to the delay of the gate line, the portion where the pad is formed (the portion where the driving IC is connected) has a lower pixel voltage than the portion where the pad is not formed.

따라서, 본 발명과 같이 가변저항을 이용하여 각 레벨간을 미세하게 조절하여 다중 공통전압을, 도 4에 도시한 바와 같이, 픽셀 전압이 낮은 부분에는 상대적으로 높은 공통전압을 인가하고 픽셀전압이 상대적으로 높은 공통전압을 인가할 수 있으므로 화질을 향상시킬 수 있다.Therefore, as shown in FIG. 4, the multi-common voltage is finely adjusted between the levels using a variable resistor, and as shown in FIG. 4, a relatively high common voltage is applied to a portion of the low pixel voltage and the pixel voltage is relatively high. As a high common voltage can be applied, the image quality can be improved.

즉, 게이트 구동 IC가 연결된 쪽에는 상대적으로 높은 공통전압을 인가하고, 게이트 구동 IC가 연결되지 않은 쪽에는 상대적으로 낮은 공통전압을 인가한다.That is, a relatively high common voltage is applied to the side where the gate driving IC is connected, and a relatively low common voltage is applied to the side where the gate driving IC is not connected.

이상에서 설명한 바와 같이, 본 발명의 액정표시장치의 공통전압 조절회로에 있어서는 다음과 같은 효과가 있다.As described above, the common voltage control circuit of the liquid crystal display device of the present invention has the following effects.

즉, 다수개의 가변 저항을 이용하여 다수개의 공통전압을 출력하므로, 각 공통전압간의 레벨을 미세하게 조절할 수 있으므로 플리커를 최소화 할 수 있다.That is, since a plurality of common voltages are output using a plurality of variable resistors, the level between each common voltage can be finely adjusted, thereby minimizing flicker.

둘째, 일반적인 액정표시장치에 있어서는 게이트 라인의 내부 저항 및 게이트 라인가 주변 라인간의 기생 커패시턴스로 인하여 게이트 라인에 인가되는 구동 펄스에 딜레이가 발생하여 구동 IC가 연결되는 부분(게이트 패드가 만들어지는 부분)이 그 반대 부분보다 상대적으로 픽셀 전압이 낮게 나타나 화질이 저하되는 문제점이 있었다. 그러나 본 발명에서는 공통전압을 다중으로 출력할 수 있으므로 각 가변저항을 조절하여 픽셀전압이 낮은 부분에는 상대적으로 높은 공통전압을 인가하고 픽셀전압이 상대적으로 높은 부분에는 상대적으로 낮은 공통전압을 인가할 수 있으므로 화질을 향상시킬 수 있다.Second, in a general liquid crystal display device, a delay occurs in a driving pulse applied to the gate line due to parasitic capacitance between the gate line and the internal resistance of the gate line, and a portion where the driving IC is connected (the portion where the gate pad is made) is There is a problem that the image quality is deteriorated because the pixel voltage is lower than the reverse portion. However, in the present invention, since the common voltage can be output in multiples, a relatively high common voltage can be applied to a portion having a low pixel voltage and a relatively low common voltage can be applied to a portion having a high pixel voltage by adjusting each variable resistor. Therefore, image quality can be improved.

세째, 패널 구조에서 패드 방향(구동IC가 연결될 방향)이 결정되면 높은 전압이 들어가야할 영역이 결정되므로 공통전압의 조절에 무리가 따르지 않는다.Third, when the pad direction (the direction in which the driving IC is to be connected) is determined in the panel structure, a region in which a high voltage is to be input is determined.

Claims (4)

상기 전원단과 접지단에 직렬 연결되는 복수개의 가변저항과,A plurality of variable resistors connected in series with the power supply terminal and the ground terminal; 상기 각 가변 저항 사이에 연결되는 복수개의 공통전압 출력단을 포함하여 구성됨을 특징으로 하는 액정표시장치의 공통전압 조절회로.And a plurality of common voltage output terminals connected between the variable resistors. 제 1 항에 있어서,The method of claim 1, 상기 전원단과 복수개의 가변 저항 사이 및 상기 복수개의 가변 저항과 접지단 사이에 각각 제 1, 제 2 저항이 더 연결됨을 특징으로 하는 액정표시장치의 공통전압 조절회로.And a first resistor and a second resistor are further connected between the power supply terminal and the plurality of variable resistors, and between the plurality of variable resistors and the ground terminal, respectively. 제 1 항에 있어서,The method of claim 1, 상기 복수개의 공통전압 출력단은 각각 서로 다른 공통전압을 출력하고, 액정 패널에서 픽셀전압이 낮은쪽에는 상대적으로 높은 공통전압을 출력하는 공통전압 출력단이 연결되고, 픽셀전압이 높은쪽에는 상대적으로 낮은 공통전압을 출력하는 공통전압 출력단이 연결됨을 특징으로 하는 액정표시장치의 공통전압 조절회로.Each of the plurality of common voltage output stages outputs a different common voltage, and a common voltage output terminal for outputting a relatively high common voltage is connected to a lower pixel voltage in a liquid crystal panel, and a relatively low common voltage for a higher pixel voltage. A common voltage control circuit of a liquid crystal display device, characterized in that the common voltage output terminal for outputting a voltage is connected. 상기 전원단과 접지단에 직렬 연결되는 제 1, 제 2 저항과,First and second resistors connected in series with the power supply terminal and the ground terminal; 상기 제 1, 제 2 저항 사이에 직렬 연결되는 제 1, 제 2 가변저항과,First and second variable resistors connected in series between the first and second resistors, 상기 제 1 저항과 제 1 가변저항 사이에 연결되는 제 1 공통전압 출력단과,A first common voltage output terminal connected between the first resistor and the first variable resistor; 상기 제 1 가변저항과 제 2 가변저항 사이에 연결되는 제 2 공통전압 출력단을 포함하여 구성됨을 특징으로 하는 액정표시장치의 공통전압 조절회로.And a second common voltage output terminal connected between the first variable resistor and the second variable resistor.
KR1020000043977A 2000-07-29 2000-07-29 circuit for controlling common voltage in the Liquid Crystal Display KR100760929B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043977A KR100760929B1 (en) 2000-07-29 2000-07-29 circuit for controlling common voltage in the Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043977A KR100760929B1 (en) 2000-07-29 2000-07-29 circuit for controlling common voltage in the Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20020010320A true KR20020010320A (en) 2002-02-04
KR100760929B1 KR100760929B1 (en) 2007-09-21

Family

ID=19680752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043977A KR100760929B1 (en) 2000-07-29 2000-07-29 circuit for controlling common voltage in the Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100760929B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803725B1 (en) * 2001-12-15 2008-02-15 엘지.필립스 엘시디 주식회사 Common voltage generator
KR101243787B1 (en) * 2006-06-22 2013-03-18 엘지디스플레이 주식회사 Circuit for revising gamma voltage in liquid crystal display device
CN103325356A (en) * 2013-06-21 2013-09-25 合肥京东方光电科技有限公司 Voltage regulation circuit of common electrode and display device
KR101338984B1 (en) * 2006-09-12 2013-12-09 엘지디스플레이 주식회사 Circuit for controlling common voltage in liquid crystal display and controlling method of the same
KR101649288B1 (en) 2016-06-27 2016-08-18 주식회사 엔빌드 construction method of playground sculpture
KR101649312B1 (en) 2016-04-08 2016-08-18 주식회사 엔빌드 Playground sculpture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234043B2 (en) * 1993-05-10 2001-12-04 株式会社東芝 Power supply circuit for driving LCD
JP3106078B2 (en) * 1994-12-28 2000-11-06 シャープ株式会社 LCD drive power supply

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803725B1 (en) * 2001-12-15 2008-02-15 엘지.필립스 엘시디 주식회사 Common voltage generator
KR101243787B1 (en) * 2006-06-22 2013-03-18 엘지디스플레이 주식회사 Circuit for revising gamma voltage in liquid crystal display device
KR101338984B1 (en) * 2006-09-12 2013-12-09 엘지디스플레이 주식회사 Circuit for controlling common voltage in liquid crystal display and controlling method of the same
CN103325356A (en) * 2013-06-21 2013-09-25 合肥京东方光电科技有限公司 Voltage regulation circuit of common electrode and display device
CN103325356B (en) * 2013-06-21 2015-04-08 合肥京东方光电科技有限公司 Voltage regulation circuit of common electrode and display device
US9640129B2 (en) 2013-06-21 2017-05-02 Boe Technology Group Co., Ltd. Voltage adjustment circuit for common electrode and display apparatus
KR101649312B1 (en) 2016-04-08 2016-08-18 주식회사 엔빌드 Playground sculpture
KR101649288B1 (en) 2016-06-27 2016-08-18 주식회사 엔빌드 construction method of playground sculpture

Also Published As

Publication number Publication date
KR100760929B1 (en) 2007-09-21

Similar Documents

Publication Publication Date Title
US8878829B2 (en) Liquid crystal display and common electrode drive circuit thereof
KR100590746B1 (en) Liquid crystal display with different common voltages
KR20020050809A (en) discharging circuit of liquid crystal display
KR20070001507A (en) Liquid crystal display device
KR100895305B1 (en) Liquid crystal display and driving method thereof
US20020080109A1 (en) Active matrix substrate, display device and method for driving the display device
KR20060088975A (en) Driving apparatus for liquid crystal display and liquid crystal display including the same
US7952547B2 (en) Liquid crystal display
KR100220435B1 (en) Driving method of active matrix liquid crystal display and liquid crystal display using its method
KR101349345B1 (en) IPS mode liquid crystal display
KR100760929B1 (en) circuit for controlling common voltage in the Liquid Crystal Display
KR100942837B1 (en) Liquid Crystal Display
US7439946B2 (en) Liquid crystal display device with controlled positive and negative gray scale voltages
KR100368777B1 (en) Active matrix type liquid crystal display device
KR100788386B1 (en) Common voltage generation circuit of liquid crystal display device
KR100865331B1 (en) Tft display device
KR20030080324A (en) Liquid crystal dispaly apparatus of line on glass type
KR20070002613A (en) Liquid crystal dispaly apparatus of line on glass type
KR100840317B1 (en) liquid crystal device for compensating kick-back voltage and driving device thereof
KR100853212B1 (en) Liquid crystal display and method for driving the same
KR100218511B1 (en) Liquid crystal display device
JPH04217295A (en) Plane display device
KR100631113B1 (en) Liquid Crystal Display and Method for Driving the same
KR100785160B1 (en) Liquid crystal display for flicker prevention
KR20040061505A (en) liquid crystal display device including common voltage generating device

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee