KR100942837B1 - Liquid Crystal Display - Google Patents

Liquid Crystal Display Download PDF

Info

Publication number
KR100942837B1
KR100942837B1 KR1020020085930A KR20020085930A KR100942837B1 KR 100942837 B1 KR100942837 B1 KR 100942837B1 KR 1020020085930 A KR1020020085930 A KR 1020020085930A KR 20020085930 A KR20020085930 A KR 20020085930A KR 100942837 B1 KR100942837 B1 KR 100942837B1
Authority
KR
South Korea
Prior art keywords
common voltage
common
liquid crystal
voltage
gate
Prior art date
Application number
KR1020020085930A
Other languages
Korean (ko)
Other versions
KR20040059321A (en
Inventor
윤정훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020085930A priority Critical patent/KR100942837B1/en
Publication of KR20040059321A publication Critical patent/KR20040059321A/en
Application granted granted Critical
Publication of KR100942837B1 publication Critical patent/KR100942837B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정패널 내 인가되는 공통전압의 출력을 안정화시키도록 한 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device for stabilizing the output of a common voltage applied to a liquid crystal panel.

본 발명에 따른 액정표시장치는 게이트라인들과 데이터라인들의 교차영역마다 형성된 박막트랜지스터와 상기 박막트랜지스터와 공통전극들 사이에 접속되어진 액정셀들을 포함하는 화상 표시부와, 게이트라인들에 게이트신호를 공급하기 위한 게이트 인쇄회로기판과, 공통전극들에 서로 다른 전압레벨을 가짐과 아울러 일정한 직류형태의 공통전압을 공급하기 위한 공통전압 발생부와, 공통전압 발생부와 화상 표시부 사이에 접속되어 상기 화상 표시부내 공통전극들에 인가되는 공통전압의 출력을 안정화시키기 위한 공통전압 보상부를 구비하고, 상기 공통전압 보상부는 상기 게이트 인쇄회로기판에 일체되는 것을 특징으로 한다.The liquid crystal display according to the present invention includes a thin film transistor formed at each intersection region of gate lines and data lines, an image display unit including liquid crystal cells connected between the thin film transistor and the common electrodes, A common voltage generating unit connected to the common voltage generating unit and the image display unit for supplying a common voltage of a constant direct current type having different voltage levels to the common electrodes, And a common voltage compensating unit for stabilizing an output of a common voltage applied to the intra-group common electrodes, wherein the common voltage compensating unit is integrated with the gate printed circuit board.

이러한 구성에 의하면, 본 발명에 따른 액정표시장치는 게이트 드라이버 내 버퍼 출력부에 공통전압 보상 버퍼를 추가로 배치함과 보상 버퍼 출력단에 캐패시터를 추가로 형성하여 공통전극에 일정한 직류형태의 공통전압이 인가되게 하고 액정패널 상에 표시되는 화상이 왜곡되지 않게 된다.According to the above configuration, the liquid crystal display according to the present invention further comprises a common voltage compensation buffer disposed in the buffer output section of the gate driver, and a capacitor is additionally formed in the compensation buffer output terminal, so that a constant DC- And the image displayed on the liquid crystal panel is not distorted.

Description

액정표시장치{Liquid Crystal Display} [0001] Liquid crystal display [0002]             

도 1은 통상의 액정표시장치를 개략적으로 나타내는 도면이다.1 is a view schematically showing a conventional liquid crystal display device.

도 2는 액정패널 상에 형성되어진 화소에 대한 등가회로도이다.2 is an equivalent circuit diagram for a pixel formed on a liquid crystal panel.

도 3a는 게이트라인 시작점으로부터 가까운 TFT의 게이트단자에 공급되는 게이트전압 파형도이다.3A is a gate voltage waveform diagram supplied to a gate terminal of a TFT near the gate line starting point.

도 3b는 게이트라인 시작점으로부터 먼 TFT의 게이트단자에 공급되는 게이트전압 파형도이다.3B is a gate voltage waveform diagram supplied to the gate terminal of the TFT remote from the gate line starting point.

도 4는 도 1에 도시된 공통전압 발생부 상세회로도이다.4 is a detailed circuit diagram of the common voltage generating unit shown in FIG.

도 5는 본 발명의 실시 예에 따른 액정표시장치를 개략적으로 나타내는 도면이다.5 is a view schematically showing a liquid crystal display device according to an embodiment of the present invention.

도 6은 도 5에 도시된 공통전압 발생부 및 공통전압 보상부의 상세회로도이다.
6 is a detailed circuit diagram of the common voltage generating unit and the common voltage compensating unit shown in FIG.

<도면의 주요 부분에 대한 부호의 설명>Description of the Related Art

2 : 액정패널 4 : 게이트 드라이버2: liquid crystal panel 4: gate driver

6 : 데이터 드라이버 8,50 : 공통전압 발생부 6: Data driver 8,50: Common voltage generator                 

21 : 액정패널 22 : 하부기판21: liquid crystal panel 22: lower substrate

24 : 상부기판 28 : 데이터 TCP24: upper substrate 28: data TCP

30 : 게이트 구동 IC 32 : 데이터 인쇄회로기판30: Gate driving IC 32: Data printed circuit board

36 : 게이트 TCP 38 : 게이트 구동 IC36: Gate TCP 38: Gate driving IC

40 : 게이트 인쇄회로기판 41 : 화상표시영역40: gate printed circuit board 41: image display area

42 : 데이터라인 44 : 게이트라인42: Data line 44: Gate line

51 : 공통전압 보상부 44,46 : 입력 패드51: common voltage compensation unit 44, 46: input pad

45,47 : 출력패드 61 : 공통전압 바이어스 회로45, 47: output pad 61: common voltage bias circuit

62 : 연산 증폭부 63 : 평활 콘덴서62: operational amplifier unit 63: smoothing capacitor

64 : 버퍼출력부 65 : 콘덴서
64: Buffer output section 65: Capacitor

본 발명은 액정표시장치에 관한 것으로, 특히 액정패널 내 인가되는 공통전압의 출력을 안정화시키도록 한 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device that stabilizes the output of a common voltage applied to a liquid crystal panel.

통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다.A conventional liquid crystal display device displays an image by adjusting the light transmittance of a liquid crystal using an electric field. To this end, a liquid crystal display device includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix form, and a driving circuit for driving the liquid crystal panel.

실제로, 액정표시장치는 도 1에 도시된 바와 같이 게이트라인들(GL1 내지 GLm)과 데이터라인들(DL1 내지 DLn)이 교차하게 배열된 액정패널(2)을 구비한다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 여기서, 화소전극은 하부기판 상에 액정셀 별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; 이하 “TFT″라 함)의 소오스 및 드레인 단자들을 경유하여 데이터라인들(DL1 내지 DLn) 중 어느 하나에 접속되게 된다. TFT들 각각의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들(GL1 내지 GLm) 중 어느 하나에 접속되게 된다.Actually, the liquid crystal display device has a liquid crystal panel 2 in which gate lines GL1 to GLm and data lines DL1 to DLn are arranged so as to cross each other as shown in FIG. The liquid crystal panel is provided with pixel electrodes and a reference electrode, that is, a common electrode, for applying an electric field to each of the liquid crystal cells. Here, the pixel electrode is formed on the lower substrate for each liquid crystal cell, while the common electrode is formed integrally on the upper surface of the upper substrate. Each of the pixel electrodes is connected to one of the data lines DL1 to DLn through the source and drain terminals of a thin film transistor (TFT) used as a switching element. The gate terminals of the TFTs are connected to any one of the gate lines GL1 to GLm for allowing the pixel voltage signal to be applied to the pixel electrodes for one line.

또한, 도 1의 액정표시장치는 게이트라인들(GL1 내지 GLm)과 접속된 게이트 드라이버(4)와, 데이터라인들(DL1 내지 DLn)에 접속된 데이터 드라이버(6)와, 공통전극에 접속되는 공통전압 발생부(8)를 구비한다. 게이트 드라이버(4)는 스캐닝신호, 즉 게이트신호를 게이트라인들(GL1 내지 GLm)에 순차적으로 공급하여 액정패널(2) 상의 화소들을 1라인분씩 순차적으로 구동하게 된다. 데이터 드라이버(6)는 게이트라인들(GL1 내지 GLm) 중 어느 하나에 게이트신호가 공급될 때마다 데이터라인들(DL1 내지 DLn) 각각에 데이터전압신호를 공급하게 된다. 공통전압 발생부(8)는 공통전극에 공통전압신호를 공급하게 된다. 이러한 액정표시장치는 액정셀 별로 데이터전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시하게 된다.1 also has a gate driver 4 connected to the gate lines GL1 to GLm, a data driver 6 connected to the data lines DL1 to DLn, And a common voltage generator 8. The gate driver 4 sequentially supplies a scanning signal, that is, a gate signal, to the gate lines GL1 to GLm to sequentially drive the pixels on the liquid crystal panel 2 by one line. The data driver 6 supplies a data voltage signal to each of the data lines DL1 to DLn each time a gate signal is supplied to any one of the gate lines GL1 to GLm. The common voltage generator 8 supplies the common voltage signal to the common electrode. Such a liquid crystal display device displays an image by adjusting the light transmittance by an electric field applied between the pixel electrode and the common electrode in accordance with the data voltage signal for each liquid crystal cell.

이러한 액정패널에서는 게이트신호가 턴-오프 되어 하강할 때 데이터라인(DL 내지 DLn)에 공급되어진 데이터전압(공통전극전압 기준)과 액정셀에 충전되어진 액정셀 전압과의 차전압에 해당하는 피드 트로우 전압(Feed Through Voltage, ΔVp)이 발생되게 된다. 이 피드 트로우 전압(ΔVp)은 TFT의 게이트단자와 액정셀 전극 사이에 존재하는 기생용량(Cgs)에 의해 발생되는 것으로서, 게이트라인 및 데이터라인의 라인지연 특성에 의해 액정셀들에 동일한 크기의 데이터전압이 공급되어질 경우에도 액정셀들의 위치에 따라 발생되는 피드 트로우 전압(ΔVp)의 크기가 다르게 된다.In such a liquid crystal panel, when a gate signal is turned off and then falls, a voltage corresponding to a difference voltage between a data voltage (common electrode voltage reference) supplied to the data lines DL to DLn and a liquid crystal cell voltage charged in the liquid crystal cell A low voltage (Feed Through Voltage,? Vp) is generated. This feed-through voltage (DELTA Vp) is generated by the parasitic capacitance (Cgs) existing between the gate terminal of the TFT and the liquid crystal cell electrode, and is caused by the line delay characteristic of the gate line and the data line. Even when the data voltage is supplied, the magnitude of the feed-through voltage? Vp generated according to the position of the liquid crystal cells becomes different.

상세히 하면, 액정패널 상의 화소들은 도 2와 같은 등가회로를 가지게 된다. 도 2에서 화소는 게이트라인(GL), 데이터라인(DL) 및 공통전극(CL)사이에 접속된 TFT와, TFT의 소오스단자와 공통전극(CL) 사이에 접속되어진 액정셀(Clc)로 구성되게 된다. 이와 더불어, 화소에는 TFT의 소오스단자와 게이트라인(GL) 사이에 생성되는 기생 캐패시터(Cgs)와, TFT의 드레인단자와 소오스단자 사이에 존재하는 기생 저항(Rtft)이 포함될 수밖에 없다. 여기서, 기생저항(Rtft)은 TFT가 턴-오프되는 동안의 등가저항으로서 일정하게 고정되어 있는 것은 아니다.Specifically, the pixels on the liquid crystal panel have an equivalent circuit as shown in FIG. 2, the pixel includes a TFT connected between the gate line GL, the data line DL and the common electrode CL, and a liquid crystal cell Clc connected between the source terminal of the TFT and the common electrode CL . In addition, the pixel must include a parasitic capacitor Cgs generated between the source terminal and the gate line GL of the TFT and a parasitic resistance Rtft existing between the drain terminal and the source terminal of the TFT. Here, the parasitic resistance Rtft is not constantly fixed as an equivalent resistance while the TFT is turned off.

액정셀(Clc)은 도 3a 및 도 3b에서와 같이 게이트라인(GL)상의 게이트신호에 의해 TFT가 턴-온 되는 T0로부터 Toff 까지의 기간동안 데이터라인(DL) 상의 데이터전압과 공통전극(CL) 상의 기준전압과의 차전압을 충전하게 된다. 기생 캐패시터(Cgs)는 도 3a 및 도 3b에서와 같이 게이트신호의 상승에지(T0)로부터 하강하기 시작하는 시점(T1)까지의 기간동안 고전위 게이트전압(Vgh)과 데이터라인(DL)상의 데이터전압과의 차전압에 의한 전하량(Qcgs)를 충전하게 된다. 그리고, 게이트신 호가 하강하기 시작한 시점(T1)으로부터 TFT가 턴-오프되는 시점(Toff)까지의 기간동안, 기생 캐패시터(Cgs)에 충전되어진 전하량(Qcgs) 중 일부(Qt)는 TFT의 소오스단자쪽으로 방전되게 되고 나머지 전압은 기생 캐패시터(Cgs)와 액정셀(Clc)에 재분배되게 된다. 이때, 기생 캐패시터(Cgs)로부터 액정셀(Clc) 쪽으로 유입되는 전하량(Qc)이 액정셀(Clc)에 충전되어 있는 셀 전압에 영향을 주게 된다. 여기서, TFT의 기생저항(Rtft) 쪽으로 유입되는 전하량(Qt)과 액정셀(Clc)쪽으로 유입되는 전하량(Qc)의 합은 데이터전압신호, 게이트신호의 고전위전압 및 저전위전압이 모든 화소에 대하여 동일한 조건으로 변화된다면 화소들의 위치와 무관하게 일정하게 유지되게 된다.The liquid crystal cell Clc is turned on by the gate signal on the gate line GL and the data voltage on the data line DL during the period from T0 to Toff when the TFT is turned on as shown in Figures 3A and 3B, ) Of the reference voltage. The parasitic capacitor Cgs is connected between the high potential gate voltage Vgh and the data on the data line DL during a period from the rising edge T0 of the gate signal to the start of the falling time T1 as shown in FIGS. (Qcgs) due to the difference voltage from the voltage. A part Qt of the amount of charge Qcgs charged in the parasitic capacitor Cgs during the period from the time point T1 at which the gate signal starts to drop to the time point Atff at which the TFTs are turned off is the source terminal And the remaining voltage is redistributed to the parasitic capacitor Cgs and the liquid crystal cell Clc. At this time, the charge amount Qc flowing from the parasitic capacitor Cgs to the liquid crystal cell Clc affects the cell voltage charged in the liquid crystal cell Clc. Here, the sum of the amount of charge Qt flowing into the parasitic resistance Rtft of the TFT and the amount of charge Qc flowing into the liquid crystal cell Clc depends on the data voltage signal, the high-potential voltage and the low- If they are changed under the same condition, they are kept constant regardless of the positions of the pixels.

그러나, TFT의 게이트단자에 인가되는 게이트신호의 지연량은 화소가 게이트라인(GL)의 시작점으로부터 가까운 경우에는 도 3a에서와 같이 작은 반면에 화소가 게이트라인(GL)의 시작점으로부터 멀리 떨어진 경우에는 도 3b에서와 같이 커지게 된다. 이렇게, 게이트신호의 지연량이 화소들의 위치가 게이트라인(GL)의 시작점으로부터 멀어질수록 커지게 된다면, 화소들의 위치가 게이트라인(GL)의 시작점으로부터 멀어짐에 따라 기생 캐패시터(Cgs)로부터 액정셀(Clc) 쪽으로 유입되는 전하량(Qc)은 적어지는 반면에 TFT의 기생저항(Rtft) 쪽으로 유입되는 전하량(Qt)는 많아지게 된다. 이로 인하여, 피드 트로우 전압(ΔVp)은 화소의 위치가 게이트라인(GL)의 시작점으로부터 멀어질수록 작아지게 된다. 다시 말하여, 피드 트로우 전압(ΔVp)은 게이트신호의 지연시간이 길어질수록 작아지게 된다. 또한, 피드 트로우 전압(ΔVp)은 데이터라인(DL)의 라인지연 특성에 의해 데이터라인(DL)의 시작 점으로부터 멀어질수록 작아지게 된다.However, when the pixel is far from the start point of the gate line GL, the delay amount of the gate signal applied to the gate terminal of the TFT is small as shown in Fig. 3A when the pixel is close to the start point of the gate line GL As shown in FIG. 3B. If the delay amount of the gate signal becomes larger as the positions of the pixels are further away from the starting point of the gate line GL, the delay time of the gate signal from the parasitic capacitor Cgs to the liquid crystal cell The amount of charge Qc flowing toward the parasitic resistance Rtft of the TFT is decreased while the amount of charge Qc flowing toward the gate electrode Clc is decreased. As a result, the feed-through voltage DELTA Vp becomes smaller as the position of the pixel becomes farther from the starting point of the gate line GL. In other words, the feed-through voltage DELTA Vp becomes smaller as the delay time of the gate signal becomes longer. In addition, the feed-through voltage DELTA Vp becomes smaller as the distance from the start point of the data line DL is increased by the line delay characteristic of the data line DL.

이상과 같이, 피드 트로우 전압(ΔVp)은 게이트라인(GL) 및 데이터라인(DL)의 라인지연 특성에 의해 액정셀의 위치에 의해 달라질 수밖에 없다. 이렇게 액정셀들의 위치에 따라 크기가 달라지는 피드 트로우 전압(ΔVp)으로 인하여 액정셀들의 광투과율이 불균일해지므로 액정패널 상에 표시되는 화상에서 플리커가 발생되어 액정패널 상에 표시되는 화상이 왜곡될 수밖에 없다.As described above, the feed-through voltage DELTA Vp must be varied by the position of the liquid crystal cell due to the line delay characteristics of the gate line GL and the data line DL. Since the light transmittance of the liquid crystal cells is nonuniform due to the feed-through voltage (DELTA Vp) whose size varies depending on the position of the liquid crystal cells, flicker is generated in the image displayed on the liquid crystal panel and the image displayed on the liquid crystal panel is distorted There is no other choice.

이러한 현상을 방지하기 위하여, 공통전압 발생부(8)에는 도 4에서와 같이 공급전압(VCC)와 기저전압(GND) 사이에 각각 직렬접속되어진 제1 및 제2 저항(R1,R2)과, 제1 및 제2 저항(R1,R2) 사이의 노드에 접속되어진 증폭기(AMP)를 포함하게 된다. 제1 및 제2 저항(R1,R2)은 공급전압(VCC)을 분압하여 증폭기(AMP)에 입력되는 분전압들을 발생하게 된다. 또한, 증폭기(AMP)는 분전압으로 구성된 입력전압과 공통전압 발생부(8)의 출력단으로부터 피드백(Feedback) 전압을 비교하여 안정된 전압이득을 가지는 공통전압(Vcom)을 출력시킨다. 이러한 공통전압 발생부(8)로부터의 공통전압(Vcom)이 도 2에 도시된 각 공통전극들(CL)에 공급됨으로써 액정셀들에서의 피드 트로우 전압(ΔVp)의 차이가 보상됨과 아울러 공통전압(Vcom)으로부터의 리플을 감소시키게 된다.In order to prevent such a phenomenon, the common voltage generating unit 8 is provided with first and second resistors R1 and R2 connected in series between a supply voltage VCC and a ground voltage GND as shown in FIG. 4, And an amplifier AMP connected to a node between the first and second resistors R1 and R2. The first and second resistors R1 and R2 divide the supply voltage VCC and generate divided voltages input to the amplifier AMP. In addition, the amplifier AMP compares the input voltage composed of the divided voltage and the feedback voltage from the output terminal of the common voltage generator 8 to output a common voltage Vcom having a stable voltage gain. The common voltage Vcom from the common voltage generator 8 is supplied to the common electrodes CL shown in FIG. 2, thereby compensating for the difference in the feed-through voltage Vp in the liquid crystal cells, The ripple from the voltage Vcom is reduced.

종래기술에 따른 액정표시장치는 패널에 유기되는 공통전압은 패널 패드(pad)부에서 테이프 캐리어 패키지(Tape Carrier Package ; TCP) 출력단까지 전달이 된다. 그러나, 공통전압 발생부(8)로의 공통전압 유입은 임피던스 성분에 의해 전달되지 않고 오로지 공통전압 발생부(8) 내 증폭기(AMP) 출력단에 대해서만 피드백(Feedback) 되어 제어되고 있다. 이로 인하여, 종래기술에 따른 액정표시장치에서는 액정셀들에서의 피드 트로우 전압(ΔVp)의 차이를 충분히 보상하지 못하게 되어 액정패널 상에 표시되는 화상에서는 플리커가 발생되는 단점이 있게 된다.
In the liquid crystal display according to the related art, a common voltage induced in the panel is transmitted from a pad pad portion to a tape carrier package (TCP) output terminal. However, the common voltage input to the common voltage generating unit 8 is not transmitted by the impedance component but is controlled only by feedback to the output terminal of the amplifier (AMP) in the common voltage generating unit 8. Therefore, in the liquid crystal display device according to the related art, the difference in the feed-through voltage (? Vp) in the liquid crystal cells can not be sufficiently compensated, and flicker is generated in the image displayed on the liquid crystal panel.

따라서, 본 발명의 목적은 게이트 드라이버 내에 버퍼를 추가로 배치하여 공통전압의 리플을 최소화하도록 한 액정표시장치를 제공하는 데 있다.It is therefore an object of the present invention to provide a liquid crystal display device in which a buffer is further disposed in a gate driver so as to minimize ripples of a common voltage.

본 발명의 다른 목적은 화질을 향상시킬 수 있도록 한 액정표시장치를 제공하는 데 있다.
Another object of the present invention is to provide a liquid crystal display device capable of improving image quality.

상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시장치는 게이트라인들과 데이터라인들의 교차영역마다 형성된 박막트랜지스터와 상기 박막트랜지스터와 공통전극들 사이에 접속되어진 액정셀들을 포함하는 화상 표시부와, 상기 게이트라인들에 게이트신호를 공급하기 위한 게이트 인쇄회로기판과, 상기 공통전극들에 일정한 직류형태의 공통전압을 공급하기 위한 공통전압 발생부와, 상기 공통전압 발생부와 화상 표시부 사이에 접속되어 상기 화상 표시부내 공통전극들에 인가되는 공통전압의 출력을 안정화시키기 위한 공통전압 보상부를 구비하고, 상기 공통전압 보상부는 상기 게이트 인쇄회로기판에 일체되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: an image display unit including thin film transistors formed at intersecting regions of gate lines and data lines, liquid crystal cells connected between the thin film transistors and common electrodes, A common voltage generating unit for supplying a common voltage of a constant direct current type to the common electrodes; and a common voltage generating unit connected between the common voltage generating unit and the image display unit, And a common voltage compensating unit for stabilizing the output of the common voltage applied to the common electrodes in the image display unit, wherein the common voltage compensating unit is integrated with the gate printed circuit board.

본 발명의 경우 상기 게이트라인들을 구동하는 다수의 게이트 구동 집적회로 들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과, 상기 데이터라인들을 구동하기 위한 데이터 인쇄회로기판과, 상기 데이터라인들을 구동하는 다수의 데이터 구동 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들을 더 구비하는 것을 특징으로 한다.In the case of the present invention, a plurality of gate tape carrier packages each mounted with a plurality of gate driving integrated circuits driving the gate lines, a data printed circuit board for driving the data lines, and a plurality Further comprising a plurality of data tape carrier packages, each of the data drive integrated circuits being mounted.

삭제delete

본 발명에서의 상기 다수의 게이트 테이프 캐리어 패키지들에는 상기 화상 표시부 내 공통전극들에 공통전압을 입출력하기 위한 공통전압 입력패드 및 출력패드를 더 구비하는 것을 특징으로 한다.The plurality of gate tape carrier packages may further include a common voltage input pad and an output pad for inputting and outputting a common voltage to the common electrodes in the image display unit.

본 발명에서의 상기 공통전압 발생부는, 상기 공통전압신호를 생성하기 위한 공통전압 바이어스 회로와, 상기 생성된 공통전압신호를 증폭함과 아울러 상기 공통전극에 공통전압을 출력시키기 위한 연산 증폭부와, 상기 출력된 공통전압을 안정화시키기 위한 평활 캐패시터를 구비하는 것을 특징으로 한다.The common voltage generating unit may include a common voltage bias circuit for generating the common voltage signal, an operational amplifier unit for amplifying the generated common voltage signal and outputting a common voltage to the common electrode, And a smoothing capacitor for stabilizing the output common voltage.

본 발명에서의 상기 공통전압 바이어스 회로는 공급전압(VCC)과 기저전압(GND) 사이에 각각 직렬접속되어진 제1 및 제2 저항을 구비하는 것을 특징으로 한다.The common voltage bias circuit according to the present invention is characterized by comprising first and second resistors connected in series between a supply voltage (VCC) and a ground voltage (GND), respectively.

본 발명에서의 상기 연산 증폭부는 상기 제1 및 제2 저항 사이의 노드에 접속된 증폭기(AMP)를 구비하며; 상기 증폭기는 상기 공통전압 바이어스 회로의 출력과 상기 증폭기의 출력단의 출력을 입력으로 하여 공통전압신호를 출력시키는 것을 특징으로 한다. The operational amplifier unit in the present invention includes an amplifier (AMP) connected to a node between the first and second resistors; And the amplifier outputs an output of the common voltage bias circuit and an output of the output terminal of the amplifier to output a common voltage signal.                     

본 발명에서의 상기 공통전압 보상부는, 상기 공통전압 발생부로부터 공급된 공통전압을 버퍼링하기 위한 버퍼출력부와, 상기 버퍼출력부로부터 출력된 공통전압을 안정화시키기 위한 캐패시터를 구비하는 것을 특징으로 한다.The common voltage compensation unit of the present invention is characterized by comprising a buffer output unit for buffering the common voltage supplied from the common voltage generation unit and a capacitor for stabilizing the common voltage output from the buffer output unit .

본 발명에서의 상기 버퍼출력부는 버퍼회로를 구비하며, 상기 버퍼회로는 상기 공통전압 발생부로부터의 출력전압과 상기 화상표시부내 공통전극으로부터의 피드백 전압을 입력으로 하여 상기 공통전극에 공통전압신호를 공급하는 것을 특징으로 한다.The buffer output unit in the present invention includes a buffer circuit, and the buffer circuit receives a common voltage signal to the common electrode by receiving the output voltage from the common voltage generating unit and the feedback voltage from the common electrode in the image display unit .

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the attached drawings.

이하, 본 발명의 바람직한 실시 예들을 첨부한 도 5 및 도 6을 참조하여 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 5 and 6 attached hereto.

도 5는 본 발명의 실시 예에 따른 액정표시장치를 개략적으로 나타내는 도면이다.5 is a view schematically showing a liquid crystal display device according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 액정패널(21)과, 액정패널(21)의 일측과 데이터 인쇄회로기판(Printed Circuit Board ; 이하 "PCB"라 함)(32) 사이에 접속되어진 다수개의 데이터 테이프 캐리어 패키지(Tape Carrier Package ; 이하, "TCP"라 함)(28)들과, 액정패널(21)의 타측과 게이트 PCB(40) 사이에 접속되어진 다수의 게이트 TCP(36)들과, 데이터 TCP들(28) 각각에 실장되어진 데이터 구동 집적회로(Integrated Circuit ; 이하, "IC"라 함)(30)들과, 게이트 TCP(36)들 각각에 실장된 게이트 구동 IC(38)들과, 액정패널(21) 내 공 통전극에 접속되는 공통전압 발생부(50)와, 게이트 PCB(40) 출력단에 형성된 공통전압 보상부(51)를 구비한다.5, a liquid crystal display according to an embodiment of the present invention includes a liquid crystal panel 21, one side of a liquid crystal panel 21, and a data printed circuit board (PCB) 32 (Hereinafter referred to as "TCP") 28 connected between the gate PCB 40 and the other side of the liquid crystal panel 21 and a plurality of data tape carrier packages (Hereinafter referred to as "IC") 30 mounted on each of the TCPs 36 and the data TCPs 28, a gate (not shown) mounted on each of the gate TCPs 36, A common voltage generating unit 50 connected to the common electrodes in the liquid crystal panel 21 and a common voltage compensating unit 51 formed at the output terminal of the gate PCB 40. [

액정패널(21)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(22)과, 칼라필터 어레이 및 공통전극이 형성된 상부기판(24)과, 하부기판(22)과 상부기판(24) 사이에 주입된 액정물질으로 구성된다. 이러한 액정패널(21)에는 게이트라인들(44)과 데이터라인들(42)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(41)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(22) 외곽영역에는 데이터라인(42)으로부터 신장되어진 데이터 패드들과, 게이트라인(44)으로부터 신장되어진 게이트 패드들이 위치하게 된다.The liquid crystal panel 21 includes a lower substrate 22 on which a thin film transistor array is formed with various signal lines, an upper substrate 24 on which a color filter array and a common electrode are formed, a lower substrate 22, And a liquid crystal material injected between the substrates. The liquid crystal panel 21 is provided with an image display region 41 composed of liquid crystal cells provided for each intersection region of the gate lines 44 and the data lines 42 to display an image. The data pads extended from the data line 42 and the gate pads extended from the gate line 44 are located in the outer region of the lower substrate 22 located at the outer portion of the image display region 21. [

데이터 TCP(28)에는 데이터 구동 IC(30)가 실장되고, 그 데이터 TCP(28)는 데이터 구동 IC(30)와 접속되는 입출력 패드들(44,45)을 통해 데이터 PCB(32)의 출력패드들 및 하부기판(22)의 데이터패드들과 접속된다.The data TCP 28 is mounted on the data TCP 28 and the data TCP 28 is connected to the output pad 28 of the data PCB 32 through the input / output pads 44, And the data pads of the lower substrate 22.

데이터 구동 IC들(30)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들에 공급한다.The data driving ICs 30 convert a pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supply the pixel voltage signal to the data lines on the liquid crystal panel.

게이트 TCP(36)에는 게이트 구동 IC(38)가 실장되고, 그 게이트 TCP(36)는 게이트 구동 IC(38)와 접속되는 입출력 패드들(46,47)을 통해 게이트 PCB(40)의 출력패드들 및 하부기판(22)의 게이트패드들과 접속된다.The gate TCP 36 is mounted on the gate TCP 36 and its gate TCP 36 is connected to the output pad 34 of the gate PCB 40 through the input / output pads 46, And the gate pads of the lower substrate 22.

게이트 구동 IC들(38)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들에 순차적으로 공급한다. 또한 게이트 구동 IC 들(38)은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.The gate drive ICs 38 sequentially supply a scanning signal, i.e., a gate high voltage signal VGH, to the gate lines in response to the input control signals. Further, the gate driving ICs 38 supply the gate low voltage signal VGL to the gate lines during the remaining period except for the period during which the gate high voltage signal VGH is supplied.

공통전압 발생부(50)는 공통전극에 공통전압신호를 공급하게 된다. 일반적인 도트 인버젼 방식의 경우 하이전압 구동방식으로 데이터가 주기적으로 반전하는 방식이다. 이러한 액정표시장치는 액정셀 별로 데이터전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시하게 된다.The common voltage generating unit 50 supplies the common voltage signal to the common electrode. In the case of the general dot-inversion method, data is periodically inverted by a high-voltage driving method. Such a liquid crystal display device displays an image by adjusting the light transmittance by an electric field applied between the pixel electrode and the common electrode in accordance with the data voltage signal for each liquid crystal cell.

공통전압 보상부(51)는 게이트 PCB(40) 출력단에 형성되며, 액정패널(21)에서 유입되는 공통전압(Vcom)의 리플성분에 대하여 안정적으로 출력시키는 역할을 한다. 이 때, 공통전압 보상부(51)는 공통전극(CL)으로 각각의 게이트 TCP(36)에 병렬로 동시에 입력시키게 된다.The common voltage compensating unit 51 is formed at the output terminal of the gate PCB 40 and serves to stably output the ripple component of the common voltage Vcom flowing from the liquid crystal panel 21. At this time, the common voltage compensating unit 51 is simultaneously input to the respective gate TCPs 36 in parallel in the common electrode CL.

도 6은 도 5에 도시된 공통전압 발생부(50) 및 공통전압 보상부(51)의 상세회로도이다.FIG. 6 is a detailed circuit diagram of the common voltage generator 50 and the common voltage compensator 51 shown in FIG.

도 6을 참조하면, 공통전압 발생부(50)는 공통전압 바이어스 회로(61), 연산 증폭부(62) 및 평활 콘덴서(63)들을 통해 공통전압신호를 출력시킨다. 공통전압 바이어스 회로(61)는 공급전압(VCC)와 기저전압(GND) 사이에 각각 직렬접속되어진 제1 및 제2 저항(R1,R2)으로 구성된다. 이러한 제1 및 제2 저항(R1,R2)은 공급전압(VCC)을 분압하여 증폭기(AMP)에 입력되는 분압전압을 발생하게 된다.6, the common voltage generator 50 outputs a common voltage signal through the common voltage bias circuit 61, the operational amplifier 62, and the smoothing capacitor 63. The common voltage bias circuit 61 is composed of first and second resistors R1 and R2 connected in series between a supply voltage VCC and a ground voltage GND. The first and second resistors R1 and R2 divide the supply voltage VCC to generate a divided voltage input to the amplifier AMP.

연산 증폭부(62)는 공통전압 바이어스 회로(61)의 제1 및 제2 저항(R1,R2) 사이의 노드에 접속된 증폭기(AMP)로 구성된다. 이러한 증폭기(AMP)의 비반전 입 력단자에는 직류 바이어스 전압이 인가된다. 직류 바이어스 전압은 공통 바이어스 회로(61)에서의 공급전압(VCC)을 제1 및 제2 저항(R1,R2)으로 분압하여 생성되어진다. 또한, 증폭기(AMP)의 반전 입력단자에는 자신의 출력단으로부터의 피드백(Feedback) 전압이 인가된다. 이러한 구성에 따른 증폭기(AMP)는 제1 및 제2 저항(R1,R2)에 의한 분전압으로 구성된 입력전압과 자신의 출력단으로부터의 피드백(Feedback) 전압을 비교하여 안정된 전압이득을 가지는 공통전압(Vcom)을 출력시킨다. 평활 콘덴서(63)는 연산 증폭부(62)의 출력단과 기저전압원(GND) 사이에 접속되어 연산 증폭부(62)로부터 출력된 공통전압(Vcom)의 리플을 제거하여 공통전압 보상부(51)에 일정한 직류형태의 공통전압(Vcom)을 인가한다.The operational amplifier unit 62 is constituted by an amplifier AMP connected to a node between the first and second resistors R1 and R2 of the common voltage bias circuit 61. [ A DC bias voltage is applied to the non-inverting input terminal of this amplifier (AMP). The DC bias voltage is generated by dividing the supply voltage VCC in the common bias circuit 61 to the first and second resistors R1 and R2. Also, a feedback voltage from its output terminal is applied to the inverting input terminal of the amplifier AMP. The amplifier AMP according to this configuration compares the input voltage composed of the divided voltage by the first and second resistors R1 and R2 and the feedback voltage from its output terminal to generate a common voltage having a stable voltage gain Vcom). The smoothing capacitor 63 is connected between the output terminal of the operational amplifier 62 and the ground voltage source GND to remove the ripple of the common voltage Vcom output from the operational amplifier 62, A common voltage Vcom of a constant direct current type is applied to the gate electrode.

공통전압 보상부(51)는 공통전압 발생부(50)의 출력단에 공통 접속되도록 게이트 PCB(40)에 형성되며, 게이트 PCB(40)의 회로부(도시하지 않음)와 게이트 PCB(40)의 출력패드들 사이에 형성된다. 또한 공통전압 보상부(51)는 게이트 PCB(40) 내 버퍼출력부(도시하지 않음)와 동일부에 형성될 수도 있다. 이러한 공통전압 보상부(51)는 버퍼출력부(64)와 콘덴서(65)를 통하여 액정패널(21) 내 공통전극(CL)에 최종적으로 정류된 공통전압신호를 인가한다. 버퍼출력부(64)는 k개의 버퍼회로(BUF1 내지 BUFk)로 구성되며, k개의 버퍼회로(BUF1 내지 BUFk)의 비반전 입력단자에는 공통전압 발생부(50)로부터 출력된 공통전압신호가 인가된다. 또한, k개의 버퍼회로(BUF1 내지 BUFk)의 반전 입력단자에는 액정패널(21) 내의 공통전극(CL)에서 피드백(Feedback)된 공통전압신호(Vcom1B)를 게이트 TCP(36)의 입출력패드들(31A,31B)을 경유하여 직접 인가한다. 이러한 구성에 따른 버퍼회로(BUF1 내지 BUFk)는 공통전압 발생부(50)로부터의 공통입력전압과 패널의 공통전극(CL)으로부터의 피드백(Feedback) 전압을 비교하여 안정된 전압이득을 가지는 공통전압(Vcom1A)을 출력시킨다. 콘덴서(65)는 k개의 버퍼회로(BUF1 내지 BUFk)의 출력단과 기저전압원(GND) 사이에 접속되어 액정패널(21)의 공통전극(CL)에 리플(ripple)이 제거된 일정한 직류 형태의 공통전압(Vcom)을 인가하도록 제어하는 역할을 한다.The common voltage compensating unit 51 is formed on the gate PCB 40 to be commonly connected to the output terminal of the common voltage generating unit 50 and is connected to a circuit portion Are formed between the pads. Also, the common voltage compensating unit 51 may be formed in the same portion as the buffer output unit (not shown) in the gate PCB 40. The common voltage compensating unit 51 applies a common voltage signal finally rectified to the common electrode CL in the liquid crystal panel 21 through the buffer output unit 64 and the capacitor 65. The buffer output section 64 is constituted by k buffer circuits BUF1 to BUFk and the common voltage signal outputted from the common voltage generating section 50 is applied to the noninverting input terminals of the k buffer circuits BUF1 to BUFk do. The common voltage signal Vcom1B fed back from the common electrode CL in the liquid crystal panel 21 is inputted to the inverted input terminal of the k buffer circuits BUF1 to BUFk through the input / output pads 31A, and 31B. The buffer circuits BUF1 to BUFk according to this configuration compare the common input voltage from the common voltage generator 50 and the feedback voltage from the common electrode CL of the panel to generate a common voltage having a stable voltage gain Vcom1A. The capacitor 65 is connected between the output terminal of the k buffer circuits BUF1 to BUFk and the ground voltage source GND and is connected to the common electrode CL of the liquid crystal panel 21, And controls the voltage Vcom to be applied.

상기에서와 같이 구성된 액정표시장치는 공통전압 발생부(50)를 통하여 리플이 제거된 안정된 공통전압신호를 출력할 뿐만 아니라 게이트 PCB(40) 내 공통전압 보상부(51)를 통하여 액정패널(21) 내 공통전극(CL)에 리플이 제거된 안정적인 공통전압(Vcom)을 입력시킬 수 있다.
The liquid crystal display device constructed as described above not only outputs a stable common voltage signal from which the ripple is removed through the common voltage generating part 50 but also outputs a stable common voltage signal through the common voltage compensating part 51 in the gate PCB 40, The stable common voltage Vcom from which the ripple is removed can be inputted to the common electrode CL.

상술한 바와 같이, 본 발명에 따른 액정표시장치에서는 게이트 드라이버 내 버퍼 출력부에 공통전압 보상 버퍼를 추가로 배치함과 보상 버퍼 출력단에 캐패시터를 추가로 형성한다. 이로 인하여, 본 발명에 따른 액정표시장치에서는 공통전극에 일정한 직류형태의 공통전압이 인가되어 액정패널 상에 표시되는 화상이 왜곡되지 않게 된다.As described above, in the liquid crystal display device according to the present invention, a common voltage compensation buffer is additionally disposed in the buffer output section of the gate driver and a capacitor is further formed in the compensation buffer output stage. Therefore, in the liquid crystal display device according to the present invention, a constant direct current type common voltage is applied to the common electrode, so that the image displayed on the liquid crystal panel is not distorted.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims (9)

게이트라인들과 데이터라인들의 교차영역마다 형성된 박막트랜지스터와 상기 박막트랜지스터와 공통전극들 사이에 접속되어진 액정셀들을 포함하는 화상 표시부와,A liquid crystal cell connected between the thin film transistor and the common electrodes, a liquid crystal cell connected between the thin film transistor and the common electrodes, 상기 게이트라인들에 게이트신호를 공급하기 위한 게이트 인쇄회로기판과,A gate printed circuit board for supplying a gate signal to the gate lines, 상기 공통전극들에 일정한 직류형태의 공통전압을 공급하기 위한 공통전압 발생부와,A common voltage generator for supplying a common DC voltage to the common electrodes, 상기 공통전압 발생부와 화상 표시부 사이에 접속되어 상기 화상 표시부내 공통전극들에 인가되는 공통전압의 출력을 안정화시키기 위한 공통전압 보상부를 구비하고,And a common voltage compensating unit connected between the common voltage generating unit and the image display unit for stabilizing the output of a common voltage applied to the common electrodes in the image display unit, 상기 공통전압 보상부는 상기 게이트 인쇄회로기판에 일체되는 것을 특징으로 하는 액정표시장치.And the common voltage compensating unit is integrated with the gate printed circuit board. 제 1 항에 있어서,The method according to claim 1, 상기 게이트라인들을 구동하는 다수의 게이트 구동 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과,A plurality of gate tape carrier packages each mounted with a plurality of gate drive integrated circuits driving the gate lines, 상기 데이터라인들을 구동하기 위한 데이터 인쇄회로기판과,A data printed circuit board for driving the data lines, 상기 데이터라인들을 구동하는 다수의 데이터 구동 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들을 더 구비하는 것을 특징으로 하는 액정표시장치.Further comprising a plurality of data tape carrier packages each of which is mounted with a plurality of data driving integrated circuits driving the data lines. 삭제delete 제 2 항에 있어서,3. The method of claim 2, 상기 다수의 게이트 테이프 캐리어 패키지들에는 상기 화상 표시부 내 공통전극들에 공통전압을 입출력하기 위한 공통전압 입력패드 및 출력패드가 더 구비되는 것을 특징으로 하는 액정표시장치.Wherein the plurality of gate tape carrier packages further include a common voltage input pad and an output pad for inputting and outputting a common voltage to the common electrodes in the image display unit. 제 4 항에 있어서,5. The method of claim 4, 상기 공통전압 발생부는,Wherein the common voltage generator comprises: 상기 공통전압신호를 생성하기 위한 공통전압 바이어스 회로와,A common voltage bias circuit for generating the common voltage signal, 상기 생성된 공통전압신호를 증폭함과 아울러 상기 공통전극에 공통전압을 출력시키기 위한 연산 증폭부와,An operational amplifier unit for amplifying the generated common voltage signal and outputting a common voltage to the common electrode, 상기 출력된 공통전압을 안정화시키기 위한 평활 캐패시터를 구비하는 것을 특징으로 하는 액정표시장치.And a smoothing capacitor for stabilizing the output common voltage. 제 5 항에 있어서,6. The method of claim 5, 상기 공통전압 바이어스 회로는 공급전압(VCC)과 기저전압(GND) 사이에 각각 직렬접속되어진 제1 및 제2 저항을 구비하는 것을 특징으로 하는 액정표시장치.Wherein the common voltage bias circuit comprises first and second resistors connected in series between a supply voltage (VCC) and a ground voltage (GND), respectively. 제 6 항에 있어서,The method according to claim 6, 상기 연산 증폭부는 상기 제1 및 제2 저항 사이의 노드에 접속된 증폭기(AMP)를 구비하며;The operational amplifier unit includes an amplifier (AMP) connected to a node between the first and second resistors; 상기 증폭기는 상기 공통전압 바이어스 회로의 출력과 상기 증폭기의 출력단의 출력을 입력으로 하여 공통전압신호를 출력시키는 것을 특징으로 하는 액정표시장치.Wherein the amplifier outputs an output of the common voltage bias circuit and an output of the output terminal of the amplifier to output a common voltage signal. 제 5 항에 있어서,6. The method of claim 5, 상기 공통전압 보상부는,Wherein the common- 상기 공통전압 발생부로부터 공급된 공통전압을 버퍼링하기 위한 버퍼출력부와,A buffer output section for buffering the common voltage supplied from the common voltage generating section, 상기 버퍼출력부로부터 출력된 공통전압을 안정화시키기 위한 캐패시터를 구비하는 것을 특징으로 하는 액정표시장치.And a capacitor for stabilizing the common voltage output from the buffer output unit. 제 8 항에 있어서,9. The method of claim 8, 상기 버퍼출력부는 버퍼회로를 구비하며,Wherein the buffer output section includes a buffer circuit, 상기 버퍼회로는 상기 공통전압 발생부로부터의 출력전압과 상기 화상표시부내 공통전극으로부터의 피드백 전압을 입력으로 하여 상기 공통전극에 공통전압신호를 공급하는 것을 특징으로 하는 액정표시장치.Wherein said buffer circuit supplies a common voltage signal to said common electrode by taking an output voltage from said common voltage generating unit and a feedback voltage from a common electrode in said image display unit as an input.
KR1020020085930A 2002-12-28 2002-12-28 Liquid Crystal Display KR100942837B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020085930A KR100942837B1 (en) 2002-12-28 2002-12-28 Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085930A KR100942837B1 (en) 2002-12-28 2002-12-28 Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20040059321A KR20040059321A (en) 2004-07-05
KR100942837B1 true KR100942837B1 (en) 2010-02-18

Family

ID=37351331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085930A KR100942837B1 (en) 2002-12-28 2002-12-28 Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR100942837B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062773A (en) * 2013-11-29 2015-06-08 엘지디스플레이 주식회사 Display Device Including Gate drive

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101285026B1 (en) * 2006-06-29 2013-07-10 엘지디스플레이 주식회사 Liquid Crystal Display device
KR101194647B1 (en) * 2006-06-30 2012-10-24 엘지디스플레이 주식회사 Common electrode driving circuit for liquid crystal display
KR100817302B1 (en) 2007-04-24 2008-03-27 삼성전자주식회사 Data driver and display apparatus having the same
EP2023195B1 (en) 2007-08-09 2017-04-05 LG Display Co., Ltd. Liquid crystal display device
KR101308463B1 (en) * 2007-08-09 2013-09-16 엘지디스플레이 주식회사 Liquid Crystral Display Device
CN101398550B (en) * 2007-09-26 2011-02-02 北京京东方光电科技有限公司 Method and device for avoiding image retention
KR102043824B1 (en) * 2013-01-25 2019-11-12 엘지디스플레이 주식회사 Liquid crystal display
KR102429371B1 (en) * 2015-12-02 2022-08-05 엘지디스플레이 주식회사 Display device and printed circuit board for supplying voltage to the display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038445A (en) * 1995-04-19 1996-11-21 구자홍 Common voltage compensation circuit of liquid crystal display device
KR19980020265A (en) * 1996-09-06 1998-06-25 김광호 Liquid crystal display
JPH1114968A (en) * 1997-06-23 1999-01-22 Sharp Corp Common electrode driving circuit for display device
KR20010056552A (en) * 1999-12-15 2001-07-04 윤종용 A circuit for stabilizing a common voltage using a clamping circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960038445A (en) * 1995-04-19 1996-11-21 구자홍 Common voltage compensation circuit of liquid crystal display device
KR19980020265A (en) * 1996-09-06 1998-06-25 김광호 Liquid crystal display
JPH1114968A (en) * 1997-06-23 1999-01-22 Sharp Corp Common electrode driving circuit for display device
KR20010056552A (en) * 1999-12-15 2001-07-04 윤종용 A circuit for stabilizing a common voltage using a clamping circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062773A (en) * 2013-11-29 2015-06-08 엘지디스플레이 주식회사 Display Device Including Gate drive
KR102119695B1 (en) * 2013-11-29 2020-06-05 엘지디스플레이 주식회사 Display Device Including Gate drive

Also Published As

Publication number Publication date
KR20040059321A (en) 2004-07-05

Similar Documents

Publication Publication Date Title
KR101157837B1 (en) Method And Circuit For Compensating Vcom
KR20070015695A (en) Liquid crystal display and driving method thereof
US7019735B2 (en) Pumping circuit and flat panel display device
KR100895305B1 (en) Liquid crystal display and driving method thereof
KR20070040865A (en) Driving apparatus for liquid crystal display and liquid crystal display including the same
KR20000013602A (en) Active matrix liquid crystal display device and method thereof
US7375718B2 (en) Gate driving method and apparatus for liquid crystal display panel
US7952547B2 (en) Liquid crystal display
US20040056832A1 (en) Driving circuit and voltage generating circuit and display using the same
KR100942837B1 (en) Liquid Crystal Display
KR100840331B1 (en) common voltage generating device and liquid crystal device using the same
KR101274686B1 (en) Liquid crystal display device and method of driving the same
JP4612153B2 (en) Flat panel display
US6803895B2 (en) Active matrix display device
KR100430098B1 (en) Apparatus of Driving Liquid Crystal Panel
KR20090004424A (en) Liquid crystal display and driving method thereof
KR101146459B1 (en) Liquid crystal dispaly apparatus of line on glass type
KR100760929B1 (en) circuit for controlling common voltage in the Liquid Crystal Display
KR20070117019A (en) Liquid crystal display and driving method thereof
KR100495798B1 (en) LCD and Kickback Voltage Compensation Circuit
KR100840317B1 (en) liquid crystal device for compensating kick-back voltage and driving device thereof
KR20060072316A (en) Liquid crystal display device
KR100717197B1 (en) Liquid crystal display
KR100631113B1 (en) Liquid Crystal Display and Method for Driving the same
KR20070053887A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 10