KR20020009974A - Method for fabricating capacitor in FRAM device - Google Patents
Method for fabricating capacitor in FRAM device Download PDFInfo
- Publication number
- KR20020009974A KR20020009974A KR1020000043682A KR20000043682A KR20020009974A KR 20020009974 A KR20020009974 A KR 20020009974A KR 1020000043682 A KR1020000043682 A KR 1020000043682A KR 20000043682 A KR20000043682 A KR 20000043682A KR 20020009974 A KR20020009974 A KR 20020009974A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- ferroelectric
- capacitor
- conductive film
- heat treatment
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Abstract
Description
본 발명은 반도체 메모리 장치의 제조 방법에 관한 것으로, 특히 강유전체 메모리 장치 (FRAM:ferroelectric random access memory)의 커패시터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly, to a method of manufacturing a capacitor of a ferroelectric random access memory (FRAM).
다이나믹 랜덤 억세스 메모리(dynamic random access memory; DRAM) 장치는 높은 집적도와 빠른 동작속도라는 장점을 가지는 반면, 셀의 축적용량에 축적된 정보전하가 누설전류에 의해 시간이 지나면서 감소하므로 이를 위해 리프레쉬(refresh)라고 불리는 정보재생동작이 요구된다는 단점을 갖는다. 이에 반하여, 스태틱 랜덤 억세스 메모리(static random access memory; SRAM) 장치, EEPROM(electrically erasable programmable read only memory) 장치, 플래쉬 메모리 장치 등은 데이터의 저장 면에서는 장점을 가지나, 동작전압이 높거나 동작속도가 느리다는 단점을 갖는다.Dynamic random access memory (DRAM) devices have the advantage of high integration and fast operation speed, while the information charge accumulated in the cell's storage capacity decreases over time due to leakage current. An information reproducing operation called refresh) is required. In contrast, static random access memory (SRAM) devices, electrically erasable programmable read only memory (EEPROM) devices, flash memory devices, and the like have advantages in terms of data storage. It has the disadvantage of being slow.
한편, 강유전체 메모리 장치는 강유전성이라는 물질의 물리적 특성을 이용하여 소자를 제조하게 되므로, 상기한 양쪽의 장점을 모두 살릴 수 있다는 큰 잇점을 갖는다. 강유전성이란 어떤 물질에 전압을 가하면 전기쌍극자(electric dipole)들이 전계방향으로 배열(polarization)되며 이러한 배열은 전압을 제거하여도 감소하기만 할 뿐 어느정도의 잔류분극(remnant polarization)을 보유하게 되는 성질을 말한다. 이러한 잔류분극을 데이터 저장으로 이용하면, 외부의 전압이 없어도 데이터의 저장이 가능해진다.On the other hand, the ferroelectric memory device is manufactured by using the physical properties of the material of the ferroelectric material, there is a great advantage that can take advantage of both of the above advantages. Ferroelectricity means that when a voltage is applied to a material, the electric dipoles are polarized in the electric field, and this arrangement only decreases with the removal of the voltage, but retains some residual polarization. Say. When such residual polarization is used for data storage, data can be stored without an external voltage.
강유전체 메모리 장치는 단위 셀(unit cell)의 구성 요소에 따라 두 가지로 분류할 수 있다. 그 하나는 단위 셀이 하나의 트랜지스터와 하나의 커패시터로 구성된 것이고, 다른 하나는 2개의 트랜지스터와 2개의 커패시터로 구성된 구성된 것이다. 이중에서, 하나의 트랜지스터와 하나의 커패시터로 구성된 단위 셀를 채용할 경우 집적화에 유리하며, 이 경우 COB 구조를 사용한다.Ferroelectric memory devices may be classified into two types according to components of a unit cell. One is a unit cell composed of one transistor and one capacitor, and the other is composed of two transistors and two capacitors. Among them, a unit cell composed of one transistor and one capacitor is advantageous for integration, in which case a COB structure is used.
그리고, 강유전체 메모리 장치는 + 잔류 분극값과 - 잔류 분극값의 평균값에 관련된 전압을 기준전압으로 설정하기 때문에 검출 마진을 크게 하지 위하여는 잔류 분극값을 크게 하는 것이 필요하다.In addition, since the ferroelectric memory device sets the voltages related to the average values of the + residual polarization value and the-residual polarization value as the reference voltage, it is necessary to increase the residual polarization value in order to increase the detection margin.
따라서, 본 발명이 이루고자 하는 기술적 과제는 잔류 분극값을 크게 할 수 있는 강유전체 메모리 장치의 커패시터 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a capacitor of a ferroelectric memory device capable of increasing a residual polarization value.
도 1 내지 도 4는 본 발명에 의한 강유전체 메모리 장치의 커패시터 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a capacitor of a ferroelectric memory device according to the present invention.
도 5는 본 발명의 강유전체 메모리 장치의 커패시터 제조방법에 채용된 도전막이 열처리에 따라 스트레스(Stress)가 어떻게 변화하는지를 설명하기 위하여 도시한 그래프이다.FIG. 5 is a graph illustrating how the stress of the conductive film employed in the capacitor manufacturing method of the ferroelectric memory device of the present invention changes with heat treatment.
도 6은 본 발명의 강유전체 메모리 장치의 커패시터 제조방법의 열처리 유무에 따른 3 볼트 잔류 분극값의 변화를 도시한 그래프이다.FIG. 6 is a graph illustrating a change in 3 volt residual polarization value according to whether or not heat treatment is performed in a method of manufacturing a capacitor of a ferroelectric memory device of the present invention.
상기 기술적 과제를 달성하기 위하여, 본 발명의 강유전체 메모리 장치의 커패시터는 반도체 기판 상에 하부 전극용 제1 도전막, 강유전체막, 상부 전극용 제2 도전막을 순차적으로 형성한다. 상기 상부 전극용 제2 도전막은 IrO2막과 Ir막의 이중막으로 형성한다. 그리고, 상기 제2 도전막이 형성된 결과물을 열처리한 후, 상기 제1 도전막, 강유전체막 및 제2 도전막을 패터닝하여 하부 전극, 강유전체 패턴 및 상부 전극으로 구성된 커패시터를 완성한다. 상기 제2 도전막의 열처리는 산소 또는 질소 분위기에서 실시한다. 이렇게 본 발명은 상부 전극용 제2 도전막을 형성한 후, 열처리함으로써 잔류 분극값을 크게 할 수 있다.In order to achieve the above technical problem, the capacitor of the ferroelectric memory device of the present invention sequentially forms a first conductive film for a lower electrode, a ferroelectric film, and a second conductive film for an upper electrode on a semiconductor substrate. The second conductive film for the upper electrode is formed of a double film of an IrO 2 film and an Ir film. After the heat treatment of the resultant material on which the second conductive film is formed, the first conductive film, the ferroelectric film, and the second conductive film are patterned to complete a capacitor including a lower electrode, a ferroelectric pattern, and an upper electrode. The heat treatment of the second conductive film is performed in an oxygen or nitrogen atmosphere. In this way, the present invention can increase the residual polarization value by forming a second conductive film for the upper electrode and then performing heat treatment.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions is exaggerated for clarity. In addition, when a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.
도 1 내지 도 4는 본 발명에 의한 강유전체 메모리 장치의 커패시터 제조방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of manufacturing a capacitor of a ferroelectric memory device according to the present invention.
도 1을 참조하면, 반도체 기판(11), 예컨대 실리콘 기판 상에 상기 반도체 기판(11)의 일부를 노출시키는 콘택홀(12)을 갖는 층간 절연막(13)을 형성한다. 상기 층간 절연막(13)은 실리콘 산화막을 이용하여 형성한다.Referring to FIG. 1, an interlayer insulating layer 13 having a contact hole 12 exposing a portion of the semiconductor substrate 11 is formed on a semiconductor substrate 11, for example, a silicon substrate. The interlayer insulating film 13 is formed using a silicon oxide film.
도 2를 참조하면, 상기 콘택홀(12)에 매몰되는 도전성 플러그(15)를 형성한다. 상기 도전성 플러그(15)는 불순물이 도핑된 실리콘(Si), 탄탈륨(Ta), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os), 텅스텐 실리사이드(WSi), 텅스텐 나이트라이드(WN), 텅스텐(W) 또는 이들 물질을 조합으로 이루어진 혼합막으로 형성한다.Referring to FIG. 2, a conductive plug 15 embedded in the contact hole 12 is formed. The conductive plug 15 may include silicon (Si), tantalum (Ta), ruthenium (Ru), iridium (Ir), osmium (Os), tungsten silicide (WSi), tungsten nitride (WN), and tungsten doped with impurities. (W) or a mixture film formed of these materials.
계속하여, 상기 도전성 플러그(15)와 연결되는 하부 전극용 제1 도전막(17)을 형성한다. 상기 제1 도전막(17)은 백금족 금속막, 백금족 금속의 산화막 또는 이들의 조합으로 이루어진 막을 이용하여 형성할 수 있다. 상기 백금족 금속막의 예로는 백금막(Pt), 루테늄막(Ru), 이리듐막(Ir), 로듐막(Rh), 오스뮴막(Os), 팔라듐막(Pd)을 들 수 있다. 본 실시예에서, 상기 제1 도전막(17)은 백금막을 1500Å의 두께로 형성한다. 필요에 따라, 상기 도전성 플러그(15)와 제1 도전막(17) 사이에 확산 방지막 또는 반응 방지막으로서 도전성 장벽층(도시 안함)이 더 형성되어 있을 수 있다.Subsequently, a first conductive film 17 for lower electrodes connected to the conductive plug 15 is formed. The first conductive film 17 may be formed using a platinum group metal film, an oxide film of platinum group metal, or a combination thereof. Examples of the platinum group metal film include a platinum film Pt, a ruthenium film Ru, an iridium film Ir, a rhodium film Rh, an osmium film Os, and a palladium film Pd. In the present embodiment, the first conductive film 17 forms a platinum film having a thickness of 1500 kPa. If necessary, a conductive barrier layer (not shown) may be further formed between the conductive plug 15 and the first conductive layer 17 as a diffusion barrier or a reaction barrier.
도 3를 참조하면, 상기 하부 전극용 제1 도전막(17) 상에 강유전체막(19)을 형성한다. 상기 강유전체막(19)은 유전율이 높은 고유전막으로 형성한다. 상기 강유전체막(19)은 SrTiO3, BaTiO3, (Ba,Sr)TiO3, SrBi2Ta2O9, (Pb(Zr, Ti)O3, Pb, La)(Zr, Ti)O3, 또는 Bi4Ti3O12를 이용하여 형성할 수 있다. 상기 강유전체막(19)은 스퍼터링(sputtering) 방법, 화학기상증착(chemical vapor deposition)방법 또는 졸-겔(sol-gel) 방법으로 형성한다. 본 실시예에서, 상기 강유전체막(19)은 상기 제1 도전막 상에 졸겔법을 이용하여 PZT막[Pb(Zr, Ti)O3막]을 2000Å의 두께로 증착한 후 700℃에서 2분간 산소 열처리하여 형성하였다.Referring to FIG. 3, a ferroelectric film 19 is formed on the first conductive film 17 for the lower electrode. The ferroelectric film 19 is formed of a high dielectric film having a high dielectric constant. The ferroelectric film 19 may include SrTiO 3 , BaTiO 3 , (Ba, Sr) TiO 3 , SrBi 2 Ta 2 O 9 , (Pb (Zr, Ti) O 3 , Pb, La) (Zr, Ti) O 3 , Or Bi 4 Ti 3 O 12 . The ferroelectric film 19 is formed by a sputtering method, a chemical vapor deposition method, or a sol-gel method. In this embodiment, the ferroelectric film 19 is a PZT film [Pb (Zr, Ti) O 3 film] deposited at a thickness of 2000 kPa on the first conductive film by a sol-gel method for 2 minutes at 700 ℃. It was formed by oxygen heat treatment.
다음에, 상기 강유전체막(19) 상에 상부 전극용 제2 도전막(21)을 형성한다. 상기 제2 도전막(21)은 상기 제1 도전막(17)과 마찬가지로 백금족 금속막, 백금족 금속의 산화막 또는 이들의 조합으로 이루어진 막을 이용하여 형성한다. 상기 백금족 금속막의 예로는 백금막, 루테늄막, 이리듐막, 로듐막, 오스뮴막, 팔라듐막을 들 수 있다. 본 실시예에서, 상기 제2 도전막(21)은 IrO2막(21a)과 Ir막(21b)의 이중막으로 형성한다. 상기 제2 도전막(21)을 구성하는 IrO2막(21a)은 300Å, Ir막(21b)은 1000Å의 두께로 형성하였다.Next, a second conductive film 21 for upper electrodes is formed on the ferroelectric film 19. Like the first conductive film 17, the second conductive film 21 is formed using a film made of a platinum group metal film, an oxide film of a platinum group metal, or a combination thereof. Examples of the platinum group metal film include a platinum film, ruthenium film, iridium film, rhodium film, osmium film and palladium film. In the present embodiment, the second conductive film 21 is formed of a double film of the IrO 2 film 21a and the Ir film 21b. The IrO 2 film 21a constituting the second conductive film 21 was formed to have a thickness of 300 GPa and the Ir film 21b having a thickness of 1000 GPa.
계속하여, 상기 제2 도전막(21)이 형성된 반도체 기판(11)을 산소 혹은 질소를 포함하는 가스 분위기에서 열처리한다. 상기 열처리는 노(Furnace)를 이용하는 방법 또는 급속 열 어닐닝(Rapid Thermal Annealing)방법으로 실시한다. 본 실시예에서는, 상기 제2 도전막(21)이 형성된 반도체 기판(11)을 700℃의 산소 분위기에서 30초간 열처리를 진행하였다.Subsequently, the semiconductor substrate 11 on which the second conductive film 21 is formed is heat-treated in a gas atmosphere containing oxygen or nitrogen. The heat treatment may be performed using a furnace or a rapid thermal annealing method. In this embodiment, the semiconductor substrate 11 on which the second conductive film 21 is formed was subjected to heat treatment for 30 seconds in an oxygen atmosphere of 700 ° C.
도 4를 참조하면, 사진식각공정을 이용하여 상기 제2 도전막(21), 강유전체막(19), 제1 도전막(17)을 패터닝함으로써 상부 전극(23), 강유전체막 패턴(19a) 및 하부 전극(17a)으로 구성된 커패시터를 완성한다. 본 실시예에서, 상기 상부 전극(23)은 IrO2막 패턴(23a)과 Ir막 패턴(23b)으로 구성된다.Referring to FIG. 4, the second conductive layer 21, the ferroelectric layer 19, and the first conductive layer 17 are patterned using a photolithography process to form the upper electrode 23, the ferroelectric layer pattern 19a, and the like. The capacitor composed of the lower electrode 17a is completed. In the present embodiment, the upper electrode 23 is composed of an IrO 2 film pattern 23a and an Ir film pattern 23b.
도 5는 본 발명의 강유전체 메모리 장치의 커패시터 제조방법에 채용된 도전막이 열처리에 따라 스트레스(Stress)가 어떻게 변화하는지를 설명하기 위하여 도시한 그래프이다.FIG. 5 is a graph illustrating how the stress of the conductive film employed in the capacitor manufacturing method of the ferroelectric memory device of the present invention changes with heat treatment.
구체적으로, 도 5는 실리콘 산화막이 형성된 실리콘 기판 상에 본 발명의 강유전체 커패시터의 제조방법에 채용된 도전막인 Ir, IrO2, Pt막을 각각 1000Å, 500Å, 1000Å 증착한 후의 스트레스(응력)와 이들을 600℃에서 열처리한 후 스트레스의 변화량을 도시한다. Ir 및 IrO2는 증착 직후에는 각각 -3.46E10 dyne/cm2및 -8.27E9 dyne/cm2의 압축 스트레스(compressive stress)를 나타내나, 열처리한 후에는 각각 1.73E10 dyne/cm2및 6.73E9 dyne/cm2인장 스트레스(tensile stress)를 나타낸다. 그리고, Pt막은 증착후에는 4.96E9 dyne/cm2의 인장 스트레스를 나타내고, 열처리후에는 1.18E10 dyne/cm2의 인장 스트레스를 나타낸다. 이러한 결과와 강유전체막인 PZT막의 열 팽창 계수가 Ir막이나 PT보다 약 2배 내지 4.5배 적은 것를 고려하여 볼 때, 상부 전극용 제2 도전막(도 3의 21)을 증착한 후 열처리할 경우 스트레스 변화에 따라 강유전체 커패시터의 구조, 특히 상부 전극용 제2 도전막의 구조가 바뀌게 됨을 알 수 있다.Specifically, FIG. 5 shows stresses (stresses) after depositing 1000 kV, 500 kPa, and 1000 kPa of Ir, IrO 2 and Pt films, which are conductive films employed in the ferroelectric capacitor manufacturing method of the present invention, on a silicon substrate on which a silicon oxide film is formed. The amount of change in stress after heat treatment at 600 ° C. is shown. Ir and IrO 2 are deposited immediately after each -3.46E10 dyne / cm 2 and -8.27E9 dyne / cm and represents the compressive stress (compressive stress) of Figure 2, after each heat treatment 1.73E10 dyne / cm 2 and 6.73E9 dyne / cm 2 represents tensile stress. The Pt film exhibits a tensile stress of 4.96E9 dyne / cm 2 after deposition and a tensile stress of 1.18E10 dyne / cm 2 after heat treatment. Considering these results and the thermal expansion coefficient of the PZT film, which is a ferroelectric film, about 2 to 4.5 times less than that of the Ir film or PT, when the second conductive film for the upper electrode (21 in FIG. 3) is deposited and heat treated, It can be seen that the structure of the ferroelectric capacitor, in particular, the structure of the second conductive film for the upper electrode, changes according to the stress change.
도 6은 본 발명의 강유전체 메모리 장치의 커패시터 제조방법의 열처리 유무에 따른 3 볼트 잔류 분극값의 변화를 도시한 그래프이다.FIG. 6 is a graph illustrating a change in 3 volt residual polarization value according to whether or not heat treatment is performed in a method of manufacturing a capacitor of a ferroelectric memory device of the present invention.
구체적으로, 본 발명의 강유전체 커패시터 제조방법을 참고하여 설명한다. X축의 A는 기준값을 나타내며, B는 상부 전극용 IrO2막을 증착한 후 열처리하고 Ir 증착후에는 열처리하지 않은 경우이고, C는 IrO2, Ir 증착후, 즉 상부 전극을 위한 패터닝 전에 열처리한 경우이다. 도 6에 보듯이, 참조부호 C로 표시한 바와 같이 커패시터 형성을 위한 패터닝 직전에 열처리를 해준 경우가 잔류 분극값의 변화가 가장 크다. Ir의 경우 스트레스 변화가 가장 크다는 것을 고려할 때 PZT 잔류 분극값의 향상이 스트레스 변화와 직접적으로 관련이 있음을 알 수 있다. 즉, 높은 인장 스트레스를 가지게 되면 PZT는 높은 압축 스트레스를 가지게 되어 잔류 분극값의 향상을 가져올 수 있다.Specifically, it will be described with reference to the ferroelectric capacitor manufacturing method of the present invention. A on the X axis represents a reference value, B represents a heat treatment after deposition of an IrO 2 film for the upper electrode and no heat treatment after Ir deposition, and C is an heat treatment after IrO 2 , Ir deposition, that is, before patterning for the upper electrode. to be. As shown in FIG. 6, the change in residual polarization value is greatest when heat treatment is performed immediately before patterning to form a capacitor, as indicated by reference numeral C. FIG. Considering the largest stress change in Ir, the improvement of PZT residual polarization is directly related to the stress change. That is, PZT has a high compressive stress when it has a high tensile stress can lead to an improvement in the residual polarization value.
상술한 바와 같이 본 발명의 강유전체 메모리 장치의 커패시터 제조방법은 상부 전극용 제2 도전막 형성 후에 열처리를 행함으로써 커패시터와 도전성 플러그의 접촉 저항이 크게 영향을 받지 않는다.As described above, in the method of manufacturing the capacitor of the ferroelectric memory device of the present invention, the contact resistance between the capacitor and the conductive plug is not significantly affected by heat treatment after forming the second conductive film for the upper electrode.
또한, 본 발명의 강유전체 메모리 장치의 커패시터 제조방법에 의하면 분극값이 20% 이상 향상되어 하나의 트랜지스터와 커패시터를 갖는 강유전체 메모리 장치의 셀에 필요한 높은 잔류 분극값을 얻을 수 있다.In addition, according to the capacitor manufacturing method of the ferroelectric memory device of the present invention, the polarization value is improved by 20% or more to obtain a high residual polarization value required for a cell of the ferroelectric memory device having one transistor and a capacitor.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043682A KR20020009974A (en) | 2000-07-28 | 2000-07-28 | Method for fabricating capacitor in FRAM device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000043682A KR20020009974A (en) | 2000-07-28 | 2000-07-28 | Method for fabricating capacitor in FRAM device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020009974A true KR20020009974A (en) | 2002-02-02 |
Family
ID=19680538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000043682A KR20020009974A (en) | 2000-07-28 | 2000-07-28 | Method for fabricating capacitor in FRAM device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020009974A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830108B1 (en) * | 2006-03-31 | 2008-05-20 | 후지쯔 가부시끼가이샤 | Semiconductor device and manufacturing method thereof |
-
2000
- 2000-07-28 KR KR1020000043682A patent/KR20020009974A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100830108B1 (en) * | 2006-03-31 | 2008-05-20 | 후지쯔 가부시끼가이샤 | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6603169B2 (en) | Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same | |
| US6368909B2 (en) | Methods of fabricating integrated circuit ferroelectric capacitors including tensile stress applying layers on the upper electrode thereof | |
| KR19990030200A (en) | Semiconductor Memory Device with Capacitor and MOOS Transistor | |
| KR20030006947A (en) | Capacitor and method of manufacturing the same | |
| US6674633B2 (en) | Process for producing a strontium ruthenium oxide protective layer on a top electrode | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| KR20050077471A (en) | Semiconductor device and method for manufacturing the same | |
| KR100405146B1 (en) | Process for producing a structured metal oxide-containing layer | |
| KR20000014388A (en) | Ferroelectric memory capacitor and forming method thereof | |
| JP2000503725A (en) | Method for producing dielectric layer or ferroelectric layer having high dielectric constant ε | |
| US6455328B2 (en) | Method of manufacture of a capacitor with a dielectric on the basis of strontium-bismuth-tantalum | |
| KR100505679B1 (en) | Semiconductor memory device and method for manufacturing the same | |
| KR20020009974A (en) | Method for fabricating capacitor in FRAM device | |
| CN100452404C (en) | Manufacture of semiconductor device | |
| JP2002329845A (en) | Method for manufacturing ferroelectric memory element, and ferroelectric memory device | |
| KR100442709B1 (en) | A capacitor having double protection layer of hetero-nitride and a method for forming electrodes thereof | |
| KR20080111732A (en) | Multi-bit nonvolatile memory device using tunneling oxide and method for fabricating the same | |
| KR19980066717A (en) | Manufacturing method of FRAM cell | |
| KR980012514A (en) | Method for manufacturing capacitor of semiconductor device | |
| KR20010109615A (en) | Ferroelectric capacitor in semiconductor device | |
| KR100284077B1 (en) | Semiconductor device with ferroelectric film and manufacturing method thereof | |
| JP2003197772A (en) | Capacitor, semiconductor storage device and its manufacturing method | |
| KR0165352B1 (en) | Process of fabricating ferroelectric capacitor | |
| KR100390845B1 (en) | Ferroelectric capacitor in semiconductor device and forming method thereof | |
| KR20040085529A (en) | Lower Electrode Structure of Capacitor Having Diffusion Barrier for ULSI Memory and Method for Forming Lower Electrode Structure of Capacitor and Capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |