KR20020002557A - 메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템 - Google Patents

메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템 Download PDF

Info

Publication number
KR20020002557A
KR20020002557A KR1020000036765A KR20000036765A KR20020002557A KR 20020002557 A KR20020002557 A KR 20020002557A KR 1020000036765 A KR1020000036765 A KR 1020000036765A KR 20000036765 A KR20000036765 A KR 20000036765A KR 20020002557 A KR20020002557 A KR 20020002557A
Authority
KR
South Korea
Prior art keywords
address
relocation
register
computer system
central processing
Prior art date
Application number
KR1020000036765A
Other languages
English (en)
Inventor
전남일
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036765A priority Critical patent/KR20020002557A/ko
Publication of KR20020002557A publication Critical patent/KR20020002557A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 사용자가 메모리 어드레스 맵을 임의로 재배치할 수 있는 컴퓨터 시스템을 제공하기 위한 것으로, 이를 위해 본 발명은 사용자가 메모리 어드레스 맵을 임의로 재배치할 수 있는 컴퓨터 시스템에 있어서, 중앙처리장치; 상기 메모리 어드레스 맵에 대한 재배치 동작을 인에이블하는 재배치 인에이블 신호를 저장하는 제1 저장 수단; 상기 중앙처리장치에 의해 억세스되는 시작 어드레스인 소스 어드레스를 저장하는 제2 저장 수단; 상기 중앙처리장치가 상기 소스 어드레스를 억세스할 때 재배치를 통해 실제로 억세스될 타겟 어드레스를 저장하는 제3 저장 수단; 재배치할 메모리 영역의 크기를 저장하는 제4 저장 수단; 어드레스 버스로 상기 중앙처리장치에 연결되어 상기 중앙처리장치가 억세스하는 어드레스를 디코딩하고, 상기 타겟 어드레스에 응답된 종속 장치를 선택하기 위한 종속장치선택신호를 구동하는 시스템 디코딩 수단; 및 상기 시스템 디코딩 수단의 종속장치선택신호에 의해 선택된 종속 장치와 연결되고, 상기 소스 어드레스, 상기 어드레스 버스에 실린 상기 중앙처리장치의 현재 시작 어드레스 및 상기 타겟 어드레스에 응답하여 재배치를 통해 실제 억세스되는 재배치 시작 어드레스를 결정하는 인터페이스 수단을 포함하고, 상기 제1 내지 제4 저장 수단 각각은, 사용자에 의해 프로그램 가능하다.

Description

메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템{COMPUTER SYSTEM CAPABLE OF REMAPPING MEMORY ADDRESS MAP}
본 발명은 컴퓨터 시스템에 관한 것으로, 특히 컴퓨터 시스템의 초기화 시 셋팅된 메모리 어드레스 맵(Memory Address Map)을 사용자가 임의로 재배치(remap)할 수 있는, 메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템에 관한 것이다.
일반적으로, 컴퓨터 시스템에서 초기 메모리 어드레스 맵과 사용자에 의한 재배치 시의 메모리 어드레스 맵은 미리 셋팅되어 있다.
컴퓨터 시스템이 초기화되면, 메모리 어드레스 맵은 미리 셋팅되어 있는 초기의 메모리 어드레스 맵으로 결정된다. 이후, 컴퓨터 시스템의 초기화가 끝나고 정상적인 노말 모드(normal mode)로 변경하기 위해 사용자가 메모리 어드레스 맵을 재배치하게 되는 데, 이때 초기의 메모리 어드레스 맵이 미리 셋팅되어 있는 재배치 메모리 어드레스 맵으로 재배치되고, 변경된 재배치 메모리 어드레스 맵에 의해 시스템이 동작된다.
이와 같이, 초기 메모리 어드레스 맵과 재배치 메모리 어드레스 맵이 미리 셋팅되어 있는 컴퓨터 시스템에서 사용자는 자신이 원하는 메모리 어드레스 맵을 자유롭게 설정할 수가 없어 메모리 영역을 한정적으로 사용할 수 밖에 없다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 사용자가 메모리 어드레스 맵을 임의로 재배치할 수 있는 컴퓨터 시스템을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 컴퓨터 시스템의 블록도.
도 2는 본 발명의 일실시예에 따른 인터페이스부의 내부 블록도.
* 도면의 주요 부분에 대한 설명
100 : 중앙처리장치 110 : 시스템 디코더
120 : 인터페이스부 130 : 종속 장치
140 : 재배치 레지스터 블록
상기 목적을 달성하기 위한 본 발명은 사용자가 메모리 어드레스 맵을 임의로 재배치할 수 있는 컴퓨터 시스템에 있어서, 중앙처리장치; 상기 메모리 어드레스 맵에 대한 재배치 동작을 인에이블하는 재배치 인에이블 신호를 저장하는 제1 저장 수단; 상기 중앙처리장치에 의해 억세스되는 시작 어드레스인 소스 어드레스를 저장하는 제2 저장 수단; 상기 중앙처리장치가 상기 소스 어드레스를 억세스할 때 재배치를 통해 실제로 억세스될 타겟 어드레스를 저장하는 제3 저장 수단; 재배치할 메모리 영역의 크기를 저장하는 제4 저장 수단; 어드레스 버스로 상기 중앙처리장치에 연결되어 상기 중앙처리장치가 억세스하는 어드레스를 디코딩하고, 상기 타겟 어드레스에 응답된 종속 장치를 선택하기 위한 종속장치선택신호를 구동하는 시스템 디코딩 수단; 및 상기 시스템 디코딩 수단의 종속장치선택신호에 의해 선택된 종속 장치와 연결되고, 상기 소스 어드레스, 상기 어드레스 버스에 실린 상기 중앙처리장치의 현재 시작 어드레스 및 상기 타겟 어드레스에 응답하여 재배치를 통해 실제 억세스되는 재배치 시작 어드레스를 결정하는 인터페이스 수단을 포함하여 이루어지며, 상기 제1 내지 제4 저장 수단 각각은, 사용자에 의해 프로그램 가능하다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 컴퓨터 시스템의 블록도이다.
도 1을 참조하면, 본 발명의 컴퓨터 시스템은 종래의 컴퓨터 시스템과 동일하게 중앙처리장치(CPU)(100), 시스템 디코더(110), 종속 장치(slave device)(130) 및 선택된 종속 장치(130)와의 인터페이스를 위한 인터페이스부(120)로 이루어지되, 사용자가 메모리 어드레스 맵을 임의로 재배치할 수 있도록 사용자에 의해 프로그램 가능한 추가의 재배치 레지스터 블록(140)을 더 포함한다.
구체적으로, 추가의 재배치 레지스터 블록(140)은 메모리 어드레스 맵에 대한 재배치 동작을 인에이블하는 재배치 인에이블 신호를 저장하는 재배치 인에이블 레지스터(141), 재배치될 메모리 어드레스 즉, 중앙처리장치(100)가 억세스할 시작 어드레스인 소스 어드레스를 저장하는 소스 어드레스 레지스터(142), 중앙처리장치(100)가 소스 어드레스를 억세스할 때 재배치를 통해 실제로 억세스될 타겟 어드레스를 저장하는 타겟 어드레스 레지스터(143), 재배치할 메모리 영역의 크기를 저장하는 재배치 크기 레지스터(144)로 이루어진다.
먼저, 컴퓨터 시스템의 초기화가 끝난 후 사용자가 메모리 어드레스 맵을 재배치하고자 할 때, 사용자는 미리 소스 어드레스 레지스터(142), 타겟 어드레스 레지스터(143) 및 재배치 크기 레지스터(144)를 원하는 값으로 셋팅한 후 재배치를 시작하고자 할 때 재배치 인에이블 레지스터(141)의 재배치 인에이블 신호를 셋한다.
다음으로, 시스템 디코더(110)에서 재배치 인에이블 신호에 응답하여 어드레스 버스에 실린 어드레스를 디코딩하고, 타겟 어드레스에 응답된 종속 장치를 선택하기 위한 종속장치선택신호를 구동한다. 이후, 선택된 종속 장치의 인터페이스부(120)는 시스템 디코더(110)로부터 구동되는 종속장치선택신호에 응답하여 재배치를 통해 실제 억세스되는 어드레스를 결정한다.
도 2는 본 발명의 일실시예에 따른 인터페이스부의 내부 블록도로서, 중앙처리장치(100)로부터 출력되는 현재 시작 어드레스에서 재배치 레지스터 블록(140)의 소스 어드레스를 감산하는 감산기(200)와, 감산기(200)의 감산 결과와 재배치 레지스터 블록(140)의 타겟 어드레스를 가산하여 재배치 시작 어드레스로 출력하는 가산기(210)로 이루어지되, 감산기(200) 및 가산기(210)는 시스템 디코더(110)의 종속장치선택신호에 의해 구동되어진다.
도 2와 같이 구성되는 종속 장치의 인터페이스부(120)는 시스템 디코더(110)가 구동하는 종속장치선택신호를 확인하여 타겟 어드레스의 종속 장치가 자신임이 확인되면, 감산기(200)를 통해 중앙처리장치(100)의 현재 시작 어드레스에서 소스 어드레스를 감산한 후 가산기(210)에서 그 감산 결과값과 타겟 어드레스를 가산하여, 가산된 값을 실제 억세스할 최종 어드레스, 즉 재배치 시작 어드레스로 설정한다.
따라서, 재배치 인에이블 신호가 셋된 상태에서 중앙처리장치(100)가 재배치하고자 하는 소스 어드레스를 억세스하면 상기한 바와 같이 실제 억세스될 타겟 어드레스가 결정된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 별도의 재배치 레지스터 블록을 구비하여, 메모리 어드레스 맵에 대한 재배치 시 사용자에 의한 소스 어드레스 및 타겟 어드레스의 설정이 가능해 사용자가 좀더 자유롭게 메모리 영역을 사용할 수 있다.

Claims (3)

  1. 사용자가 메모리 어드레스 맵을 임의로 재배치할 수 있는 컴퓨터 시스템에 있어서,
    중앙처리장치;
    상기 메모리 어드레스 맵에 대한 재배치 동작을 인에이블하는 재배치 인에이블 신호를 저장하는 제1 저장 수단;
    상기 중앙처리장치에 의해 억세스되는 시작 어드레스인 소스 어드레스를 저장하는 제2 저장 수단;
    상기 중앙처리장치가 상기 소스 어드레스를 억세스할 때 재배치를 통해 실제로 억세스될 타겟 어드레스를 저장하는 제3 저장 수단;
    재배치할 메모리 영역의 크기를 저장하는 제4 저장 수단;
    어드레스 버스로 상기 중앙처리장치에 연결되어 상기 중앙처리장치가 억세스하는 어드레스를 디코딩하고, 상기 타겟 어드레스에 응답된 종속 장치를 선택하기 위한 종속장치선택신호를 구동하는 시스템 디코딩 수단; 및
    상기 시스템 디코딩 수단의 종속장치선택신호에 의해 선택된 종속 장치와 연결되고, 상기 소스 어드레스, 상기 어드레스 버스에 실린 상기 중앙처리장치의 현재 시작 어드레스 및 상기 타겟 어드레스에 응답하여 재배치를 통해 실제 억세스되는 재배치 시작 어드레스를 결정하는 인터페이스 수단을 포함하여 이루어지며,
    상기 제1 내지 제4 저장 수단 각각은,
    사용자에 의해 프로그램 가능한 컴퓨터 시스템.
  2. 제 1 항에 있어서, 상기 인터페이스 수단은,
    상기 중앙처리장치의 현재 시작 어드레스에서 상기 소스 어드레스를 감산하는 감산 수단; 및
    상기 감산 수단의 감산 결과와 상기 타겟 어드레스를 가산하여 상기 재배치 시작 어드레스로 출력하는 가산 수단
    을 포함하여 이루어지는 컴퓨터 시스템.
  3. 제 2 항에 있어서, 상기 감산 수단 및 상기 가산 수단 각각은,
    상기 시스템 디코딩 수단의 종속장치선택신호에 응답하여 구동되도록 구성됨을 특징으로 하는 컴퓨터 시스템.
KR1020000036765A 2000-06-30 2000-06-30 메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템 KR20020002557A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036765A KR20020002557A (ko) 2000-06-30 2000-06-30 메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036765A KR20020002557A (ko) 2000-06-30 2000-06-30 메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템

Publications (1)

Publication Number Publication Date
KR20020002557A true KR20020002557A (ko) 2002-01-10

Family

ID=19675077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036765A KR20020002557A (ko) 2000-06-30 2000-06-30 메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템

Country Status (1)

Country Link
KR (1) KR20020002557A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772389B1 (ko) * 2006-01-12 2007-11-01 삼성전자주식회사 메모리 인식 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772389B1 (ko) * 2006-01-12 2007-11-01 삼성전자주식회사 메모리 인식 장치

Similar Documents

Publication Publication Date Title
US6233641B1 (en) Apparatus and method of PCI routing in a bridge configuration
KR20080074247A (ko) 버퍼 메모리를 포함하는 플래쉬 메모리 장치 및 시스템,플래쉬 메모리 장치의 데이터 업데이트 방법
US20050055591A1 (en) Computer system and a control method thereof
TWI282140B (en) Display controller and method for updating parameters of the same
JP2009151763A (ja) メディア処理装置
JP2003162433A (ja) メモリシステム
KR20020002557A (ko) 메모리 어드레스 맵의 재배치가 가능한 컴퓨터 시스템
JP2003196102A (ja) コンピュータシステム
US5961611A (en) Automatic option setting circuit
JP2005312971A (ja) マルチメディアシステム上でのユニバーサルコントローラヘルプ
US6182189B1 (en) Method and apparatus for placing a memory in a read-while-write mode
TW432281B (en) Method and system for reducing processor workload by using memory-remapping technique
US7107407B2 (en) Arithmetic unit with reduced startup time and method of loading data
TWI243307B (en) Method for partitioning a memory unit into sections
JPH0969072A (ja) メモリマップトｉ／ｏ制御回路
JP2003167649A (ja) 情報処理装置
JP2005025740A (ja) ホットルーチンメモリを有するマイクロプロセッサシステム及びその使用方法
JP2733753B2 (ja) コンピューター用データの入出力制御回路及び入出力制御方法
KR20060081461A (ko) 이동통신단말기의 부팅 방법
KR20070070858A (ko) 회전 가능한 디스플레이부를 구비한 휴대 게임 장치 및 그제어 방법
KR20070089268A (ko) 전자기기의 이이피롬 데이터 처리 시스템 및 방법
JP2622553B2 (ja) マイクロコンピュータ
JPH06348314A (ja) プログラマブルコントローラ
JP3755653B2 (ja) 接点入出力プログラムコントローラ
JP3322993B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination