KR20020002510A - 박막 트랜지스터 액정 표시 장치의 제조 방법 - Google Patents
박막 트랜지스터 액정 표시 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20020002510A KR20020002510A KR1020000036704A KR20000036704A KR20020002510A KR 20020002510 A KR20020002510 A KR 20020002510A KR 1020000036704 A KR1020000036704 A KR 1020000036704A KR 20000036704 A KR20000036704 A KR 20000036704A KR 20020002510 A KR20020002510 A KR 20020002510A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etched
- active layer
- tft
- deposited
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000000206 photolithography Methods 0.000 abstract description 6
- 238000001039 wet etching Methods 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 abstract description 4
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 5
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 229910001887 tin oxide Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 액정표시장치의 제조 방법에 관한 것으로, 액티브층과 게이트 라인을 하나의 마스크로 패터닝하여 4 마스크 공정으로 TFT 를 제조할 수 있으며, 또한 화소의 크기를 줄여 고해상도 및 고개구율을 구현하였다.
본 발명의 박막 트랜지스터 액정표시장치의 제조 방법은, 데이터 라인이 패터닝된 투명 기판위에 n+ 비정질 실리콘층을 형성한 후 드레인 및 소스 전극을 패터닝하여 형성하는 공정과, 상기 공정이후 액티브층과 게이트 절연층 그리고 게이트 라인을 연속적으로 증착하는 한 후, 상기 게이트 라인과 게이트 절연층 및 액티브층을 하나의 마스크로 식각하여 패턴을 형성하되 상기 게이트 라인이 패터닝되어 있는 부분의 n+ 비정질 실리콘층은 오믹 콘택하고, 상기 데이터 라인위에 패터닝되어 있지 않은 부분의 n+ 비정질 실리콘층은 모두 식각하는 제 2 마스크 공정과, 상기 결과물위에 보호막을 증착한 후, 상기 드레인 및 소스 전극의 오픈되도록 상기 보호막을 식각하여 비아홀을 형성하는 제 3 마스크 공정과, 상기 비아홀의 내부와 상기 보호막위에 화소전극인 투명전도막을 증착한 후 식각하여 투명전도막 패턴을 형성하는 제 4 마스크 공정을 포함하여 이루어진 것을 특징으로 하는 한다.
Description
본 발명은 박막 트랜지스터 액정표시장치(TFT-LCD)의 제조 방법에 관한 것으로, 특히 액티브층(active layer)과 게이트 라인을 하나의 마스크(mask)로 패터닝하여 4 마스크(mask) 공정으로 TFT 를 제조할 수 있으며, 또한 화소의 크기를 줄여 고해상도 및 고개구율을 갖는 박막 트랜지스터 액정표시장치의 제조 방법에 관한 것이다.
일반적으로, 액정 표시 장치(LCD)는 두개의 유리기판 사이에 액정물질이 주입되고, 외부에서 전압이 인가되어 액정의 전기 광학적인 특성을 사용한 디스플레이 기구이다. 액정표시소자는 외부에서 입사되는 빛을 이용한다는 점에서 기존의 다른 표시소자와 구분된다. 액정 표시 장치의 장점으로는 소형, 박형 제작이 가능하고 소비 전력이 적다. 현재 사용되거나 개발 중에 있는 액정표시소자의 종류로는 네마틱 액정을 이용한 수동구동형의 TN, STN, ECB LCD와 능동구동형의 TET LCD가 있으며, 스멕틱 액정을 이용한 FLC, 고분자에 분산되어 산란모드를 이용하는 PDLC등이 있다.
4 마스크(mask)를 이용하여 TFT LCD를 제조하는 종래의 기술 중 특히 탑 게이트(top gate) 방식을 적용하는 구조에서는 데이터 신호선으로 투명전극인 ITO를 이용하였으며, ITO 전극은 데이터 신호선과 화소(pixel) 전극의 역할을 동시에 하는 구조가 많이 채택되고 있다.
그러나, ITO 전극을 데이터 신호선으로 사용시 고정세, 대화면의 TFT LCD에서는 ITO의 높은 비저항에 의해 신호 지연 및 화면 품위 저하 원인이 될 수 있다.
또한, 3 마스크 공정에서 제시하고 있는 종래의 기술에서도 ITO 전극의 신호 지연 문제가 발생될 수 있을 뿐만 아니라, 실제 3 마스크 공정에서 제시하는 공정에서는 TFT 부분만이 3 마스크로 형성할 수 있을 뿐 실제 어레이(array)를 구성하는 전체 회로 부분을 3 마스크 공정으로 제조할 수 없다.
실제로, 종래의 3 마스크 제조 공정에서 제시한 기술에서는 정전기 방지회로(ESD)를 형성할 수 없으므로, 실제 TFT LCD 어레이 기판을 제조하기 위해서는 4 마스크 공정이 필요하게 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 액티브층과 게이트 라인을 하나의 마스크로 패터닝하여 4 마스크 공정으로 TFT 를 제조할 수 있으며, 또한 화소의 크기를 줄여 고해상도 및 고개구율을 갖는 박막 트랜지스터 액정표시장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 박막 트랜지스터 액정표시장치의 제조 방법은,
데이터 라인이 패터닝된 투명 기판위에 n+ 비정질 실리콘층을 형성한 후 드레인 및 소스 전극을 패터닝하여 형성하는 공정과,
상기 공정이후 액티브층과 게이트 절연층 그리고 게이트 라인을 연속적으로 증착하는 한 후, 상기 게이트 라인과 게이트 절연층 및 액티브층을 하나의 마스크로 식각하여 패턴을 형성하되 상기 게이트 라인이 패터닝되어 있는 부분의 n+ 비정질 실리콘층은 오믹 콘택하고, 상기 데이터 라인위에 패터닝되어 있지 않은 부분의 n+ 비정질 실리콘층은 모두 식각하는 제 2 마스크 공정과,
상기 결과물위에 보호막을 증착한 후, 상기 드레인 및 소스 전극의 오픈되도록 상기 보호막을 식각하여 비아홀을 형성하는 제 3 마스크 공정과,
상기 비아홀의 내부와 상기 보호막위에 화소전극인 투명전도막을 증착한 후 식각하여 투명전도막 패턴을 형성하는 제 4 마스크 공정을 포함하여 이루어진 것을 특징으로 하는 한다.
도 1a 내지 도 1d는 본 발명에 의한 TFT-LCD의 제조 방법을 설명하기 위한 제조 공정 평면도
도 2a 내지 도 2c는 도 1d에 도시된 a, b, c 방향에서 본 본 발명의 TFT-LCD의 단면을 도시한 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 투명 기판 2 : 드레인 전극
3 : 소스 전극 4 : n+ 비정질 실리콘막
5 : 액티브층 6 : 게이트 절연막
7 : 게이트 라인 8 : 보호막
9 : 비아 홀 10 : 투명전도막(ITO)
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1a 내지 도 1d는 본 발명에 의한 TFT-LCD의 제조 방법을 설명하기 위한 제조 공정 평면도이다. 그리고, 도 2a 내지 도 2c는 도 1d에 도시된 a, b, c 방향에서 본 본 발명의 TFT-LCD의 단면을 각각 도시한 것이다.
그러면, 설명의 편의상 도 1d 도면을 참조하여 4 마스크(mask) 공정을 이용하여 공정을 단순화시킨 본 발명의 TFT-LCD의 제조 방법에 대해 설명한다.
먼저, 본 발명의 제 1 마스크 공정에서는 투명 기판(1)위에 데이터 라인(드레인(2) 및 소스(3))으로 패터닝될 박막을 직류(DC)/고주파(RF) 마그네트론 스퍼터링법 또는 기상증착법 등으로 증착한다.
오믹(Ohmic) 콘택층으로 사용될 n+ 를 화학기상증착법을 이용하여 증착하거나 비정질 실리콘(a-Si)을 증착한 후, 이온 매스 도핑법 또는 이온 주입법으로 n+ 비정질 실리콘(a-Si)층(4)을 형성한다.
드레인(2) 및 소스(3)의 데이터 라인과 n+ 층(4)을 하나의 마스크(mask)로하여 포토리소그라피 공정을 실시한 후, 건식 또는 습식 에칭법으로 에칭하여 드레인(2) 및 소스(3) 전극을 패터닝하여 형성한다.
여기서, 도 1a에 도시된 4a는 드레인 전극(2)위에 형성된 n+ 층(4)을 나타낸 것이고, 4b는 소스 전극(3)위에 형성된 n+ 층(4)을 도시한 것이다.
그후, 드레인(2) 및 소스(3) 전극 및 n+ 층(4)이 형성된 기판(1)위에 액티브층(비정질 실리콘(Si):수소(H))(5)과 게이트 절연층(g-SiNX)(6), 그리고 게이트 전극(7)을 연속적으로 증착한다.
다음으로, 본 발명의 제 2 마스크 공정에서는 게이트 라인(7)과 액티브층(a-Si:H, g-SiNX)(6 및 5)를 하나의 마스크(mask)로 포토리소그래피 공정후, 건식 또는 습식 에칭법으로 식각하여 패턴을 형성한다. 이때, 게이트 라인(7)이 패터닝되어 있는 부분의 n+ 비정질 실리콘(a-Si)층(4)은 오믹(ohmic) 콘택(4c)하게 되며, 반면 데이터 라인(2, 3)위에 패터닝되어 있지 않은 부분의 n+ a-Si층(4)은 모두 식각되게 된다(도 2c 참조).
이와 같이, 게이트 라인(7)과 액티브층(6 및 5)을 동시에 식각해 냄으로써 마스크를 절감할 수 있다. 즉, 액티브층(g-SiNX, a-Si:H)(6 및 5)위에 같은 패턴의 게이트 전극(7)이 존재하므로 4 마스크 공정이 가능할 뿐만 아니라 개구율을 크게 향상시킬 수 있다.
다음으로, 본 발명의 제 3 마스크 공정에서는 상기 결과물위에 보호막(passivation layer)(8)을 증착한 후, 전극 패드의 오픈을 위하여 포토리소그래피 공정을 통하여 건식 또는 습식 식각으로 보호막(8)을 식각하여 비아홀(9)을 형성한다.
다음으로, 본 발명의 제 4 마스크 공정에서는 상기 비아홀(9)의 내부와 보호막(8)위에 화소전극인 투명전도막(ITO)(10)을 증착한 후, 포토리소그래피 공정으로 식각하여 투명전도막(ITO)(10) 패턴을 형성한다.
그후, 어닐링 공정을 통하여 본 발명의 주요 공정을 마치게 된다.
본 발명의 다른 실시예로써, TFT 어레이 공정외에 액티브층과 게이트 또는 소스/드레인 전극을 하나의 마스크로 패터닝하여 식각할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 박막 트랜지스터 액정 표시 장치의 제조 방법에 의하면, 액티브층과 게이트 라인을 하나의 마스크로 패터닝하여 4 마스크 공정으로 TFT 를 제조할 경우 공정의 단순화로 생산량의 증대시키고, 수율을 크게 향상시킬 수 있다. 또한, 액티브 영역이 별도의 영역에 정의되지 않고 게이트 라인과 데이터 라인이 오버랩되는 영역에 같이 정의되므로 화소의 크기를 크게 줄일 수 있어 고해상도의 구현 및 개구율을 크게 향상시킬 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
Claims (1)
- 데이터 라인이 패터닝된 투명 기판위에 n+ 비정질 실리콘층을 형성한 후 드레인 및 소스 전극을 패터닝하여 형성하는 공정과,상기 공정이후 액티브층과 게이트 절연층 그리고 게이트 라인을 연속적으로 증착하는 한 후, 상기 게이트 라인과 게이트 절연층 및 액티브층을 하나의 마스크로 식각하여 패턴을 형성하되 상기 게이트 라인이 패터닝되어 있는 부분의 n+ 비정질 실리콘층은 오믹 콘택하고, 상기 데이터 라인위에 패터닝되어 있지 않은 부분의 n+ 비정질 실리콘층은 모두 식각하는 제 2 마스크 공정과,상기 결과물위에 보호막을 증착한 후, 상기 드레인 및 소스 전극의 오픈되도록 상기 보호막을 식각하여 비아홀을 형성하는 제 3 마스크 공정과,상기 비아홀의 내부와 상기 보호막위에 화소전극인 투명전도막을 증착한 후 식각하여 투명전도막 패턴을 형성하는 제 4 마스크 공정을 포함하여 이루어진 것을 특징으로 하는 하는 박막 트랜지스터 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036704A KR100671510B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036704A KR100671510B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002510A true KR20020002510A (ko) | 2002-01-10 |
| KR100671510B1 KR100671510B1 (ko) | 2007-01-19 |
Family
ID=19675018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036704A KR100671510B1 (ko) | 2000-06-30 | 2000-06-30 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100671510B1 (ko) |
-
2000
- 2000-06-30 KR KR1020000036704A patent/KR100671510B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100671510B1 (ko) | 2007-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7531372B2 (en) | Method for manufacturing array substrate for liquid crystal display device | |
| US7046314B2 (en) | Method of fabricating liquid crystal display device | |
| US6608658B1 (en) | Top gate TFT structure having light shielding layer and method to fabricate the same | |
| KR20040095045A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| US6335148B2 (en) | Method for manufacturing TFT LCD device | |
| US6853405B2 (en) | Method of fabricating liquid crystal display | |
| US20030058389A1 (en) | Array substrate for a transflective liquid crystal display device and fabricating method thereof | |
| KR20010058159A (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| KR20040031370A (ko) | 액정표시패널 및 그 제조방법 | |
| CN113467145A (zh) | 阵列基板及制作方法、显示面板 | |
| US6847413B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| KR100776514B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20010058183A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20040025450A (ko) | 액정표시장치용 어레이 기판 제조방법 | |
| KR100603852B1 (ko) | 회절 노광 기술을 이용한 액정 표시 장치 제조 방법 | |
| KR100671510B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| KR20050046164A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR0174032B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR100417915B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |