KR20020002022A - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR20020002022A KR20020002022A KR1020000036415A KR20000036415A KR20020002022A KR 20020002022 A KR20020002022 A KR 20020002022A KR 1020000036415 A KR1020000036415 A KR 1020000036415A KR 20000036415 A KR20000036415 A KR 20000036415A KR 20020002022 A KR20020002022 A KR 20020002022A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- junction region
- conductive layer
- entire surface
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 18
- 125000006850 spacer group Chemical group 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract 4
- 238000002955 isolation Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판 상부에 게이트전극을 형성하고, 상기 게이트전극의 양측 반도체기판에 저농도 접합영역을 형성한 다음, 고농도로 도핑된 도전층을 형성한 후, 사진공정을 실시하여 상기 게이트전극과 고농도로 도핑된 도전층을 분리시킨 다음, 층간절연막을 형성함으로써 상기 게이트전극과 동일한 선상에 형성된 상기 고농도로 도핑된 도전층을 접합영역으로 사용하여 후속 콘택공정을 용이하게 하고, 상기 게이트전극 측벽에 절연막 스페이서를 형성하는 공정을 생략하여 공정을 단순하게 하고, 그로 인하여 반도체소자의 고집적화를 유리하게 하는 기술이다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 고농도의 접합영역을 게이트전극과 같은 선상에 형성하여 후속 콘택공정을 용이하게 하는 반도체소자의 제조방법에 관한 것이다.
일반적으로, P형 또는 N형 반도체기판에 N 또는 P형 불순물로 형성되는 PN접합은 불순물을 반도체기판에 이온주입한 후, 열처리로 활성화시켜 확산영역을 형성한다.
따라서, 채널의 폭이 감소된 반도체소자에서는 확산영역으로 부터의 측면확산에 의한 쇼트채널이펙트를 방지하기 위하여 접합 깊이를 얕게 형성해야 한다.
종래기술에 따른 모스 전계효과 트랜지스터의 제조방법은 다음과 같다.
먼저, 반도체기판 상부에 소자분리를 위한 소자분리절연막을 형성한 다음, 전 체표면 상부에 게이트 절연막 및 다결정실리콘층을 형성한다.
다음, 게이트 전극 마스크를 식각마스크로 사용하여 상기 다결정실리콘층 및 게이트 절연막을 식각하여 게이트 전극을 형성한다.
그 다음, 상기 게이트 전극의 양측 반도체기판에 저농도의 불순물을 이온주입시켜 엘.디.디.(lightly doped drain, LDD)영역을 형성한다.
그리고, 전체표면 상부에 절연막을 형성한 다음, 전면식각하여 상기 게이트 전극의 측벽에 절연막 스페이서를 형성한다.
그 후, 상기 절연막 스페이서의 양쪽 반도체기판에 고농도의 불순물 이온주입공정으로 소오스/드레인영역을 형성하여 모스 전계효과 트랜지스터를 형성한다.
다음, 전체표면 상부에 상기 반도체기판에서 콘택으로 예정되는 부분을 노출시키는 콘택홀이 구비된 층간절연막을 형성한다.
그 다음, 전체표면 상부에 도전층을 형성한 후 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP라 함)공정 또는 플라즈마를 이용한 건식식각방법으로 상기 콘택홀을 매립하는 콘택플러그를 형성한다.
그러나, 상기와 같이 종래기술에 따른 반도체소자의 제조방법은, 반도체소자가 고집적화되어 감에 따라 콘택을 형성하기 위한 식각공정 시 소자 간에 피치(pitch)가 줄어들어 콘택이 제대로 형성되지 않고, 과도식각에 의해 소자간에단락을 유발시켜 소자의 동작 특성 및 수율을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 게이트전극을 형성하고, 저농도의 접합영역을 형성한 다음, 전체표면 상부에 고농도의 도전층을 형성한 후, 상기 고농도의 도전층을 패터닝하여 상기 게이트전극과 분리시킨 다음, 층간절연막을 형성함으로써 게이트전극과 같은 선상에 고농도의 접합영역을 형성할 수 있는 동시에 게이트전극 측벽에 별도로 절연막 스페이서를 형성할 필요가 없으므로 공정을 단순하게 하고, 후속공정 시 콘택공정을 용이하게 할 수 있는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
10 : 반도체기판 12 : 게이트전극
14 : 저농도 접합영역 16a : 고농도로 도핑된 도전층
16b : 고농도 접합영역 18 : 홈
20 : 층간절연막
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은,
반도체기판 상부에 게이트절연막패턴, 게이트전극, 마스크절연막패턴의 적층구조를 형성하는 공정과,
상기 적층구조의 양측 기판에 저농도의 불순물을 이온주입하여 저농도 접합영역을 형성하는 공정과,
전체표면 상부에 고농도의 이온이 도핑된 도전층을 형성하고, 상기 마스크절연막패턴을 식각장벽으로 사용하여 평탄화시키는 공정과,
전체표면 상부에 상기 게이트전극과 접합영역으로 예정되는 부분을 보호하는 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 상기 도전층을 식각하여 상기 적층구조와의 사이에 홈을 형성하는 동시에 상기 도전층을 접합영역으로 형성하는 공정과,
상기 감광막패턴을 제거하는 공정과,
전체표면 상부에 층간절연막을 형성하되, 상기 홈을 매립시켜 상기 게이트전극과 접합영역 간을 분리하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 1 내지 도 4 는 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도이다.
먼저, 반도체기판(10)에서 소자분리영역으로 예정되는 부분에 소자분리절연막(도시 안됨)을 형성하고, 전체표면 상부에 게이트절연막, 게이트전극용 도전층, 마스크절연막을 순차적으로 형성하고, 게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 게이트전극(12)을 형성한다.
다음, 상기 게이트전극(12)의 양측 반도체기판(10)에 저농도 불순물을 이온주입하여 저농도 접합영역(14)을 형성한다. (도 1 참조)
그 다음, 전체표면 상부에 불순물이 고농도로 도핑된 도전층(16a)을 형성하고, 상기 마스크절연막을 식각장벽으로 상기 고농도로 도핑된 도전층(16a)을 평탄화시킨다. (도 2 참조)
다음, 전체표면 상부에 상기 게이트전극(12)과 반도체기판(10)에서 접합영역으로 예정되는 부분을 노출시키는 감광막패턴(도시 안됨)을 형성한다.
그 다음, 상기 감광막패턴을 식각마스크로 상기 고농도로 도핑된 도전층(16a)을 식각하여 상기 게이트전극(12)과 고농도로 도핑된 도전층(16a) 사이에 홈(18)을 형성하는 동시에 고농도 접합영역(16b)을 형성하고, 상기 감광막패턴을 제거한다. (도 3 참조)
다음, 전체표면 상부에 층간절연막(20)을 형성하여 상기 고농도 접합영역(16b)과 게이트전극(12)을 분리시킨다. 이때, 상기 층간절연막(20)을 형성함으로써 상기 게이트전극(12)의 측벽에 절연막 스페이서를 형성하는 공정을 생략할 수 있다. (도 4 참조)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 반도체기판 상부에 게이트전극을 형성하고, 상기 게이트전극의 양측 반도체기판에 저농도 접합영역을 형성한 다음, 고농도로 도핑된 도전층을 형성한 후, 사진공정을 실시하여 상기 게이트전극과 고농도로 도핑된 도전층을 분리시킨 다음, 층간절연막을 형성함으로써 상기 게이트전극과 동일한 선상에 형성된 상기 고농도로 도핑된 도전층을 접합영역으로 사용하여 후속 콘택공정을 용이하게 하고, 상기 게이트전극 측벽에 절연막 스페이서를 형성하는 공정을 생략하여 공정을 단순하게 하고, 그로 인하여 반도체소자의 고집적화를 유리하게 하는 이점이 있다.
Claims (1)
- 반도체기판 상부에 게이트절연막패턴, 게이트전극, 마스크절연막패턴의 적층구조를 형성하는 공정과,상기 적층구조의 양측 기판에 저농도의 불순물을 이온주입하여 저농도 접합영역을 형성하는 공정과,전체표면 상부에 고농도의 이온이 도핑된 도전층을 형성하고, 상기 마스크절연막패턴을 식각장벽으로 사용하여 평탄화시키는 공정과,전체표면 상부에 상기 게이트전극과 접합영역으로 예정되는 부분을 보호하는 감광막패턴을 형성하고, 상기 감광막패턴을 식각마스크로 상기 도전층을 식각하여 상기 적층구조와의 사이에 홈을 형성하는 동시에 상기 도전층을 접합영역으로 형성하는 공정과,상기 감광막패턴을 제거하는 공정과,전체표면 상부에 층간절연막을 형성하되, 상기 홈을 매립시켜 상기 게이트전극과 접합영역 간을 분리하는 공정을 포함하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036415A KR100625392B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036415A KR100625392B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002022A true KR20020002022A (ko) | 2002-01-09 |
| KR100625392B1 KR100625392B1 (ko) | 2006-09-18 |
Family
ID=19674775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036415A KR100625392B1 (ko) | 2000-06-29 | 2000-06-29 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100625392B1 (ko) |
-
2000
- 2000-06-29 KR KR1020000036415A patent/KR100625392B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100625392B1 (ko) | 2006-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100423912B1 (ko) | 씨모스형 반도체 장치 형성 방법 | |
| KR100341182B1 (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR100649821B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100282453B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100259075B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100292939B1 (ko) | 반도체장치및그의제조방법 | |
| KR100625392B1 (ko) | 반도체소자의 제조방법 | |
| KR20020010793A (ko) | 반도체소자의 제조방법 | |
| KR100574487B1 (ko) | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 | |
| KR100485004B1 (ko) | 에스오아이 반도체 소자 및 그 제조 방법 | |
| KR20050071020A (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
| KR100569570B1 (ko) | 반도체소자의 모스전계효과 트렌지스터 제조방법 | |
| KR100448090B1 (ko) | 반도체 소자 제조방법 | |
| KR100262012B1 (ko) | 반도체장치의 제조 방법 | |
| KR0161873B1 (ko) | 반도체 소자 제조방법 | |
| KR20010011651A (ko) | 반도체장치의 콘택 형성방법 | |
| KR20000045470A (ko) | 반도체소자의 제조방법 | |
| KR20020071214A (ko) | 보더리스 콘택을 구비한 반도체 소자 및 그의 제조방법 | |
| KR20040008407A (ko) | 트랜지스터의 제조 방법 | |
| KR20000027791A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR19980060634A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR20000004543A (ko) | 반도체소자의 제조방법 | |
| KR20010046154A (ko) | 포토레지스트 및 선택적 액상 증착법을 이용한반도체소자의 게이트 스페이서 형성방법 | |
| KR20020051504A (ko) | 반도체소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |