KR20020001458A - Method for fabricating fuse box of semiconductor device - Google Patents
Method for fabricating fuse box of semiconductor device Download PDFInfo
- Publication number
- KR20020001458A KR20020001458A KR1020000036201A KR20000036201A KR20020001458A KR 20020001458 A KR20020001458 A KR 20020001458A KR 1020000036201 A KR1020000036201 A KR 1020000036201A KR 20000036201 A KR20000036201 A KR 20000036201A KR 20020001458 A KR20020001458 A KR 20020001458A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- film
- semiconductor device
- etching
- fuse box
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체소자의 퓨즈 박스 제조방법에 관한 것으로서, 특히 퓨즈 상부에 반사방지막의 두께를 증가시켜 이후 리페어를 위한 식각 공정시 반사방지막과 층간절연막의 식각 선택비 차이를 통해 퓨즈 위에 레이저 블루잉(laser blowing)에 필요한 투과막(transparent film)의 두께를 안정적으로 확보할 수 있는 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a fuse box of a semiconductor device, and in particular, by increasing the thickness of the antireflection film on the upper part of the fuse, the laser blueing on the fuse through the difference in the etching selectivity between the antireflection film and the interlayer insulating film during the etching process for the repair. It is a technology that can secure the thickness of transparent film required for laser blowing.
리페어(repair) 작업은 공정 진행 중에 메모리 셀 내부에 발생된 결함에 의하여 유닛 셀이 정상적으로 동작하지 않을 경우, 예비로 준비된 회로를 가동하여 작동하지 않는 유닛 셀의 기능을 대체하는 작업을 말한다. 보통 인라인(In-Line)상에서 발생하는 파티클(particle)에 의한 배선간의 전기적인 단락의 경우는 100% 원인을 제거하기는 매우 어렵기 때문에 이러한 리페어작업은 필수적이며, 웨이퍼내의 수율에 직접적인 영향을 주게 된다.The repair operation refers to a task of replacing a function of a unit cell that does not operate by operating a preliminarily prepared circuit when the unit cell does not operate normally due to a defect generated in a memory cell during a process. In the case of electrical short circuit between particles due to particles generated in in-line, it is very difficult to eliminate the cause 100%, so this repair operation is essential and has a direct effect on the yield in the wafer. do.
이러한 리페어 방식은 대개 과전류로 퓨즈를 녹여 절단하는 전기 퓨즈 방식, 레이저 빔으로 퓨즈를 태워버리는 방식, 레이저 빔으로 접합부를 단락시키는 방식 등이 있으며, 이 방법들 중에서 레이저를 이용하여 퓨즈를 절단하는 방식이 단순하면서도 확실하고 레이아웃도 용이하여 자주 사용되고 있다.Such repair methods include electric fuses that melt and cut fuses with overcurrent, burn out fuses with a laser beam, and short circuits with a laser beam. Among these methods, a fuse is cut using a laser. This simple, reliable and easy to use layout is often used.
한편, 상기 레이저를 이용한 퓨즈 절단의 리페어 공정 전에는 반드시 퓨즈로 사용되는 폴리실리콘 또는 다층의 폴리실리콘막 및 실리사이드막 위에 적당한 두께(2000~3000Å 정도)의 잔여 투과막(예컨대 산화막)이 남아있도록 식각조절해야만 하는데, 이 작업을 리페어 식각이라고 부른다. 이는 일반적으로 레이저 블루윙시 에너지를 흡수하게 되는 퓨즈 라인 상부에 에너지 밴드 갭이 커서 대부분의 빛 에너지를 통과시키는 절연물질의 투과막이 약 2000Å 정도 남아 있어야 안정적인작업이 이루어진다.On the other hand, before the repair process of fuse cutting using the laser, the etching control is performed such that a residual permeable film (for example, an oxide film) having an appropriate thickness (about 2000 to 3000Å) remains on the polysilicon or multilayer polysilicon film and the silicide film which are necessarily used as fuses. You have to do this, which is called repair etching. In general, since the energy band gap is large in the upper part of the fuse line that absorbs energy during laser bluewing, a permeation membrane of an insulating material that passes most of the light energy is left at about 2000 Å for stable operation.
한편, 퓨즈 박스란 반도체 칩에서 리페어가 이루어지는 부분을 일컫는 것이다. 일반적인 퓨즈의 제조 공정은 게이트전극을 위한 폴리실리콘층이나 비트라인용 폴리실리콘층의 제조 공정시 퓨즈도 함께 제조하고 있는데, 현재 양산중인 4세대 64M DRAM에서는 비트라인용 폴리실리콘 라인을 리페어링 퓨즈로 사용하고 있다.On the other hand, the fuse box refers to a portion where the repair is made in the semiconductor chip. A general fuse manufacturing process also manufactures a fuse in the process of manufacturing a polysilicon layer for a gate electrode or a polysilicon layer for a bit line. In the 4th generation 64M DRAM, which is currently in mass production, a bit line polysilicon line is used as a repairing fuse. Doing.
도 1은 종래 기술에 의한 반도체소자의 퓨즈 박스 제조방법을 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating a method of manufacturing a fuse box of a semiconductor device according to the prior art.
도 1을 참조하면, 종래의 퓨즈 박스 제조방법은 반도체기판의 하부 구조물(10)에 도전막으로서 도프트 폴리실리콘(22)과 텅스텐실리사이드(24)가 적층된 퓨즈(20)를 형성하고, 그 위에 BPSG(Boro Phosphorus Silicate Glass) 등의 절연물로 층간절연막(30)을 형성하고, 금속간 절연막(Inter Metal Oxide) 및 SOG(Silicon Oxide Glass), 금속간 절연막(Inter Metal Oxide)으로 이루어진 다층의 층간 절연 막(44,46)과, 그 위에 보호막(미도시함)을 순차 적층한다. 이때, 금속간 절연막과 BPSG(30)막 사이에는 배선용 도전막으로서 도프트 폴리실리콘막(42)이 형성될 수 있다.Referring to FIG. 1, a conventional fuse box manufacturing method forms a fuse 20 in which a doped polysilicon 22 and a tungsten silicide 24 are stacked as a conductive layer on a lower structure 10 of a semiconductor substrate. An interlayer insulating film 30 is formed on an insulating material such as BPSG (Boro Phosphorus Silicate Glass), and a multi-layer interlayer consisting of inter metal oxide, silicon oxide glass, and inter metal oxide The insulating films 44 and 46 and a protective film (not shown) are sequentially stacked thereon. At this time, a doped polysilicon film 42 may be formed between the intermetallic insulating film and the BPSG 30 film as a conductive film for wiring.
그리고, 리페어 식각용 마스크를 이용한 사진 및 식각 공정을 진행하여 순차 적층된 보호막과 다층의 층간절연막을 식각해서, 레이저를 조사시키기 위한 통로인 퓨즈(20) 상부에 홀을 뚫는다.Then, the photolithography and the etching process using the repair etching mask are performed to sequentially etch the protective film and the multilayer interlayer insulating film that are sequentially stacked, and holes are formed in the upper portion of the fuse 20, which is a passage for irradiating the laser.
하지만, 상기 퓨즈(20)의 상부에 존재하는 구조물의 토포로지는 약 40000Å 이상이 되기 때문에 리페어 식각 공정시 퓨즈 상부에 2000Å 정도의 투과막(A)을웨이퍼 전체에 균일하게 남기는 것은 현실적으로 불가능하다.However, since the topology of the structure existing on the upper portion of the fuse 20 is about 40000 GPa or more, it is practically impossible to leave the permeation membrane A of about 2000 mW uniformly on the entire wafer during the repair etching process.
이러한 문제를 해결하기 위한 한가지 방안으로서, 리페어 식각시 금속간 절연막과 BPSG(30)막 사이의 도프트 폴리실리콘막(42)을 식각정지용으로 삼아 폴리실리콘막에서 식각 공정을 일시 정지한 후에 다시 적당한 두께(A)로 하부의 절연막을 식각하고 있다.As a way to solve this problem, the doped polysilicon film 42 between the intermetallic insulating film and the BPSG 30 film is used for etch stop during repair etching. The lower insulating film is etched by the thickness (A).
그러나, 이러한 방법의 경우 식각 챔버내에서 플라즈마 밀도 차이에 의한 웨이퍼내에서의 위치별로 잔여 절연막의 두께 차이가 존재하게 된다. 실제로 생산에서 진행된 데이터를 확인해 보면, 리페어 식각후의 퓨즈 상부에 잔여된 절연막 두께가 이전 진행 공정의 증착 균일도 차이와 식각정도 차이에 따라 롯(Lot)별, 웨이퍼별로 차이가 매우 심하다. 이러한 불균일한 리페어 식각 공정은 리페어시 레이저 블루윙 공정을 불안정하게 만드는 원인이 되어 반도체 수율이 낮아진다. 따라서, 웨이퍼별로 리페어가 가능한 다이를 동작할 수 없게 만드는 경우가 발생하여 FTA(리페어가 가능한 다이가 레이저 블루윙에 의해 얼마나 리페어가 되었는지를 보여주는 척도) 수율을 감소시키는 문제점이 있었다.However, in such a method, there is a difference in thickness of the remaining insulating layer for each position in the wafer due to the plasma density difference in the etching chamber. In fact, the data of the production process, the thickness of the insulating film remaining on top of the fuse after the repair etch is very different by lot and wafer according to the difference in deposition uniformity and etching degree of the previous process. This non-uniform repair etching process causes the laser blue wing process to become unstable during repair, resulting in low semiconductor yield. Accordingly, there has been a problem that the repairable die cannot be operated on a wafer basis, thereby reducing the FTA (a measure of how much the repairable die is repaired by the laser bluewing).
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 퓨즈를 형성할 때 그 도전막 상부에 반사방지막(anti refraction coating)을 두껍게 형성하고, 이후 리페어 식각시 층간절연막과 반사방지막의 상대적인 선택비의 차이를 이용하여 퓨즈 상부에 반사방지막이 드러날 때까지 식각 공정을 진행함으로써 균일하게 남아 있는 반사방지막에 의해 안정적인 레이저 블루윙을 수행할 수 있는 반도체소자의 퓨즈 박스 제조방법을 제공하는데 있다.An object of the present invention is to form a thick anti-reflection coating on top of the conductive film when forming the fuse to solve the problems of the prior art as described above, and then the relative selection of the interlayer insulating film and the anti-reflection film during the repair etching The etching process is performed until the antireflection film is exposed on the upper surface of the fuse by using a difference in ratio, thereby providing a method of manufacturing a fuse box of a semiconductor device capable of performing a stable laser blue wing by the antireflection film remaining uniformly.
도 1은 종래 기술에 의한 반도체소자의 퓨즈 박스 제조방법을 설명하기 위한 단면도,1 is a cross-sectional view illustrating a method for manufacturing a fuse box of a semiconductor device according to the prior art;
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 퓨즈 박스 제조방법을 설명하기 위한 공정 순서도이다.2A to 2E are flowcharts illustrating a method of manufacturing a fuse box of a semiconductor device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10: 하부 배선 12,22,32: 층간절연막10: lower wiring 12, 22, 32: interlayer insulating film
14,24,34: 콘택홀 16a,26,36a: 제 1 도전체막14, 24, 34: contact hole 16a, 26, 36a: first conductor film
16b,36b: 제 2 도전체막 18: 절연막16b, 36b: second conductor film 18: insulating film
19: 마스크 패턴 20: 하부 배선 패턴19: mask pattern 20: lower wiring pattern
상기 목적을 달성하기 위하여 본 발명은 반도체 소자내에 리페어용 퓨즈 박스를 제조하는 방법에 있어서, 반도체 기판의 하부 구조물에 도전막과 1500Å정도 두께의 반사방지막이 적층된 퓨즈를 형성하는 단계와, 퓨즈가 형성된 기판에 다층의 층간절연막 및 보호막을 형성하는 단계와, 퓨즈를 블루잉하기 위해서 반사방지막이 드러날때까지 보호막 및 다층의 층간절연막을 식각하여 퓨즈 박스를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method of manufacturing a repair fuse box in a semiconductor device, comprising the steps of: forming a fuse in which a conductive film and an antireflection film having a thickness of about 1500 적층 are stacked on a lower structure of the semiconductor substrate; Forming a multi-layer insulating film and a protective film on the formed substrate, and etching the protective film and the multi-layer insulating film until the anti-reflection film is exposed to bluish the fuse to form a fuse box. .
그리고 본 발명에 따른 반도체소자의 퓨즈 박스 제조방법에 있어서, 상기 다층 층간절연막 내에 도전막이 포함되어 있다. 그리고, 상기 보호막 및 다층의 층간절연막의 식각시 도전막을 식각 정지 타겟으로 삼아 식각 공정을 진행하는 것이 바람직하다.In the method for manufacturing a fuse box of a semiconductor device according to the present invention, a conductive film is included in the multilayer interlayer insulating film. The etching process may be performed by using the conductive film as an etch stop target when the protective film and the multilayer interlayer insulating film are etched.
또한 본 발명에 따른 반도체소자의 퓨즈 박스 제조방법에 있어서, 상기 보호막 및 다층의 층간절연막 식각 공정시 반사방지막과의 선택 식각비를 두고 실시하는 것이 바람직하다.In the method of manufacturing a fuse box of a semiconductor device according to the present invention, it is preferable to perform a selective etching ratio with the anti-reflection film during the protective film and the multilayer interlayer insulating film etching process.
본 발명에 의하면, 퓨즈를 이루는 도전막 상부에 레이저에 대해 투과성이 있는 반사방지막(anti refraction coating)을 두껍게 형성하고, 이후 리페어 식각시 층간절연막과 반사방지막의 상대적인 선택비의 차이를 이용하여 퓨즈 상부에 반사방지막이 드러날 때까지 식각 공정을 진행함으로써 균일한 두께를 갖고 있는 반사방지막에 의해 안정적인 레이저 블루윙을 수행할 수 있다.According to the present invention, an anti-refraction coating permeable to a laser is thickly formed on the conductive film constituting the fuse, and then the upper part of the fuse is formed by using a difference in the relative selectivity between the interlayer insulating film and the anti-reflective film during repair etching. By performing the etching process until the anti-reflection film is revealed, the laser blue wing can be stable by the anti-reflection film having a uniform thickness.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 퓨즈 박스 제조방법을 설명하기 위한 공정 순서도이다.2A to 2E are flowcharts illustrating a method of manufacturing a fuse box of a semiconductor device according to the present invention.
우선, 도 2a에 나타난 바와 같이 반도체 기판의 하부 구조물에 도전막으로서 약 1000Å의 도프트 폴리실리콘막(22)과 약 1500Å의 텅스텐실리사이드막(24), 및 약 1500Å 두께의 반사방지막(26)을 순차 적층한다. 이때, 반사방지막(26)은 SiON 등을 이용한다.First, as shown in FIG. 2A, a doped polysilicon film 22 having a thickness of about 1000 mW, a tungsten silicide film 24 having about 1500 mW, and an antireflection film 26 having a thickness of about 1500 mW are formed on the lower structure of the semiconductor substrate. Laminate sequentially. At this time, the anti-reflection film 26 uses SiON or the like.
도 2b에 도시된 바와 같이, 퓨즈 식각 마스크를 이용한 사진 및 식각 공정을 진행하여 순차 적층된 반사방지막(26)과, 텅스텐실리사이드막(24) 및 도프트 폴리실리콘막(22)을 패터닝하여 퓨즈(20')를 형성한다. 여기서, 퓨즈 패터닝 공정시 반사방지막(26)의 두께가 종래(약 350Å정도)보다 두꺼워졌기 때문에 공정조건내에서 브레이크쓰루(Break-through)의 식각 시간을 증가시키거나 공정조건을 최적화하도록 한다.As shown in FIG. 2B, the anti-reflection film 26, the tungsten silicide film 24, and the doped polysilicon film 22 are sequentially patterned by performing a photo-etching process using a fuse etching mask and a fuse ( 20 '). Here, since the thickness of the anti-reflection film 26 in the fuse patterning process is thicker than that of the conventional (about 350 kPa), the etching time of break-through in the process conditions may be increased or the process conditions may be optimized.
그 다음, 도 2c에 도시된 바와 같이, 본 발명에 따른 퓨즈(20')가 형성된 기판에 BPSG(Boro Phosphorus Silicate Glass) 등의 절연물로 층간절연막(30)을 형성하고, 그 위에 배선용 도전막으로서 도프트 폴리실리콘막(42)을 형성하고, 그 위에금속간 절연막(Inter Metal Oxide) 및 SOG(Silicon Oxide Glass), 금속간 절연막(Inter Metal Oxide)으로 이루어진 다층의 층간절연막(44,46)을 형성하고, 마지막으로 기판 전면에 보호막(미도시함)을 적층한다.Next, as shown in FIG. 2C, an interlayer insulating film 30 is formed on the substrate on which the fuse 20 'according to the present invention is formed of an insulating material such as BPSG (Boro Phosphorus Silicate Glass), and as a conductive film for wiring thereon. A doped polysilicon film 42 is formed, and the interlayer insulating films 44 and 46 made of inter metal oxide, silicon oxide glass, and inter metal oxide are formed thereon. Finally, a protective film (not shown) is laminated on the entire substrate.
그리고, 도 2d 및 도 2e에 도시된 바와 같이 퓨즈(20)를 레이저로 블루잉하기 위해서 반사방지막(26)이 드러날때까지 보호막, 다층의 층간절연막, 도프트 폴리실리콘막(42) 및 층간절연막(30)을 식각하여 홀(50)을 뚫음으로써 리페어 작업이 진행될 퓨즈 박스를 형성한다. 이때, 식각 공정시 반사방지막(26)과의 선택 식각비를 두고 실시하는데, 식각 가스의 혼합 비율을 조절할 경우 식각 선택비를 더욱 증가시킬 수도 있다. 즉, 주로 산화 식각가스로서 불소(F)계열의 식각가스를 사용하기 때문에 층간 절연막의 산화물에 비해 SiON의 반사방지막이 선택적으로 적게 식각된다.2D and 2E, a protective film, a multilayer interlayer insulating film, a doped polysilicon film 42, and an interlayer insulating film until the antireflection film 26 is exposed to bluish the fuse 20 as a laser as shown in FIGS. The 30 is etched to drill the hole 50 to form a fuse box for the repair operation. In this case, the etching process may be performed with a selective etching ratio with the anti-reflection film 26. When the mixing ratio of the etching gas is adjusted, the etching selectivity may be further increased. That is, since the fluorine (F) series etching gas is mainly used as the etch gas, the anti-reflection film of SiON is selectively etched less than the oxide of the interlayer insulating film.
그러므로, 리페어 식각 공정에 의해 퓨즈 상부에는 레이저에 대해 투과성이 있는 질화계열(SiON)의 반사방지막(26)이 거의 두께 손상없이 남아있게 된다. 이에 따라, 이후 레이저를 이용한 퓨즈의 불루잉 작업(리페어)은 균일한 두께의 반사방지막상에서 안정적으로 이루어지게 된다.Therefore, due to the repair etching process, the antireflection film 26 of the nitride series (SiON), which is transparent to the laser, remains almost without damage in thickness. Accordingly, the blowing operation (repair) of the fuse using the laser is performed stably on the antireflection film having a uniform thickness.
한편 도 2d를 참조하면, 본 발명은 퓨즈(20) 상부까지 홀(50)을 뚫는 리페어 식각 공정시 종래 기술과 같이 도전막인 도프트 폴리실리콘막(42)을 식각 정지 타겟으로 삼아 식각 공정을 진행할 수 있다.Meanwhile, referring to FIG. 2D, in the repair etching process of drilling the hole 50 to the upper portion of the fuse 20, the etching process may be performed using the doped polysilicon layer 42, which is a conductive layer, as the etch stop target, as in the conventional art. You can proceed.
따라서, 본 발명은 종래 기술에 비해, 퓨즈 상부에 별도로 질화막계열의 반사방지막을 두껍게 형성함으로써 이후 리페어 식각 후에도 퓨즈 상부에 그대로 반사방지막의 두께를 유지할 수 있어 레이저 블루잉을 위한 안정적인 잔여 투과막 두께를 확보할 수 있다.Therefore, the present invention provides a thicker anti-reflection film of nitride film layer on the fuse, compared to the prior art, and thus maintains the thickness of the anti-reflection film on the fuse as it is after repair etching. It can be secured.
상기한 바와 같이, 본 발명은 리페어 식각시 웨이퍼내에서 국부적으로 식각이 많이 진행된 곳이라도 퓨즈 상부에 레이저에 투과성이 있는 반사방지막의 두께를 일정하게 조절할 수 있어 이후 리페어시 일정한 두께로 잔여된 반사방지막에 의해 안정적으로 퓨즈를 레이저로 블루윙할 수 있다.As described above, the present invention can constantly adjust the thickness of the anti-reflective film that is transparent to the laser on the fuse even where the etching is much locally in the wafer during repair etching, so that the anti-reflective film remaining at a constant thickness during repair It is possible to reliably blue-fuse the fuse.
따라서, 본 발명은 이후 디바이스의 집적도 향상에 따른 전체 토포로지의 증가로 인한 고집적 반도체소자의 리페어 작업시에도 제조 공정 조건과 식각 정도에 구애받지 않고 퓨즈 상부의 잔여막을 항상 균일한 두께로 유지할 수 있어 FTA 수율을 크게 향상시킬 수 있다.Therefore, the present invention can maintain the remaining film on the top of the fuse at a uniform thickness at all times regardless of the manufacturing process conditions and the degree of etching even during the repair operation of the highly integrated semiconductor device due to the increase of the overall topology due to the improved integration of the device. FTA yield can be greatly improved.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036201A KR20020001458A (en) | 2000-06-28 | 2000-06-28 | Method for fabricating fuse box of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036201A KR20020001458A (en) | 2000-06-28 | 2000-06-28 | Method for fabricating fuse box of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020001458A true KR20020001458A (en) | 2002-01-09 |
Family
ID=19674624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036201A KR20020001458A (en) | 2000-06-28 | 2000-06-28 | Method for fabricating fuse box of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020001458A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702312B1 (en) * | 2005-06-16 | 2007-03-30 | 주식회사 하이닉스반도체 | Fuse box of semiconductor devices and Method for forming the same |
-
2000
- 2000-06-28 KR KR1020000036201A patent/KR20020001458A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702312B1 (en) * | 2005-06-16 | 2007-03-30 | 주식회사 하이닉스반도체 | Fuse box of semiconductor devices and Method for forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448113B2 (en) | Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device | |
| US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
| US6562674B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
| KR20020001458A (en) | Method for fabricating fuse box of semiconductor device | |
| US6177297B1 (en) | Method of forming metallic fuse demanding lower laser power for circuit repair | |
| US6753265B2 (en) | Method for manufacturing bit line | |
| KR100831980B1 (en) | Method for fabricating semiconductor device | |
| KR100282416B1 (en) | Method for fabricating semiconductor device | |
| KR100524969B1 (en) | Method of manufacturing semiconductor device including 2-step etching for forming fuse cutting hole | |
| JP2000294648A (en) | Semiconductor device and its manufacture | |
| JPH1187522A (en) | Manufacture of semiconductor device | |
| KR20010038436A (en) | Method for opening bit line fuse | |
| KR100436129B1 (en) | Repairing method of semiconductor device | |
| KR100695417B1 (en) | Method for fabrication of semiconductor device capable of forming fine pattern | |
| KR100859491B1 (en) | Method for manufacturing of semiconductor device | |
| KR20010061081A (en) | Manufacturing method for fuse of semiconductor device | |
| KR20050106876A (en) | Fuse in semiconductor device and method for manufacturing the same | |
| KR20090044528A (en) | Method for manufacturing semiconductor device | |
| KR20080002515A (en) | Method for fabricating semiconductor device performing repair etching and pad etching simultaneously | |
| KR20010056779A (en) | Method for forming fuse of semiconductor device using metal | |
| KR20080060344A (en) | Method for forming a pattern in semiconductor device | |
| KR20050101023A (en) | Method of forming a fuse box in a semiconductor device | |
| KR20020027696A (en) | Method of making fuse box | |
| KR20100006407A (en) | Method for manufacturing semiconductor device with fuse and pad | |
| KR20010045387A (en) | Method for forming fuse of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |