KR20020001075A - 액정표시장치 제조방법 - Google Patents
액정표시장치 제조방법 Download PDFInfo
- Publication number
- KR20020001075A KR20020001075A KR1020000035105A KR20000035105A KR20020001075A KR 20020001075 A KR20020001075 A KR 20020001075A KR 1020000035105 A KR1020000035105 A KR 1020000035105A KR 20000035105 A KR20000035105 A KR 20000035105A KR 20020001075 A KR20020001075 A KR 20020001075A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- electrode
- gate
- pixel electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000010408 film Substances 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000000903 blocking effect Effects 0.000 claims description 29
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000011230 binding agent Substances 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 abstract description 9
- 229910052804 chromium Inorganic materials 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 229910004205 SiNX Inorganic materials 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000002161 passivation Methods 0.000 abstract 1
- 239000011651 chromium Substances 0.000 description 8
- 150000001845 chromium compounds Chemical class 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- IUHFWCGCSVTMPG-UHFFFAOYSA-N [C].[C] Chemical compound [C].[C] IUHFWCGCSVTMPG-UHFFFAOYSA-N 0.000 description 1
- CXOWYMLTGOFURZ-UHFFFAOYSA-N azanylidynechromium Chemical compound [Cr]#N CXOWYMLTGOFURZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 마스크 수를 최소화하여 공정 시간 및 비용을 절감시킬 수 있는 액정표시장치 제조방법을 제공하기 위한 것으로, 본 발명의 액정표시장치 제조방법은 종횡으로 배치된 게이트 배선 및 데이터 배선을 갖는 제 1 기판과 공통 전극을 갖는 제 2 기판을 준비하는 단계와, 상기 제 1 기판상에 박막 트랜지스터 및 화소 전극을 형성하는 단계와, 상기 화소 전극을 제외한 영역에 광 차단층을 형성하는 단계와, 상기 화소 전극 상부에 칼라 필터층을 형성하는 단계와, 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 디스플레이 장치에 관한 것으로, 특히 액정표시장치의 제조방법에 관한 것이다.
디스플레이 장치중 하나인 씨알티(CRT: Cathode Ray Tube)는 텔레비젼을 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되어 왔으나, CRT자체의 무게나 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수가 없었다.
이러한 CRT를 대체하기 위해 경박,단소화의 장점을 갖고 있는 액정표시장치(Liquide Crystal Dispaly: LCD)가 활발하게 개발되어져 왔고, 최근에는 평판형 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 그 수요가 점차 증가하고 있는 추세에 있다.
통상, 저코스트 및 고성능의 박막 트랜지스터 액정표시소자(TFT-LCD)에서는 스위칭 소자로 비정질 실리콘 박막 트랜지스터를 사용하고 있으며, 현재, 액정표시소자는 VGA(Video Graphic Array; 최대 해상도는 640×480화소)에서 SVGA(800×600), XVGA(1024×768)로 고해상도를 지향하고 있다.
TFT-LCD 산업의 발전과 그 응용은 크기의 증가, 해상도의 증가에 의해 가속화되었으며, 생산성의 증가와 낮은 가격을 위해서 제조공정의 단순화 및 수율 향상의 관점에서 많은 노력이 계속되고 있다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치 제조방법을 설명하기로 한다.
도 1a 내지 1e는 종래 기술에 따른 상판의 제조 공정 단면도이고, 도 2a 내지 2f는 하판의 제조 공정을 보여주는 공정 단면도이다.
먼저, 상판의 제조 방법을 살펴보면, 도 1a에 도시된 바와 같이, 제 1 절연 기판(11)상에 광차단용 물질을 형성한 후, 제 1 마스크(도시하지 않음)를 이용한 포토 공정으로 패터닝하여 블랙 매트릭스층(13)을 형성한다. 상기 블랙 매트릭스층(13)은 제 1 절연 기판(11) 상에서 매트릭스 형태로 형성되며, 통상은 크롬화합물층과 크롬층이 적층된 2중막 구조를 갖거나, 크롬화합물층과 크롬층의 사이에 크롬나이트라이드층과 같은 또다른 크롬화합물층이 개재된 3중막 구조를 갖는다.
이어, 도 1b에 도시된 바와 같이, 블랙 매트릭스층(13)상에 색 변환을 위한 R, G, B 3색중 제 1 색(15a)을 제 2 마스크(도시하지 않음)를 이용한 포토 공정을 이용하여 선택적으로 형성한다.
이후, 도 1c 및 도 1d에 도시된 바와 같이, 상기 제 1 색(15a)을 형성하는 방법으로 제 2 색(5b) 및 제 3 색(15c)을 선택적으로 형성하는데, 도 1d는 제 2 색(15b)을 형성한 경우의 단면을 도시한 것이고, 도 1d는 제 3 색(15c)을 형성한 경우의 단면을 도시한 것이다. 여기서, 도면에는 도시하지 않았지만 상기 제 2 색(15b) 및 제 3 색(15c)을 형성할 때에도 각각 별도의 마스크(제 3 마스크와 제 4마스크)가 요구된다.
이와 같이, 제 1 절연 기판(11)상에 블랙 매트릭스층(13) 및 R, G, B의 칼라 필터층을 형성한 후, 도 1e에 도시된 바와 같이, 전면에 공통 전극용 ITO(Induim Tin Oxide)(17)을 형성한다. 이때, 상기 공통 전극용 ITO(17)는 제 5 마스크(도시하지 않음)를 이용하여 패터닝한다.
이와 같이, 종래 상판의 제조는 절연 기판상에 블랙 매트릭스층, R, G, B 칼라 필터층 및 공통 전극용 ITO층을 각각 별도의 마스크를 이용하여 형성하므로 총 5개의 마스크가 요구된다.
이어, 하판의 제조 방법을 도 2a 내지 2f를 참조하여 설명하면 다음과 같다.
도 2a에 도시된 바와 같이, 제 2 절연 기판(11a)상에 게이트 전극용 물질 예컨대 Al, Ta, Cr 등과 같은 전도성 물질을 형성한 후, 제 1 마스크(도시하지 않음)를 이용한 패터닝 공정으로 게이트 전극(12)을 형성한다.
이어, 도 2b에 도시된 바와 같이, 게이트 전극(12)을 포함한 제 2 절연 기판(11a)상에 질화 실리콘 등으로 이루어진 게이트 절연막(14)을 형성한 후, 그 상부에 반도체층(16)을 차례로 형성한다.
도 2c에 도시된 바와 같이, 반도체층(16)을 제 2 마스크(도시하지 않음)를 이용한 패터닝 공정을 통해 액티브 패턴(16a)을 형성한 후, 전면에 메탈층(18)을 형성한다.
이어, 도 2d에 도시된 바와 같이, 상기 메탈층(18)을 선택적으로 제거하여 소스 전극(18a)과 드레인 전극(18b)을 형성한 후, 소스 전극(18a) 및 드레인전극(18b)을 포함한 전면에 보호막(20)을 형성한다. 이때, 상기 소스 및 드레인 전극은 제 3 마스크(도시하지 않음)을 이용한 포토 공정에 의해 형성된다.
도 2e에 도시된 바와 같이, 제 4 마스크(도시하지 않음)를 이용하여 드레인 전극(18b)이 노출되도록 보호막(20)을 선택적으로 제거하여 접속홀(21)을 형성한 후, 도 2f에 도시된 바와 같이, 전면에 화소 전극용 ITO층을 형성한 후, 제 5 마스크(도시하지 않음)를 이용한 패터닝 공정으로 상기 접속홀(21)을 통해 드레인 전극(18b)과 전기적으로 연결되는 화소 전극(22)을 형성하여 하판을 제조한다.
이와 같은 공정으로 상판과 하판을 각각 제조한 후, 두 기판 사이에 액정을 봉입하면 종래 기술에 따른 액정표시장치의 제조공정이 완료된다.
그러나 상기와 같은 종래 액정표시장치 제조방법은 다음과 같은 문제점이 있었다.
상판 제조시 5개의 마스크가 요구되고, 하판 역시 5개의 마스크가 요구되므로 액정표시장치를 제조하는데 적어도 총 10개의 마스크가 요구되기 때문에 마스크 수에 따른 코스트(cost)가 증가할 뿐만 아니라, 그에 따른 포토 공정으로 인해 공정 시간이 길어진다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 마스크 수를 최소화하여 공정 시간 및 비용을 절감시킬 수 있는 액정표시장치 제조방법을 제공하는데 목적이 있다.
도 1a 내지 1e는 종래 기술에 따른 액정표시장치 제조방법을 설명하기 위한 상판의 제조 공정 단면도
도 2a 내지 2f는 종래 기술에 따른 액정표시장치 제조방법을 설명하기 위한 하판의 제조 공정 단면도
도 3a 내지 3g는 본 발명에 따른 액정표시장치 제조방법을 설명하기 위한 공정 단계별 평면도
도 4a 내지 4g는 도 3의 A-A'선에 따른 공정 단면도
도 5a 내지 5g는 도 3이 B-B'선에 따른 공정 단면도
도면의 주요 부분에 대한 부호의 설명
31 : 절연 기판 33 : 게이트 배선
33a : 게이트 전극 35 : 게이트 절연막
37 : 비정질 실리콘층 39 : n+층
41 : 메탈층 41a : 게이트 배선
41b : 확장 패턴 41c,41d : 소스/드레인 전극
43 : 포토레지스트 47 : 화소 전극
49 : 광 차단층 51 : 칼라 필터층
상기의 목적을 달성하기 위한 본 발명의 액정표시장치 제조방법은 종횡으로 배치된 게이트 배선 및 데이터 배선을 갖는 제 1 기판과 공통 전극을 갖는 제 2 기판을 준비하는 단계와, 상기 제 1 기판상에 박막 트랜지스터 및 화소 전극을 형성하는 단계와, 상기 화소 전극을 제외한 영역에 광 차단층을 형성하는 단계와, 상기 화소 전극 상부에 칼라 필터층을 형성하는 단계와, 상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 절연 기판상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 포함한 전면에 게이트 절연막을 형성한 후 비정질 실리콘층, n+층 및 메탈층을 차례로 적층하는 단계와, 상기 메탈층을 패터닝하여 데이터 배선 및 상기 게이트 전극의 상부쪽으로 확장되는 확장 패턴을 형성하는 단계와, 박막 트랜지스터의 채널영역에 상응하는 상기 확장 패턴을 제거하여 소스 및 드레인 전극을 형성하고 상기 소스 전극과 드레인 전극 사이의 n+층 및 게이트 패드 상부의 게이트 절연막을 동시에 식각하는 단계와, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계와, 상기 화소 전극을 제외한 영역에 광 차단층을 형성하는 단계와, 상기 화소 전극 상부에 칼라 필터층을 형성하는 단계를 포함하여 이루어진다.
이와 같은 본 발명은 칼라 필터층을 TFT 어레이가 형성된 제 1 기판에 형성하고, 액티브 패턴과 소스 및 드레인 전극을 한 번의 포토 공정으로 패터닝하므로 마스크 수를 최소화 할 수 있고, 광 차단층을 보호막으로 사용하여 별도의 보호막형성 공정이 필요치 않기 때문에 공정을 간소화 할 수 있다.
이하, 본 발명의 액정표시장치 제조방법을 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
도 3a 내지 3g는 본 발명에 따른 액정표시장치의 제조방법을 설명하기 위한 공정 단계별 평면도이다.
도 3a에 도시한 바와 같이, 절연 기판(31) 상에 게이트 배선(33) 및 게이트 전극(33a)을 패터닝하고, 도 3b에 도시한 바와 같이, 게이트 배선(33) 및 게이트 전극(33a)을 포함한 절연 기판(31) 상에 게이트 절연막(35), 비정질 실리콘층(37), n+층(39) 및 메탈층(41)을 차례로 적층한다. 참고적으로 도 3b에는 최상부의 메탈층(41)만이 보여진다.
도 3c에 도시한 바와 같이, 상기 게이트 배선(33)과 교차하는 방향으로 데이터 배선(41a)과, 상기 게이트 전극(33a)쪽으로 확장되는 확장 패턴(41b)을 형성한 후, 도 3d에 도시한 바와 같이, 상기 확장 패턴(41b)을 선택적으로 제거하여 소스 전극(41c)과 드레인 전극(41d)을 형성하고, 상기 소스 전극(41c)과 드레인 전극(41c) 사이에 상응하는 n+층(39)을 선택적으로 제거한다. 이때, 게이트 패드부의 게이트 절연막(35)도 함께 제거하여 게이트 패드부(도시되지 않음)를 노출시킨다.
도 3e에 도시한 바와 같이, 상기 드레인 전극(41d)과 전기적으로 연결되도록 화소 전극(47)을 형성한 후, 도 3f에 도시한 바와 같이, 화소 전극(47)을 제외한영역에 빛이 투과되는 것을 방지하기 위한 광 차단층(49)을 형성한다.
이후, 도 3g에 도시한 바와 같이, 상기 광 차단층(49) 일측의 상기 화소 전극(47) 상부에 칼라 필터층(51)을 형성하고, 상기 칼라 필터층(51) 및 광 차단층(49)의 상부에 바인더(도시하지 않음)를 형성하고, 게이트 패드 콘택을 위해 게이트 패드부 상부의 광 차단층(49)을 제거하여 콘택홀(도시하지 않음)을 형성하면 본 발명에 따른 액정표시장치의 제조공정이 완료된다.
이와 같은 본 발명에 따르면, 광 차단층(49) 및 칼라 필터층(51)이 박막 트랜지스터 및 화소 전극이 배치되는 기판에 형성되며 상기 소스 전극(41c)과 드레인 전극(41d)을 형성하기 위한 식각 공정시 채널부의 n+층(39)과 게이트 패드부 위에 존재하는 게이트 절연막(35)을 동시에 식각하여 마스크 수를 최소화하고 게이트 패드부 노출에 따른 공정을 간소화 하였다.
이에, 본 발명의 액정표시장치 제조 방법을 공정 단면도를 참조하여 보다 상세하게 설명하면 다음과 같다.
도 4a 내지 4f는 도 3g의 A-A'선에 따른 공정 단면도이고, 도 5a 내지 5f는 도 3g의 B-B'선에 따른 공정 단면도이다.
먼저, 도 4a 및 도 5a에 도시한 바와 같이, 절연 기판(31) 상에 게이트 배선 및 게이트 전극 형성용 물질, 예컨대, Al. Ta, Cr 등을 스퍼터링(Sputtering)법으로 형성한 후, 제 1 마스크(도시하지 않음)를 이용한 패터닝 공정으로 게이트 배선(33) 및 박막 트랜지스터의 게이트 전극(33a)을 형성한다.
이어, 도 4b 및 도 5b에 도시한 바와 같이, 게이트 전극(33a)을 포함한 절연 기판(31) 상에 질화실리콘(SiNX) 또는 산화실리콘(SiOX) 등으로 게이트 절연막(35)을 형성한 후, 게이트 절연막(35)상에 비정질 실리콘층(37)과 n+층(39)을 차례로 적층하고, 상기 n+층(39)의 상부에 데이터 배선과 박막 트랜지스터의 소스/드레인 전극용 메탈층(41)을 형성한다.
도 4c 및 도 5c에 도시한 바와 같이, 제 2 마스크(도시하지 않음)를 이용하여 상기 메탈층(41), n+층(39) 및 비정질 실리콘층(37)을 일괄 식각하는 것에 의해 n+층(39), 비정질 실리콘층(37)으로 이루어진 액티브 패턴과, 메탈층(41)으로 이루어진 데이터 배선(41a)과, 상기 게이트 전극(33a)의 상부쪽으로 확장되는 확장 패턴(41b)을 각각 형성한다. 여기서, 상기 확장 패턴(41b)은 이후 공정에서 소스 전극과 드레인 전극으로 분리되나, 아직까지는 분리되지 않은 상태이다. 참고적으로 게이트 배선(33a)과 데이터 배선(41a)은 서로 종횡으로 배치되며, 박막 트랜지스터는 게이트 배선(33a)과 데이터 배선(41a)이 교차하는 부위마다 형성된다.
도 4d 및 도 5d에 도시한 바와 같이, 확장 패턴(41b)을 포함한 전면에 포토레지스트(43)를 도포한 후, 제 3 마스크(도시하지 않음)를 이용한 노광 및 현상 공정으로 패터닝한다. 이후, 패터닝된 포토레지스트(43)를 이용한 식각 공정으로 상기 확장 패턴(41b)을 선택적으로 제거하여 소스 전극(41c)과 드레인 전극(41d)을 형성하고, 소스 전극(41c)과 드레인 전극(41d) 사이의 n+층(39)을 식각한다. 이때,도면에는 도시되지 않았지만, 게이트 패드부 상측의 게이트 절연막도 함께 식각하여 게이트 패드부를 노출시킨다. 따라서 소스 및 드레인 전극(41c,41d) 형성, n+층(39) 식각 및 게이트 패드부의 노출이 하나의 마스크를 이용한 식각 공정으로 이루어진다.
즉, n+층(39) 식각시 식각 선택비를 이용하여 게이트 패드부 상측의 게이트 절연막(35)도 식각하기 때문에 이후 공정에서 광 차단층을 형성한 후, 다시 게이트 패드 콘택 위한 식각 공정에서는 광 차단층만을 식각하면 되므로 게이트 패드부를 노출시키기 위한 공정이 훨씬 손쉬워진다. 만일, n+층(39) 식각시 게이트 절연막(35)을 동시에 식각하지 않을 경우에는 광 차단층을 형성한 후, 게이트 패드 콘택을 위해서는 광 차단층과 게이트 절연막을 차례로 식각하여야 하기 때문에 그 만큼 식각 공정이 복잡해진다.
이어서, 도 4e 및 도 5e에 도시한 바와 같이, 포토레지스트(43)를 제거한 후, 상기 드레인 전극(41d)과 전기적으로 연결되도록 화소 전극(47)을 패터닝한다. 즉, 소스 및 드레인 전극(41c,41d)을 포함한 전면에 화소 전극용 ITO를 형성한 후, 제 4 마스크(도시하지 않음)를 이용한 패터닝 공정으로 화소 전극(47)을 형성한다. 이때, 화소 전극(47)은 게이트 절연막(35)상에서 상기 드레인 전극(41d)의 상부까지 연장되도록 한다.
도 4f 및 도 5f에 도시한 바와 같이, 상기 화소 전극(47)을 포함한 전면에 광 차단용 물질층을 형성한 후, 제 5 마스크(도시하지 않음)를 이용한 사진 식각공정으로 상기 광 차단용 물질층을 선택적으로 제거하여 광 차단층(49)을 형성한다. 이때, 상기 광 차단용 물질은 BCB(Benzocyclobutene)를 사용하며, 이외에도 크롬(Cr) 등의 금속막이나 카본(Carbon) 계통의 유기 재료를 사용하거나 또는 저 반사화를 목적으로 크롬화합물층과 크롬층의 2중막, 크롬화합물층과 크롬층의 사이에 또 다른 크롬화합물층이 개재된 3중막으로 형성할 수 있다.
여기서, 상기 광 차단층(49)이 보호막 역할을 수행하므로 별도의 보호막을 형성할 필요가 없어 보호막 형성을 위한 공정을 생략할 수 있다.
이어, 도 4g 및 도 5g에 도시한 바와 같이, 상기 화소 전극(47)상에 칼라 필터 형성을 위한 칼라 안료를 전착시켜 칼라 필터층(51)을 형성한 후, 바인딩(Binding) 공정을 이용하여 칼라 필터층(51) 및 광 차단층(49)상에 바인더(도시하지 않음)를 형성한다. 그리고 도면에는 도시되지 않았지만 제 6 마스크(도시하지 않음)를 이용하여 상기 게이트 패드부 상측의 광 차단층(49)을 선택적으로 제거하여 게이트 패드 콘택(도시하지 않음)을 형성하면 본 발명에 따른 액정표시장치 제조공정이 완료된다.
이상 상술한 바와 같이, 본 발명의 액정표시장치 제조방법은 다음과 같은 효과가 있다.
첫째, LCD제작에 필요한 모든 패턴을 하나의 기판에 형성하고, 소스 전극 및 드레인 전극 형성시 n+층 식각 및 게이트 패드의 노출을 동시에 수행하므로 마스크수를 현저하게 감소시킬 수 있어, 그 만큼 비용을 절감시킬 수 있다.
둘째, n+층을 식각할 때 게이트 패드부 상측의 게이트 절연막도 동시에 식각하므로 패드 콘택을 보다 용이하게 형성할 수 있다.
셋째, 별도의 보호막을 형성하지 않고 광 차단층을 보호막으로 사용하기 때문에 공정을 간소화할 수 있다.
Claims (9)
- 종횡으로 배치된 게이트 배선 및 데이터 배선을 갖는 제 1 기판과 공통 전극을 갖는 제 2 기판을 준비하는 단계;상기 제 1 기판상에 박막 트랜지스터 및 화소 전극을 형성하는 단계;상기 화소 전극을 제외한 영역에 광 차단층을 형성하는 단계;상기 화소 전극 상부에 칼라 필터층을 형성하는 단계;상기 제 1 기판과 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1 항에 있어서, 상기 박막 트랜지스터를 형성하는 단계는,상기 게이트 전극을 포함한 전면에 게이트 절연막, 비정질 실리콘층, n+층 및 메탈층을 차례로 적층하는 단계와,상기 메탈층 및 n+층 및 비정질 실리콘층을 일괄식각하여 상기 게이트 전극의 상부로 확장되는 확장 패턴과 데이터 배선을 형성하는 단계와,상기 확장 패턴을 패터닝하여 소스 전극과 드레인 전극을 형성하고, 상기 소스 전극과 드레인 전극 사이의 상기 n+층 및 게이트 패드부 상측의 상기 게이트 절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1 항에 있어서, 상기 칼라 필터층을 형성한 후, 상기 칼라 필터층 및 광 차단층상에 바인더를 형성하는 단계를 더 포함함을 특징으로 하는 액정표시장치 제조방법.
- 제 1 항에 있어서, 상기 광 차단층은 보호막으로도 사용하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 1 항에 있어서, 상기 화소 전극을 형성하는 단계는,상기 박막 트랜지스터가 형성된 제 1 기판 상에 화소 전극용 ITO층을 형성하는 단계와,상기 게이트 절연막상에서 상기 박막 트랜지스터의 드레인 전극 상부까지 연장되도록 상기 ITO층을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 절연 기판상에 게이트 배선 및 게이트 전극을 형성하는 단계;상기 게이트 전극을 포함한 전면에 게이트 절연막을 형성한 후 비정질 실리콘층, n+층 및 메탈층을 차례로 적층하는 단계;상기 메탈층을 패터닝하여 상기 게이트 전극의 상부쪽으로 확장되는 확장 패턴 및 데이터 배선을 형성하는 단계;상기 확장 패턴을 패터닝하여 소스 및 드레인 전극을 형성하고 상기 소스 전극과 드레인 전극 사이의 n+층 및 게이트 패드 상부의 상기 게이트 절연막을 동시에 식각하는 단계;상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계;상기 화소 전극을 제외한 영역에 광 차단층을 형성하는 단계;상기 화소 전극 상부에 칼라 필터층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 6 항에 있어서, 상기 광 차단층은 보호막으로도 사용하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 6 항에 있어서, 상기 칼라 필터층을 형성한 후, 상기 칼라 필터층 및 광 차단층 상부에 바인더를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
- 제 8 항에 있어서, 상기 바인더를 형성한 후, 상기 게이트 패드부 상측의 상기 광 차단층을 선택적으로 제거하여 패드 콘택을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035105A KR100628255B1 (ko) | 2000-06-24 | 2000-06-24 | 액정표시장치 제조방법 |
| DE10124986A DE10124986B4 (de) | 2000-05-25 | 2001-05-22 | Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür |
| GB0112678A GB2368447B (en) | 2000-05-25 | 2001-05-24 | Liquid crystal display device and method for manufacturing the same |
| FR0106879A FR2809523B1 (fr) | 2000-05-25 | 2001-05-25 | Afficheur a cristal liquide et procede de fabrication d'un tel afficheur |
| JP2001157954A JP2002049058A (ja) | 2000-05-25 | 2001-05-25 | 液晶表示装置及びその製造方法 |
| US09/864,149 US6646661B2 (en) | 2000-05-25 | 2001-05-25 | Method for making TFT-LCD having black matrix in source and drain region and in absence of insulator |
| US10/662,436 US6987548B2 (en) | 2000-05-25 | 2003-09-16 | Liquid crystal display device and method for manufacturing the same |
| JP2007144707A JP4799481B2 (ja) | 2000-05-25 | 2007-05-31 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000035105A KR100628255B1 (ko) | 2000-06-24 | 2000-06-24 | 액정표시장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020001075A true KR20020001075A (ko) | 2002-01-09 |
| KR100628255B1 KR100628255B1 (ko) | 2006-09-27 |
Family
ID=19673719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000035105A KR100628255B1 (ko) | 2000-05-25 | 2000-06-24 | 액정표시장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100628255B1 (ko) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW460728B (en) * | 1995-08-03 | 2001-10-21 | Hitachi Ltd | Color LCD |
| JP3420675B2 (ja) * | 1996-12-26 | 2003-06-30 | シャープ株式会社 | 液晶表示装置およびその製造方法 |
| JPH11174210A (ja) * | 1997-12-12 | 1999-07-02 | Sti Technology Kk | ゲルマニウム系ブラックマスク及びその製造方法、それを用いるカラーフィルター及び液晶ディスプレイ |
| JP2000122074A (ja) * | 1998-10-12 | 2000-04-28 | Toshiba Electronic Engineering Corp | 液晶表示装置 |
-
2000
- 2000-06-24 KR KR1020000035105A patent/KR100628255B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100628255B1 (ko) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038003A (en) | Liquid crystal display and method of manufacturing the same | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| US6191835B1 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US6927815B2 (en) | Thin film transistor liquid crystal display and method for manufacturing the same | |
| US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US6411350B2 (en) | Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device | |
| US20010040649A1 (en) | Manufacturing method of a liquid crystal display | |
| JP4799481B2 (ja) | 液晶表示装置の製造方法 | |
| US6927087B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| US7525624B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| KR100519372B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20010026624A (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
| US6376288B1 (en) | Method of forming thin film transistors for use in a liquid crystal display | |
| US8304772B2 (en) | Thin-film transistor array panel and method of fabricating the same | |
| US6720199B2 (en) | Method for manufacturing TFT array substrate of liquid crystal display device | |
| KR20180010655A (ko) | 박막트랜지스터를 이용한 평판표시장치 제조방법 | |
| KR20040017637A (ko) | 액정표시소자의 콘택 배선 및 그 형성방법 | |
| KR100628255B1 (ko) | 액정표시장치 제조방법 | |
| KR100640985B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100476048B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100252307B1 (ko) | 액정 표시 장치 제조 방법 및 그 방법에 의한 액정 표시 장치의 구조 | |
| KR20050001265A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |