KR20020000391A - 시간 다중화된 파일럿을 이용한 광대역 시디엠에이채널응답 추정장치 - Google Patents

Abstract

본 발명은 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치를 제공하기 위한 것으로, 이러한 본 발명은 디스프레더에서 한 슬롯 단위로 입력되는 시간 다중화된 파일럿 심볼에 대해 기지의 파일럿 심볼의 공액 복소수를 취하여 한 슬롯 동안 누적하고, 이 값을 FIR 필터에 통과시켜 채널응답 추정을 수행하는 복소상관 누적부와; 상기 복소상관 누적부의 출력을 슬롯 단위로 차례로 지연시키는 복수개의 지연부와; 상기 복소상관 누적부와 상기 복수개의 지연부의 출력과 복소값 가중팩터를 각각 곱하는 복수개의 곱셈부와; 상기 복수개의 곱셈부의 출력을 더하여 슬롯을 갱신하는 복수개의 덧셈부와; 상기 복수개의 덧셈부의 최종 출력을 저장하여 위상 오프셋이 보상된 신호를 출력하는 출력부로 구성함으로써, 슬로우 페이딩 채널은 물론 패스트 페이딩인 경우에도 우수한 성능을 발휘할 수 있게 되는 것이다.

Description

시간 다중화된 파일럿을 이용한 광대역 시디엠에이 채널응답 추정장치{WCDMA channel estimator using time-multiplexed pilot}

본 발명은 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치에 관한 것으로, 특히 슬로우 페이딩 채널(slow fading channel)은 물론 패스트 페이딩(fast fading)인 경우에도 우수한 성능을 발휘하기에 적당하도록 한 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치에 관한 것이다.

일반적으로 WCDMA(Wideband Code Division Multiple Access) 시스템의 전파 환경은 주파수 선택 다중경로 페이딩 채널로 볼 수 있으며, 페이딩 변화율은 모빌(Mobile)의 운동 속도에 비례하여 증가한다.

한편, 주파수 선택 다중경로 페이딩 채널의 이상적인 수신기는 레이크(Rake)로 알려져 있으며, 레이크 수신기의 핵심 구성 요소는 채널응답 추정기(channel estimator)이다.

그래서 각각의 경로는 time delay가 칩 지연(=T_C)의 배수로 표현되는 L 개의 resolvable propagation paths로 구성되어 있는 다중경로 채널을 가정하면 대역확산된 수신신호 r(t)는 다음의 수학식 1과 같다.

여기서 S는 평균 신호 전력이고, w(t)는 AWGN(Additive White GaussianNoise)이며, ??_l은 복소값 채널 이득이고, ??_l은 l번째 경로의 시간 지연이며, s(t)는 스프레딩 시퀀스이고, d(t)는 파일럿 심볼을 포함한 QPSK(Quadrature Phase Shift Keying) 변조 데이터 심볼이다.

또한 s(t)와 d(t)는 다음의 수학식 2 및 수학식 3으로 표현된다.

여기서 c_scr(k)는 스크램블링 코드이고, c_ch(k)는 OVSF 채널화 코드이며, ??(k)는 QPSK 변조된 위상이고, T_s/T_c는 처리 이득이다.

도 1은 일반적인 시간 다중화된 파일럿 채널을 보인 구조도이고, 도 2는 일반적인 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치를 이용한 간섭 레이크 결합기의 블록구성도이다.

도 2에서 참조번호 1은 디스프레더이고, 2는 코히어런트 레이크 결합기이며, 3은 지연부이고, 4는 채널응답 추정기이며, 5는 곱셈기이고, 6은 덧셈기이며, 7은 디인터리버이고, 8은 비터비 디코더이다.

그래서 수신된 신호는 정합 필터, 디스크램블러/디스프레더를 통하여 L 개의 서로 다른 지연을 갖는 신호 경로로 분해되며, 각각의 경로는 서로 다른핑거(finger)로 입력된다.

각각의 핑거는 채널응답 추정기, 레이크 결합기 등으로 구성된다.

디스프레더(1)에서 출력되는 l-th 경로의 n-th 슬롯, m-th 심볼은 다음의 수학식 4와 같이 표현된다.

여기서 ??_l(m,n)은 복소값 채널 이득이고,은 위상 에러이며,은 파일럿 심볼이 포함되어 있는 QPSK 변조된 데이터 심볼이고, w(m,n)은 AWGN이다.

그리고 채널의 이득 ??_l(m,n)을 추정하기 위한 대표적인 방식이 도 3과 같은 형태의 채널응답 추정필터를 사용하는 것이다. 여기서 도 3은 종래 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치의 블록구성도이다.

여기서 참조번호 1은 디스프레더 및 파일럿 필터이고, 4는 채널응답 추정기이며, 11은 채널응답 추정값이고, 12 내지 16은 지연부이고, 17 내지 22는 곱셈부이며, 23 내지 27은 덧셈부이고, 28은 출력부이다.

그래서 디스프레더 및 파일럿 필터는 입력되는 데이터로부터 시간 다중화된 파일럿 심볼을 한 슬롯 단위로 추출하여 채널 추정 필터의 입력으로 제공한다. 채널 추정 필터는 입력되는 파일럿 심볼의 절대값을 취하여 한 슬롯 동안 누적하고 이 값을 FIR(Finite Impulse Response filter) 형태의 필터에 통과시켜 채널응답 추정을 다음의 수학식 5와 같이 수행한다.

여기서 N_D는 슬롯당 데이터 심볼 개수이고, N_P는 슬롯당 파일럿 심볼 개수이다.

그래서 2K 개의 슬롯을 관찰하기 위하여 2K 개의 탭(tap)을 갖는 필터를 사용한다. 여기서는 real-valued weighting factor이고,은 채널응답 추정필터의 출력으로 n-th 슬롯의 모든 심볼에 대하여 적용되는 채널응답 추정값이다. 즉, 채널응답 추정필터의 시프트 레지스터는 슬롯 단위로 갱신되며, 필터의 출력 또한 슬롯 단위로 다음의 수학식 6과 같이 갱신된다.

도 3은 K=3인 경우의 채널응답 추정필터의 블록구성도이다. 여기서 D(=T_slot)는 슬롯의 길이를 의미한다. 채널응답 추정필터의 출력은 다음의 수학식 7과 같이 표현된다.

여기서 K는 채널응답 추정필터의 이득이다. 이때 레이크 결합기에서 MRC(Maximal-Ratio Combining) 방법을 적용하여 combining을 수행한다. 채널응답 추정필터의 출력이이므로, 레이크 결합기의 n-th 슬롯의 m-th 심볼 출력 샘플은 다음의 수학식 8과 같이 된다.

그러나 이러한 종래의 방법은 채널응답의 크기만을 추정하기 때문에 최종 출력에 위상 에러(=)가 남게되는 단점이 있었다. QPSK 데이터는 위상에 모든 정보가 실려 있으므로 이러한 위상 에러는 반드시 제거되어야 한다. 따라서 종래의 방법을 사용할 경우 위상 에러를 제거하는 별도의 회로의 필요하게 되며, 이에 따라 하드웨어의 복잡도가 증가하게 되는 문제점이 있게 된다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 슬로우 페이딩 채널은 물론 패스트 페이딩인 경우에도 우수한 성능을 발휘할 수 있는 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답추정장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 의한 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치는,

디스프레더에서 한 슬롯 단위로 입력되는 시간 다중화된 파일럿 심볼에 대해 기지의 파일럿 심볼의 공액 복소수를 취하여 한 슬롯 동안 누적하고, 이 값을 FIR 필터에 통과시켜 채널응답 추정을 수행하는 복소상관 누적부와; 상기 복소상관 누적부의 출력을 슬롯 단위로 차례로 지연시키는 복수개의 지연부와; 상기 복소상관 누적부와 상기 복수개의 지연부의 출력과 복소값 가중팩터를 각각 곱하는 복수개의 곱셈부와; 상기 복수개의 곱셈부의 출력을 더하여 슬롯을 갱신하는 복수개의 덧셈부와; 상기 복수개의 덧셈부의 최종 출력을 저장하여 위상 오프셋이 보상된 신호를 출력하는 출력부로 이루어짐을 그 기술적 구성상의 특징으로 한다.

도 1은 일반적인 시간 다중화된 파일럿 채널을 보인 구조도이고,

도 2는 일반적인 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치를 이용한 간섭 레이크 결합기의 블록구성도이며,

도 3은 종래 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치의 블록구성도이고,

도 4는 본 발명에 의한 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치의 블록구성도이며,

도 5는 도 4에서 복소 상관누적부의 상세블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

1 : 디스프레더 30 : 채널응답 추정장치

31 : 복소상관 누적부 41 ~ 45 : 지연부

51 ~ 55 : 곱셈부 61 ~ 65 : 덧셈부

71 : 출력부

이하, 상기와 같은 본 발명 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.

먼저 본 발명은 하드웨어의 부피를 크게 증가시키지 않으면서 채널 이득의 추정과 동시에 위상 오프셋을 제거할 수 있은 채널응답 추정필터를 제공한다.

도 4는 본 발명에 의한 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치의 블록구성도이다.

이에 도시된 바와 같이, 디스프레더(1)에서 한 슬롯 단위로 입력되는 시간다중화된 파일럿 심볼에 대해 기지의 파일럿 심볼의 공액 복소수를 취하여 한 슬롯 동안 누적하고, 이 값을 FIR 필터에 통과시켜 채널응답 추정을 수행하는 복소상관 누적부(31)와; 상기 복소상관 누적부(31)의 출력을 슬롯 단위로 차례로 지연시키는 복수개의 지연부(41 ~ 45)와; 상기 복소상관 누적부(31)와 상기 복수개의 지연부(41 ~ 45)의 출력과 복소값 가중팩터를 각각 곱하는 복수개의 곱셈부(51 ~ 56)와; 상기 복수개의 곱셈부(51 ~ 56)의 출력을 더하여 슬롯을 갱신하는 복수개의 덧셈부(61 ~ 65)와; 상기 복수개의 덧셈부(61 ~ 65)의 최종 출력을 저장하여 위상 오프셋이 보상된 신호를 출력하는 출력부(71)로 구성된다.

도 5는 도 4에서 복소 상관누적부의 상세블록도이다.

이에 도시된 바와 같이, 디스프레더(1)에서 한 슬롯 단위로 입력되는 시간 다중화된 파일럿 심볼에 대해 기지의 파일럿 심볼의 공액 복소수를 취하여 곱하는 제 1 내지 제 4 곱셈부(81 ~ 84)와; 상기 제 1 및 제 3 곱셈부(81)(83)와 제 1 지연부(87)의 출력을 가감하는 제 1 덧셈부(85)와; 상기 제 2 및 제 4 곱셈부(82)(84) 및 제 2 지연부(87)의 출력을 가감하는 제 2 덧셈부(86)와; 상기 제 1 및 제 2 덧셈부(86)의 출력을 각각 지연시키는 제 1 및 제 2 지연부(87)(88)와; 상기 제 1 및 제 2 지연부(87)(88)의 출력을 각각 저장하여 채널응답 추정된 공액 복소수 값을 각각 출력하는 제 1 및 제 2 저장부(89)(90)로 구성된다.

이와 같이 구성된 본 발명에 의한 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

먼저 도 1은 시간 다중화 파일럿 채널의 구조를 나타내며, 시간 다중화 파일럿 채널을 이용한 채널응답 추정기를 사용한 코히어런트 레이크 수신기의 종래 구조는 도 2와 같다. 각각의 핑거는 채널응답 추정기, 레이크 결합기 등으로 구성된다.

디스프레더에서 출력되는 l-th 경로의 n-th 슬롯, m-th 슬롯은 수학식 4와 같이 표현된다.

본 발명에서는 도 4와 같은 형태의 추정응답 추정필터를 제안한다. 디스프레더 및 파일럿 필터는 입력되는 데이터로부터 시간 다중화된 파일럿 심볼을 한 슬롯 단위로 추출하여 채널응답 추정필터의 입력으로 제공한다. 채널응답 추정필터는 입력되는 파일럿 심볼의 기지의 파일럿 심볼의 공액 복소수를 취하여 한 슬롯 동안 누적하고, 이 값을 FIR 형태의 필터에 통과시켜 다음의 수학식 9와 같이 채널응답 추정을 수행한다.

여기서 N_D는 슬롯당 데이터 심볼 개수이고, N_P는 슬롯당 파일럿 심볼 개수이다.

그래서 2K 개의 슬롯을 관찰하기 위하여 2K 개의 탭을 갖는 필터를 사용한다. 여기서는 복소값 가중팩터(real-valued weighting factor)이고,은 채널응답 추정필터의 출력으로 n-th 슬롯의 모든 심볼에 대하여 적용되는 채널응답추정값이다. 즉, 채널응답 추정필터의 시프트 레지스터는 슬롯 단위로 갱신되며, 필터의 출력 또한 슬롯 단위로 다음의 수학식 10과 같이 갱신된다.

도 4는 K=3인 경우의 채널응답 추정필터의 블록구성도이다. 여기서 D(=T_slot)는 슬롯의 길이를 의미한다. 채널응답 추정필터의 출력은 다음의 수학식 11과 같이 표현된다.

여기서 K는 채널응답 추정필터의 이득이다. 이때 레이크 결합기에서 MRC 방법을 적용하여 combining을 수행하는 것이 가능하며, 위상 오프셋(=)도 동시에 보상할 수 있다. 채널응답 추정필터의 출력이이므로, 레이크 결합기의 n-th 슬롯의 m-th 심볼 출력 샘플은 다음의 수학식 12와 같이 된다.

이처럼 본 발명은 MRC 및 위상 오프셋의 보상을 동시에 수행함으로써, 슬로우 페이딩 채널은 물론 패스트 페이딩인 경우에도 우수한 성능을 발휘하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이, 본 발명에 의한 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치는 시간 다중화된 파일럿 채널을 사용하는 채널응답 추정기에서 하드웨어의 부피를 크게 증가시키지 않으면서 채널 이득의 추정과 동시에 위상 오프셋을 제거할 수 있는 채널응답 추정필터를 제공할 수 있게 됨으로써, 채널응답 추정시 별도의 위상 에러 추정용 하드웨어를 사용하지 않고 위상 에러를 보상할 수 있어 슬로우 페이딩 채널은 물론 패스트 페이딩인 경우에도 우수한 성능을 발휘할 수 있는 효과가 있게 된다.

Claims (3)

1. 디스프레더에서 한 슬롯 단위로 입력되는 시간 다중화된 파일럿 심볼에 대해 기지의 파일럿 심볼의 공액 복소수를 취하여 한 슬롯 동안 누적하고, 이 값을 FIR 필터에 통과시켜 채널응답 추정을 수행하는 복소상관 누적부와;

   상기 복소상관 누적부의 출력을 슬롯 단위로 차례로 지연시키는 복수개의 지연부와;

   상기 복소상관 누적부와 상기 복수개의 지연부의 출력과 복소값 가중팩터를 각각 곱하는 복수개의 곱셈부와;

   상기 복수개의 곱셈부의 출력을 더하여 슬롯을 갱신하는 복수개의 덧셈부와;

   상기 복수개의 덧셈부의 최종 출력을 저장하여 위상 오프셋이 보상된 신호를 출력하는 출력부로 구성된 것을 특징으로 하는 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치.
2. 제 1 항에 있어서, 상기 복소상관 누적부는,

   디스프레더에서 한 슬롯 단위로 입력되는 시간 다중화된 파일럿 심볼에 대해 기지의 파일럿 심볼의 공액 복소수를 취하여 곱하는 제 1 내지 제 4 곱셈부와;

   상기 제 1 및 제 3 곱셈부와 제 1 지연부의 출력을 가감하는 제 1 덧셈부와;

   상기 제 2 및 제 4 곱셈부 및 제 2 지연부의 출력을 가감하는 제 2 덧셈부와;

   상기 제 1 및 제 2 덧셈부의 출력을 각각 지연시키는 제 1 및 제 2 지연부와;

   상기 제 1 및 제 2 지연부의 출력을 각각 저장하여 채널응답 추정된 공액 복소수 값을 각각 출력하는 제 1 및 제 2 저장부로 구성된 것을 특징으로 하는 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치.
3. 제 1 항에 있어서, 상기 복소상관 누적부는,

   N_D는 슬롯당 데이터 심볼 개수이고, N_P는 슬롯당 파일럿 심볼 개수일 때, 복소상관 누적은,

   와 같이 수행하여 구하는 것을 특징으로 하는 시간 다중화된 파일럿을 이용한 광대역 CDMA 채널응답 추정장치.