KR200164518Y1 - Semiconductor package - Google Patents
Semiconductor package Download PDFInfo
- Publication number
- KR200164518Y1 KR200164518Y1 KR2019950014987U KR19950014987U KR200164518Y1 KR 200164518 Y1 KR200164518 Y1 KR 200164518Y1 KR 2019950014987 U KR2019950014987 U KR 2019950014987U KR 19950014987 U KR19950014987 U KR 19950014987U KR 200164518 Y1 KR200164518 Y1 KR 200164518Y1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- bus bar
- chip
- separated
- present
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 고안은 리드 프레임, 리드프레임 위에 형성된 칩, 테이프에 의해 칩에 부착된 내부리드 및 버스 바, 상기 칩 상에 형성된 본딩 패드, 상기 본딩 패드 및 버스 바에 접속된 와이어로 구성된 반도체 패키지에 있어서, 버스 바가 분리형이고 분리된 부분에 서로 접촉되지 않는 상태로 중첩되어 있는 일정길이의 교차부를 갖는 것을 특징으로 하는 반도체 패키지를 제공하는 것으로, 본 고안의 반도체 패키지는 분리된 부분의 스트레스 집중에 의한 크랙 및 크랙에 의한 와이어 절단이 방지되므로 신뢰성이 향상된 이점을 갖는다.The present invention provides a semiconductor package comprising a lead frame, a chip formed on the lead frame, an inner lead and a bus bar attached to the chip by a tape, a bonding pad formed on the chip, and wires connected to the bonding pad and the bus bar. The semiconductor package of the present invention is characterized in that the bar is separated and has a predetermined length of intersection overlapping the separated portion without contacting each other, the semiconductor package of the present invention is cracks and cracks due to stress concentration of the separated portion Since wire cutting by is prevented, reliability has the advantage of improved.
Description
제1a도는 버스 바가 분리된 종래의 반도체 패키지의 평면도.1A is a plan view of a conventional semiconductor package with bus bars separated.
제1b도는 버스 바가 분리된 종래의 반도체 패키지의 단면개략도.1B is a schematic cross-sectional view of a conventional semiconductor package with bus bars separated.
제2a도-제2c도는 본 고안의 반도체 패키지의 평면도이다.2A to 2C are plan views of the semiconductor package of the present invention.
제3도는 본 고안의 반도체 패키지의 버스 바의 확대사시도이다.3 is an enlarged perspective view of a bus bar of the semiconductor package of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
2 : 칩 3 : 내부리드2: Chip 3: Internal Lead
4 : 테이프 5 : 본딩 패드4: tape 5: bonding pad
6 : 버스 바 8 : 와이어6: bus bar 8: wire
본 고안은 리드 온 칩(LEAD ON CHIP) 반도체 패키지에 관한 것으로, 더욱 상세하게는 패키지에 사용되는 버스 바 구조를 분리형으로 제작하되 분리부에 일정구간이 서로 접촉되지 않고 중첩되는 교차부를 형성하므로써, 리드 온 칩 구조의 반도체 패키지 리드 프레임에 있어서의 상단 크랙 및 와이어 절단을 방지하여 신뢰성을 향상시킨 반도체 패키지에 관한 것이다.The present invention relates to a lead-on chip (LEAD ON CHIP) semiconductor package, and more particularly, by manufacturing a bus bar structure used in the package in a separate type, but by forming an intersection where a certain section is overlapped without contacting each other, The present invention relates to a semiconductor package having improved reliability by preventing top cracks and wire cutting in a semiconductor package lead frame having a lead-on-chip structure.
일반적으로 리드 온 칩 반도체 패키지는 리드에 절연 테이프를 사용하여 칩을 다이 어태치(die attatch)하고, 칩에 형성되어 있는 패드(pad)와 내부리드를 와이어로 본딩시킨 다음 봉지재로 몰딩하여 제작 한다. 구체적으로는, 칩과 상면 양측에 제1절연 테이프를 사용하여 버스 바(bus bar) 및 내부리드를 부착한다음 칩에 형성되어 있는 각각의 패드와 내부리드 및 버스 바를 와이어 본딩하고 몰딩수지로 몰딩하여 제작한다.In general, a lead-on-chip semiconductor package is manufactured by die attaching a chip using an insulating tape to a lead, bonding a pad and an inner lead formed on the chip with a wire, and then molding the encapsulant. do. Specifically, the bus bar and the inner lead are attached to both sides of the chip and the upper surface using a first insulating tape, and then the respective pads, the inner leads and the bus bars formed on the chip are wire-bonded and molded with molding resin. To produce.
이 때 버스 바는 칩내의 각 회로에 전원을 직접 공급토록 공통적으로 사용되는 것으로서, 내부리드와 칩의 본딩 패드 사이에 위치한다. 그러나 상기와 같이 전원을 공급토륵 공통적으로 사용되는 버스 바 때문에 여러 전원 패드의 디자인시 불편한 점이 있을뿐만 아니라 전원 공급에 있어서 불편한 점이 있다. 이는 전원 패드(PAD) 즉, Vcc 또는 Vss는 각각 패드마다 작동 기능(전원을 공급하는 회로)이 다르므로 버스 바가 기존의 방식대로 패키지 양단 리드가 연결된 방식이라면, 버 스 바 연결시 전원 패드에 입력되는 파워는 버스 바에 인가되는 전압 및 이웃 전원 패드에 인가되는 전압에 의해 데이타의 떨림현상 및 노이즈가 생기는 문제점이 발생한다.At this time, the bus bar is commonly used to directly supply power to each circuit in the chip, and is located between the inner lead and the bonding pad of the chip. However, because of the bus bars commonly used to supply power as described above, there are inconveniences in designing various power pads as well as inconvenience in power supply. This is because the power pad (PAD), ie Vcc or Vss, has a different operating function (circuit for supplying power) for each pad, so if the bus bar is connected to both ends of the package in the conventional manner, it is input to the power pad when the bus bar is connected. The power applied to the bus bar and the voltage applied to the neighboring power pads cause data shaking and noise.
이런 문제점을 해결하기 위해 버스 바의 구조를 분리형으로 제작하여 각 전원 패드의 특성에 따라 인가되는 전압을 달리할 수 있도록 하므로써 각각의 전원 패드의 특성을 살릴 수 있도록 한 반도체 패키지가 제안되었다. 즉, 제1b도에 도시된 바와 같이, 칩(2)과 내부리드(3)를 접착 테이프(4)로 부착시킨 다음, 칩(2)의 본딩 패드(5)와 내부리드(3)를 와이어(8)로 본딩하고, 내부리드(3)와 본딩 패드(5) 사이에는 기존 버스 바(6)의 길이 방향으로 버스 바(6)를 최소 1개이상 분리시켜 각 전원 패드의 특성에 따라 인가되는 전압을 달리할 수 있도록 한 것이다.In order to solve this problem, a semiconductor package has been proposed in which a bus bar structure is manufactured in a separate type so that the voltage applied to each power pad can be changed according to the characteristics of each power pad. That is, as shown in FIG. 1B, the chip 2 and the inner lead 3 are attached with an adhesive tape 4, and then the bonding pads 5 and the inner lead 3 of the chip 2 are wired. Bonding with (8), separating at least one bus bar 6 in the longitudinal direction of the existing bus bar 6 between the inner lead 3 and the bonding pad 5 according to the characteristics of each power pad. It is to be able to vary the voltage.
상술한 바와 같이, 버스 바(6)를 분리형으로 제작하면 각각의 전원 패드에 전압이 각각 작용되어 이웃 전원 패드에 입출력되는 전압에 의해 발생하는 떨림현상 및 노이즈 등을 제거하는 효과가 있다. 또한, 버스 바가 연결된 경우에는 전자가 여러 방향으로 이동하게 되므로 서로 간섭을 받게 되나, 분리된 경우에는 한 방향의 이동만 존재하므로 간섭이 생기지 않아 스피드가 빨라지게 된다.As described above, when the bus bar 6 is manufactured in a separate type, a voltage is applied to each of the power pads to remove vibrations and noise generated by voltages input and output to neighboring power pads. In addition, when the bus bar is connected, the electrons are moved in various directions, and thus are interfered with each other. However, when the bus bars are separated, only one direction of movement is present, so the interference does not occur, thereby speeding up.
그러나 상기와 같은 구조에서 버스 바(6)가 분리된 곳에서는 스트레스 프리 상태가 되므로 버스 바(6)가 열변화에 따라 쉽게 움직이게 된다. 또한 온도조건이 급격하게 변화되는 경우, 제1b도에 도시된 바와 같이, 스트레스가 절단된 버스 바(6)의 첨단에 집중되어, 그 결과로 버스 바(6)와 테이프(4)가 분리되면서 탑 크랙 및 와이어 절단이 발생되어 오픈 불량이 발생한다. 이러한 불량은 모두 버스 바(6)가 분리된 중앙 부근에서 발생한다. 이러한 현상은 두께가 얇은 패키지에서 더 심하게 나타난다.However, in the structure as described above, since the bus bar 6 is separated from the stress-free state, the bus bar 6 is easily moved in accordance with the thermal change. In addition, when the temperature condition changes drastically, as shown in FIG. 1B, the stress is concentrated at the tip of the cut bus bar 6, and as a result, the bus bar 6 and the tape 4 are separated. Top cracks and wire cuts occur, resulting in open defects. All of these failures occur near the center where the bus bars 6 are separated. This phenomenon is more severe in thin packages.
본 고안의 목적은 상술한 종래 기술의 문제점을 극복하기 위한 것 으로, 버스 바가 분리된 부분에서의 스트레스 집중에 의한 크랙 및 크랙에 의한 와이어 절단을 방지하여 신뢰성이 향상된 패키지를 제공하는 것이다.An object of the present invention is to overcome the problems of the prior art described above, to provide a package with improved reliability by preventing cracks due to stress concentration in the separated portion of the bus bar and wire cutting due to cracks.
즉, 본 고안은 리드 프레임, 리드프레임 위에 형성된 칩, 테이프에 의해 칩에 부착된 내부리드 및 버스 바, 상기 칩 상에 형성된 본딩 패드, 상기 본딩 패드 및 버스 바에 접속된 와이어로 구성된 반도체 패키지에 있어서, 상기 버스 바가 분리형이고 분리된 부분에 서로 접촉 되지 않는 상태로 중첩되어 있는 일정길이의 교차부를 갖는 것을 특징으로 하는 반도체 패키지를 제공하는 것이다.That is, the present invention provides a semiconductor package including a lead frame, a chip formed on the lead frame, an inner lead and a bus bar attached to the chip by a tape, a bonding pad formed on the chip, and wires connected to the bonding pad and the bus bar. It is to provide a semiconductor package, characterized in that the bus bar has a predetermined length of intersection that is separated and overlapping in a state in which the bus bar is not in contact with each other.
이하에서 본 고안을 도면을 참고하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 고안의 반도체 패키지의 제조시는 칩(2)과 내부리드(3)를 접착 테이프(4)로 부착시킨 다음, 칩의 본딩 패드(5)와 내부리드(3)를 와이어(8)로 본딩하고, 내부리드(3)와 본딩 패드(5) 사이에는 버스 바(6)의 길이 방향으로 버스 바(6)를 분리시키되, 버스 바(6)가 분리된 부분에는 에칭 또는 스탬핑에 의해 교차부를 형성한다.In manufacturing the semiconductor package of the present invention, the chip 2 and the inner lead 3 are attached with an adhesive tape 4, and then the bonding pad 5 and the inner lead 3 of the chip are bonded with the wire 8. In addition, the bus bar 6 is separated between the inner lead 3 and the bonding pad 5 in the longitudinal direction of the bus bar 6, but the intersection of the bus bar 6 by the etching or stamping is separated. Form.
본 고안의 반도체 패키지에서 버스 바(6)의 교차부는 여러 가지 형태로 설계될 수 있는데, 하나의 예로는 제2a도에 도시된 바와 같이 분리된 각각의 말단 부분을 그 폭의 ½만큼 잘라내어 각각형 및형으로 만든 후 이들 말단 부분들을 교차시켜 교차부를 형성하는 것이다.In the semiconductor package of the present invention, the intersections of the bus bars 6 can be designed in various forms. For example, as shown in FIG. Mold and After making a mold, these terminal parts are crossed to form an intersection.
본 고안의 버스 바(6)의 다른 하나의 예는 제2b도에 도시된 바와 같이 분리된 부분의 일 말단부를 절곡하고 타말단부는 본래 형태로 하여 이들 말단부들을 중첩시켜 교차부를 형성하는 것이다.Another example of the bus bar 6 of the present invention is to bend one end of the separated portion as shown in FIG. 2B and the other end to its original shape to overlap these ends to form an intersection.
본 고안의 버스 바(6)의 또 다른 예는 분리된 양 말단 부분을 모두 절곡하여 이들 말단부들을 제2c도에 도시된 바와 같이 중첩시켜 교차부를 형성하는 것이다.Another example of the bus bar 6 of the present invention is to bend both separated end portions to overlap these end portions as shown in FIG. 2C to form an intersection.
본 고안에서 서로 중첩되는 버스 바(6)의 교차부의 길이는 3mil(3/1000 inch) 이상인 것이 바람직하다.In the present invention, the length of the intersection of the bus bars 6 overlapping each other is preferably 3 mil (3/1000 inch) or more.
본 고안의 반도체 패키지에서는 버스 바(6)가 분리되어 있으나 교차부가 있어 온도변화에 대해 힘이 서로 상쇄되므로 버스 바의 들뜸이나 크랙이 발생하지 않는다. 즉, 온도가 높을 때는 제3a도에 도시된 화살표 방향으로 힘이 작용되면서 상쇄되고 온도가 낮은 경우에는 화살표의 역방향으로 힘이 작용되면서 상쇄된다. 따라서, 본 고안의 반도체 패키지는 버스 바가 분리된 부분의 스트레스 집중에 의한 크랙 및 크랙에 의한 와이어 절단이 방지되므로 신뢰성이 향상된 이점을 갖는다.In the semiconductor package of the present invention, the bus bar 6 is separated, but since there is an intersection, the forces cancel each other with respect to the temperature change so that the bus bar is not lifted or cracked. That is, when the temperature is high, the force is canceled by acting in the direction of the arrow shown in FIG. 3a, and when the temperature is low, the force is canceled by the opposite direction of the arrow. Therefore, the semiconductor package of the present invention has the advantage that the reliability is improved because cracks due to stress concentration at the portion where the bus bar is separated and wire cutting due to the cracks are prevented.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950014987U KR200164518Y1 (en) | 1995-06-28 | 1995-06-28 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950014987U KR200164518Y1 (en) | 1995-06-28 | 1995-06-28 | Semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003288U KR970003288U (en) | 1997-01-24 |
| KR200164518Y1 true KR200164518Y1 (en) | 2000-01-15 |
Family
ID=19416627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950014987U KR200164518Y1 (en) | 1995-06-28 | 1995-06-28 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200164518Y1 (en) |
-
1995
- 1995-06-28 KR KR2019950014987U patent/KR200164518Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003288U (en) | 1997-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5914529A (en) | Bus bar structure on lead frame of semiconductor device package | |
| US5358598A (en) | Folded bus bar leadframe and method of making | |
| KR0141952B1 (en) | Semiconductor package and production thereof | |
| US6107676A (en) | Leadframe and a method of manufacturing a semiconductor device by use of it | |
| KR980006169A (en) | Leadframe and Bottom Lead Semiconductor Packages Using the Same | |
| US5703396A (en) | Plastic encapsulated semiconductor device having wing leads | |
| JP2007180077A (en) | Semiconductor device | |
| KR200164518Y1 (en) | Semiconductor package | |
| JP4252563B2 (en) | Semiconductor device | |
| KR0148078B1 (en) | Lead on chip having forward lead | |
| JP3707926B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| KR0140458B1 (en) | Leadframe for semiconductor package | |
| KR200163131Y1 (en) | structure of semiconductor | |
| JPS62154769A (en) | Semiconductor device | |
| KR19990034731A (en) | Lead-on chip lead frames and packages using them | |
| JPH02278857A (en) | Resin-sealed type semiconductor device | |
| JP2001068622A (en) | Composite semiconductor device and its manufacture | |
| JPH02211643A (en) | Semiconductor device | |
| KR20000001013A (en) | Lead-on-chip package | |
| JP2970846B2 (en) | Wire for wire bonding | |
| JP4620915B2 (en) | Resin-sealed semiconductor device | |
| KR0129004Y1 (en) | Lead frame | |
| KR980012384A (en) | Lead frame with different inner lead edge | |
| KR200142844Y1 (en) | Lead frame | |
| KR200331874Y1 (en) | Multi-pin Package of Semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 11 |
|
| EXPY | Expiration of term |