KR200162280Y1

KR200162280Y1 - Module capacitor

Info

Publication number: KR200162280Y1
Application number: KR2019960020527U
Authority: KR
Inventors: 심창복
Original assignee: 김영환; 현대반도체주식회사
Priority date: 1996-07-11
Filing date: 1996-07-11
Publication date: 1999-12-15
Also published as: KR980009606U

Abstract

본 고안은 병렬로 연결되는 다수의 커패시터가 하나의 칩(Chip)구조로 형성된 모듈커패시터(Module Capacitor)에 관한 것으로, 인가되는 전원의 노이즈를 제거하는 다수의 커패시터와, 상기 다수의 커패시터사이에 개재되어 상기 커패시터간의 전자기적 영향을 차단하는 절연체와, 상기 다수의 커패시터의 일측단자와 타측단자들을 각각 공통연결하여 그 다수의 커패시터를 병렬접속함과 아울러 그 병렬접속된 커패시터를 다른 회로에 접속하는 제1,제2 접속단자로 구성되며, 이와 같은 본 고안은 다수의 커패시터를 하나의 칩구조로 형성한 모듈커패시터가 그 모듈커패시터를 구성하는 각각의 커패시터가 하나씩 분리되어 결합된 구조보다 작게 형성됨으로써 반도체소자 검사장치 등에 쉽게 실장되는 효과가 발생한다.The present invention relates to a module capacitor in which a plurality of capacitors connected in parallel are formed in a single chip structure, and includes a plurality of capacitors for removing noise of an applied power supply and interposed between the plurality of capacitors. And an insulator for blocking electromagnetic influences between the capacitors, a common connection between one terminal and the other terminal of the plurality of capacitors, and the plurality of capacitors connected in parallel, and the parallel connected capacitors connected to another circuit. The present invention is composed of the first and second connection terminals, the present invention is a module capacitor formed by forming a plurality of capacitors in one chip structure is smaller than the structure in which each capacitor constituting the module capacitor is separated and combined one by one semiconductor The effect of being easily mounted on an element inspection apparatus or the like occurs.

Description

Module Capacitor

제1도는 종래 기술에 따른 반도체소자 검사장치의 부분 결선상태도.1 is a partial wiring diagram of a semiconductor device inspection apparatus according to the prior art.

제2도는 본 고안에 따른 모듈커패시터의 사시도.2 is a perspective view of a module capacitor according to the present invention.

제3도는 본 고안에 따른 상기 제2도의 모듈커패시터를 포함하여 구성된 반도체 소자 검사장치의 부분 결선상태도.3 is a partial wiring diagram of a semiconductor device inspection apparatus including the module capacitor of FIG. 2 according to the present invention.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

11 : 소켓 12a : 소켓의 전원단자11: Socket 12a: Power terminal of the socket

12b : 테스트보드의 전원단자 13a : 소켓의 접지단자12b: Power terminal of test board 13a: Ground terminal of socket

13b : 테스트보드의 접지단자 30 : 제1모듈커패시터13b: Ground terminal of the test board 30: First module capacitor

31 : 제1커패시터 32 : 제2커패시터31: first capacitor 32: second capacitor

33 : 절연체 34 : 제1연결단자33: insulator 34: first connection terminal

35 : 제2연결단자 40 : 제2모듈커패시터35: second connection terminal 40: the second module capacitor

본 고안은 병렬로 연결되는 다수의 커패시터나 하나의 칩(Chip)구조로 형성된 모듈커패시터(Module Capacitor)에 관한 것으로, 특히 반도체소자 검사장치에 적용되어, 그 검사장치와 반도체소자 사이를 입출력하는 신호의 노이즈를 제거하는데 적당한 모듈커패시터에 관한 것이다.The present invention relates to a module capacitor (Module Capacitor) formed of a plurality of capacitors or one chip (chip) structure connected in parallel, in particular applied to a semiconductor device inspection device, the signal input and output between the inspection device and the semiconductor device The present invention relates to a module capacitor suitable for removing noise.

반도체소자의 전기적 특성을 검사하기 위한 반도체소자 검사장치는 소자(Device)가 장착되는 소켓(Socket)과 테스트보드(Test Board) 사이에 장착되는 커패시터를 포함한다. 이와 같은 커패시터는 전원단(Vcc) 및 접지단(GND) 등에서 발생하는 노이즈(Noise)를 제거하기 위한 것으로, 소정의 크기를 갖는 용량(Capacitance)을 필요로 하는 경우에 다양한 용량의 커패시터 등이 병렬로 연결되어 구성되었다.The semiconductor device inspecting apparatus for inspecting electrical characteristics of the semiconductor device includes a capacitor mounted between a socket on which the device is mounted and a test board. Such a capacitor is used to remove noise generated at the power supply terminal Vcc and the ground terminal GND, and when capacitors having a predetermined size are required, capacitors having various capacities are paralleled. It was connected and configured.

제1도는 종래 기술에 따른 반도체소자 검사장치의 부분 결선상태도로서, 반도체소자가 장착되는 소켓(11)과 테스트보드(미도시)의 입출력단자(12a,12b)(13a,13b)를 일대일로 연결하는 도선의 중간에, 그 도선을 통해 흐르는 신호(전원)의 노이즈를 제거하기 위한 커패시터(C₁₁,C₁₂,C₂₁)가 전원단자(12a,12b)와 접지단자(13a,13b) 사이에 연결된 상태를 보여주고 있다.FIG. 1 is a partially connected state diagram of a semiconductor device inspection apparatus according to the related art, in which a socket 11 on which a semiconductor device is mounted and an input / output terminal 12a, 12b, 13a, 13b of a test board (not shown) are connected one-to-one. In the middle of the conducting wire, capacitors C ₁₁ , C ₁₂ , and C ₂₁ for removing the noise of the signal (power supply) flowing through the conducting wire are provided between the power supply terminals 12a and 12b and the ground terminals 13a and 13b. It shows the connected state.

이때, 전원단자(12a,12b) 사이에는 각각 0.1[μF]과 0.01[μF]을 갖는 두 개의 독립된 커패시터(C₁₁,C₁₂)를 병렬로 연결하고, 접지단자(13a,13b) 사이에는 0.1[μF]을 갖는 커패시터(C₂₁) 하나를 접속하였다.At this time, two independent capacitors C ₁₁ and C ₁₂ having 0.1 [μF] and 0.01 [μF] are respectively connected in parallel between the power supply terminals 12a and 12b, and 0.1 is connected between the ground terminals 13a and 13b. One capacitor C ₂₁ having [mu F] was connected.

이와 같이 전원단자(12a,12b)와 접지단자(13a,13b) 사이에 각각 접속된 커패시터(C₁₁,C₁₂)(C₂₁)는, 소켓(11)에 장착된 반도체소자의 전기적 특성을 검사하기 위해 그 소자로 인가되는 전원의 노이즈를 제거하기 위한 것으로, 상기와 같이 테스트보드의 전원단자(12b)와 접지단자(13b)에서 소켓(반도체소자)의 전원단자(12a)와 접지단자(13a)로 인가되는 전원의 노이즈를 제거함으로써, 소자의 특성이 저하되는 것을 하는 방지하였다.In this way, the capacitors C ₁₁ and C ₁₂ and C ₂₁ connected between the power supply terminals 12a and 12b and the ground terminals 13a and 13b, respectively, examine the electrical characteristics of the semiconductor element mounted in the socket 11. In order to remove the noise of the power applied to the device in order to, the power supply terminal 12a and ground terminal 13a of the socket (semiconductor element) in the power terminal 12b and ground terminal 13b of the test board as described above. By removing the noise of the power supply applied to), the characteristic of the element was prevented from being lowered.

그러나, 상기와 같이 구성된 반도체소자 검사장치는 반도체소자의 핀수가 증가함에 따라 테스트보드가 복잡/세밀한 구조로 구성될 뿐만 아니라 그 핀수에 따라 커패시터의 수가 증가하여도 소정의 커패시턴스를 형성하기 위해 개개의 커패시터를 병렬로 연결하도록 구성됨으로써, 그 커패시터들이 큰 면적을 차지할 뿐만 아니라 도선의 길이가 증가하여 그 길이 성분에 따른 커패시터의 특성 저하로 반도체소자의 특성이 불안해지는 문제점이 있었다.However, in the semiconductor device inspection apparatus configured as described above, as the number of pins of the semiconductor device increases, the test board is not only composed of a complicated / fine structure, but also to form a predetermined capacitance even if the number of capacitors increases according to the number of pins. Since the capacitors are configured to be connected in parallel, the capacitors not only occupy a large area, but also have a problem that the characteristics of the semiconductor device become unstable due to the deterioration of the characteristics of the capacitor according to the length component due to an increase in the length of the lead.

이에 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 절연체를 사이에 두고 배치되는 다수의 커패시터를 병렬로 연결한 칩구조의 모듈커패시터를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and an object thereof is to provide a module capacitor of a chip structure in which a plurality of capacitors arranged in parallel with an insulator are connected in parallel.

상기 목적을 달성하기 위한 본 고안에 따른 모듈커패시터는 인가되는 전원의 노이즈를 제거하는 다수의 커패시터와, 상기 다수의 커패시터사이에 개재되어 상기 커패시터간의 전자기적 영향을 차단하는 절연체와, 상기 다수의 커패시터의 일측단자와 타측단자들을 각각 공통연결하여 그 다수의 커패시터를 병렬접속함과 아울러 그 병렬접속된 커패시터를 다른 회로에 접속하는 제1,제2 접속단자로 구성하여 된 것을 특징으로 한다.Module capacitor according to the present invention for achieving the above object is a plurality of capacitors for removing the noise of the applied power, an insulator interposed between the plurality of capacitors to block the electromagnetic effects between the capacitors, the plurality of capacitors It is characterized by consisting of the first and second connection terminals for connecting one terminal and the other terminal of the common terminal and connecting the plurality of capacitors in parallel, and connecting the parallel connected capacitor to another circuit.

이와 같이 여러 종류의 커패시터를 하나의 칩(Chip) 구조로 형성된 모듈커패시터는 각각의 커패시터를 다른 회로의 중간에 병렬접속하는 형태에 비해서 그 커패시터들이 점유하는 면적이 감소할 뿐만 아니라 회로가 간단하게 구성되고, 각각의 커패시터를 연결하는 도선의 길이를 줄일 수 있는 장점이 있다.As described above, a module capacitor formed of a plurality of capacitors in one chip structure not only reduces the area occupied by the capacitors but also makes the circuit simpler than connecting each capacitor in the middle of another circuit in parallel. And, there is an advantage that can reduce the length of the conductor connecting each capacitor.

이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예에 대하여 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.

제2도는 본 고안에 따른 모듈커패시터의 사시도로서, 이에 도시된 바와 같이 사각막대 구조의 절연체(33)와, 그의 길이와 높이가 상기 절연체(33)의 길이 및 높이와 같은 사각막대 구조를 갖는 것으로, 그 절연체(33)의 길이와 높이로 정의되는 두 측면에 접촉하도록 배치된 제1,2커패시터(31,32)와, 그 제1,2커패시터(31,32)의 일측단자 및 그 사이에 있는 절연체(33)의 일측단면에 접촉하여 형성된 것으로, 그 제1,2커패시터(31,32)의 일측단자를 연결함과 아울러 다른 회로에 제1단자와 접속될 수 있도록 구성된 제1연결단자(34) 및 그 제1연결단자(34)와 같은 것으로, 제1,2커패시터(31,32)의 타측단자 및 절연체(33)의 타측단면에 접촉됨으로써, 상기 제1연결단자(34)와 함께 상기 제1,2커패시터(31,32)를 병렬연결함과 아울러 다른 회로의 제2단자와 연결될 수 있도록 구성된 제2연결단자(35)를 포함하여 구성한다.2 is a perspective view of a module capacitor according to the present invention, and as shown therein, the insulator 33 having a rectangular bar structure, and a length and height thereof having a square bar structure equal to the length and height of the insulator 33. And first and second capacitors 31 and 32 disposed to contact two side surfaces defined by the length and height of the insulator 33, and one terminal of the first and second capacitors 31 and 32 and between them. A first connection terminal formed in contact with one end surface of the insulator 33 and configured to connect one terminal of the first and second capacitors 31 and 32 and to be connected to the first terminal in another circuit ( 34) and the same as the first connection terminal 34, by contacting the other terminal of the first and second capacitors (31, 32) and the other end surface of the insulator (33), together with the first connection terminal (34) The first and second capacitors 31 and 32 are connected in parallel and are configured to be connected to second terminals of other circuits. It comprises a second connection terminal 35.

이때, 상기 절연체(33)는 그를 사이에 두고 배치되는 제1,2커패시터(31,32)가 서로 전자기적 영향을 주고받지 못하도록, 그 제1,2커패시터(31,32)를 전자기적으로 차단하는 것이고, 상기 제1커패시터(31)와 제2커패시터(32)는 그들의 용량(일례)로, 제1커패시터는 0.1[μF], 제2커패시터는 0.01[μF]이 서로 다른 것이 사용될 수 있다.At this time, the insulator 33 electromagnetically blocks the first and second capacitors 31 and 32 so that the first and second capacitors 31 and 32 disposed therebetween do not exchange electromagnetic effects with each other. The first capacitor 31 and the second capacitor 32 may have different capacities (for example), 0.1 [μF] for the first capacitor, and 0.01 [μF] for the second capacitor.

그리고, 상기 제1,2연결단자(34,35)에는 그들과 접속되는 다른 회로의 제1,2단자가 그 제1,2연결단자(34,35)에 쉽게 연결될 수 있도록 소정의 결합홈 등을 구비한다.In addition, the first and second connection terminals 34 and 35 have predetermined coupling grooves such that the first and second terminals of other circuits connected thereto are easily connected to the first and second connection terminals 34 and 35. It is provided.

그리고, 제3도는 상기 제2도에 도시된 모듈커패시터를 포함하여 구성되는 반도체소자 검사장치의 부분 결선상태도로서, 이에 도시한 바와 같이 반도체소자가 장착되는 소켓(11)과, 그 소켓(11)을 통해 반도체소자로 테스트신호를 입출력하는 테스트보드의 입출력단자를 일대일로 연결하는 도선의 중간에서, 그 도선을 통해 흐르는 신호(전원)의 노이즈를 제거하기 위한 제1,2모듈커패시터(30,40)를 각각 전원단자(12a,12b)와 접지단자(13a,13b) 사이에 연결하여 구성한다.FIG. 3 is a partial connection state diagram of the semiconductor device inspection apparatus including the module capacitor shown in FIG. 2, and as shown therein, the socket 11 to which the semiconductor device is mounted, and the socket 11 thereof. First and second module capacitors 30 and 40 for removing noise of a signal (power supply) flowing through the conductive wires in the middle of the conductive wires that connect the input / output terminals of the test board to one-to-one to input and output the test signal to and from the semiconductor device through ) Are connected between the power supply terminals 12a and 12b and the ground terminals 13a and 13b, respectively.

이때, 상기 소켓(11)의 전원단자(12a)와 테스트보드의 전원단자(12b)를 연결하는 도선 사이에는, 상기 제2도에 도시된 바와 같이 각각 0.1[μF]과 0.01[μF]을 갖는 두 개의 커패시터(31,32)를 병렬로 연결한 칩구조의 제1모듈커패시터(30)를 연결하고, 접지단자(13a,13b)에는 0.1[μF]을 갖는 한 개의 커패시터로 구성된 제2모듈커패시터(40)를 도선 사이에 연결하여 구성한다.At this time, between the power supply terminal 12a of the socket 11 and the power line connecting the power terminal 12b of the test board, as shown in FIG. 2, each having 0.1 [μF] and 0.01 [μF]. A second module capacitor consisting of a single capacitor having 0.1 [μF] at ground terminals 13a and 13b is connected to the first module capacitor 30 having a chip structure in which two capacitors 31 and 32 are connected in parallel. It is comprised by connecting 40 between conductors.

그리고, 제1,제2모듈커패시터(30)(40)가 적용되어 구성된 반도체소자 검사장치는 상기 제1,제2모듈커패시터(30)(40)를 반도체소자의 전원단자 및 접지단자와 가까운 곳에 결합하여 커패시터의 길이 성분(l)을 감소시켜 노이즈 감소 효과를 나타낸다.In addition, the semiconductor device inspecting apparatus configured by applying the first and second module capacitors 30 and 40 is located near the power terminal and the ground terminal of the semiconductor device. In combination, the length component (l) of the capacitor is reduced to exhibit a noise reduction effect.

따라서, 테스트보드는 소켓(11)에 장착된 반도체소자의 전원단자와 접지단자로 각각 상기 제1,제2모듈커패시터(30)(40)를 통해 노이즈가 제거된 안정적인 전원전압 및 접지전압을 공급받아 테스트 동작을 안정적으로 수행한다.Therefore, the test board supplies stable power and ground voltages from which noise is removed through the first and second module capacitors 30 and 40 to the power terminal and the ground terminal of the semiconductor device mounted on the socket 11, respectively. Receive test operation stably.

여기서, 상기 제1모듈 커패시터(30)는 서로의 전기적인 영향을 차단시키는 절연체(33)를 사이에 두고 1μF, 0.1μF의 커패시터(31)(32)를 동일한 위치에 길이 성분이 증가를 방지하면서 부착해 주어야 전대역에서 낮은 임피던스가 형성되어 소자의 전기적 특성을 안정화시킨다.Here, the first module capacitor 30 is to prevent the increase in the length component in the same position of the capacitor 31, 32 of 1μF, 0.1μF between the insulator 33 to block the electrical influence between each other It must be attached to form a low impedance across the entire band to stabilize the electrical characteristics of the device.

이상에서 상세히 설명한 본 고안은 1) 다수의 커패시터를 하나의 칩구조로 형성한 모듈커패시터가 그 모듈커패시터를 구성하는 각각의 커패시터가 하나씩 분리되어 결합된 구조보다 작게 형성됨으로써 반도체소자 검사장치 등에 쉽게 실장되고, 2) 그 모듈커패시터를 병렬로 연결하는 제1,2연결단자로 다른 회로의 제1,2단자와 접속됨으로써, 각각의 커패시터를 다른 회로와 하나씩 연결하는 결선보다 그 결선길이가 짧아져 그 결선길이와 관련된 커패시터의 특성이 개선된다. 이에 따라 반도체소자 특성검사에 따른 수율이 향상되는 효과가 발생한다.Detailed Description of the Invention The present invention described in detail above 1) is easily mounted in a semiconductor device inspection apparatus by forming a module capacitor in which a plurality of capacitors are formed in a single chip structure, and smaller than the structure in which each capacitor constituting the module capacitor is separated and combined. 2) The first and second terminals of the module capacitors connected in parallel are connected to the first and second terminals of other circuits, so that the length of the connection is shorter than that of connecting each capacitor with another circuit one by one. The characteristics of the capacitor with respect to the connection length are improved. As a result, the yield of the semiconductor device characteristic test is improved.

Claims

A plurality of capacitors for removing noise of an applied power source, an insulator interposed between the plurality of capacitors to block electromagnetic effects between the capacitors, and a plurality of capacitors commonly connected to one terminal and the other terminal of the capacitors And a first connection and a second connection terminal for connecting the capacitors in parallel and connecting the parallel connected capacitors to other circuits.

The module capacitor of claim 1, wherein the insulator and two capacitors disposed on both sides thereof have the same length and height.

According to claim 1 or 2, wherein the connection terminal is characterized in that the one side is connected to the connection terminal of the socket connected to the pin of the semiconductor element, the other side is connected to the connection terminal through which the test signal of the test device input and output Module capacitor.