KR20010108996A - Fringe field switching mode lcd having high response time - Google Patents
Fringe field switching mode lcd having high response time Download PDFInfo
- Publication number
- KR20010108996A KR20010108996A KR1020000030094A KR20000030094A KR20010108996A KR 20010108996 A KR20010108996 A KR 20010108996A KR 1020000030094 A KR1020000030094 A KR 1020000030094A KR 20000030094 A KR20000030094 A KR 20000030094A KR 20010108996 A KR20010108996 A KR 20010108996A
- Authority
- KR
- South Korea
- Prior art keywords
- axis
- fringe field
- counter electrode
- rubbing
- lower substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 60
- 230000010287 polarization Effects 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000010521 absorption reaction Methods 0.000 claims abstract description 12
- 238000004904 shortening Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
Abstract
본 발명은 프린지 필드 구동 모드 액정 표시 장치를 개시한다. 개시된 본 발명은, 소정 거리를 두고 이격된 상,하부 기판; 상기 상,하부 기판사이에 개재되며, 수개의 액정 분자를 갖는 액정층; 하부 기판상에 단위 화소를 한정하도록 교자 배열된 게이트 버스 라인 및 데이타 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차부에 각각 배치된 박막 트랜지스터; 상기 하부 기판의 단위 화소에 각각 형성되며, 공통 신호가 계속적으로 인가되는 사각 플레이트 형상의 투명한 카운터 전극; 상기 박막 트랜지스터와 전기적으로 연결되어, 카운터 전극과 함께 프린지 필드를 형성하도록 카운터 전극 상부에 오버랩되며, 카운터 전극의 소정 부분을 노출시키기 위한 다수의 슬릿을 구비하는 화소 전극; 상기 하부 기판의 내측 표면 및 상부 기판의 내측 표면에 각각 형성되면서 소정 방향의 러빙축을 갖는 수평 배향막; 상기 하부 기판의 외측에 배치되며 상기 러빙축중 어느 하나와 평행하는 편광축을 갖는 편광자; 및 상기 상부 기판의 외측에 배치되며, 상기 편광축과 광학적으로 관련된 흡수축을 갖는 분해자를 포함하며, 상기 슬릿은 그 장축이 데이타 버스 라인과 평행하는 평행사변형 형태를 갖고, 상기 평행사변형 형태의 슬릿의 단축과 프린지 필드가 이루는 각은, 상기 러빙축과 프린지 필드의 투영선과 이루는 각보다 큰 각을 갖는 것을 특징으로 한다.The present invention discloses a fringe field drive mode liquid crystal display device. The present invention, the upper and lower substrates spaced at a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates and having several liquid crystal molecules; Gate bus lines and data bus lines arranged alternately to define a unit pixel on a lower substrate; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A transparent counter electrode formed in each unit pixel of the lower substrate and having a rectangular plate shape to which a common signal is continuously applied; A pixel electrode electrically connected to the thin film transistor and overlapping the counter electrode to form a fringe field together with a counter electrode, the pixel electrode having a plurality of slits for exposing a predetermined portion of the counter electrode; A horizontal alignment layer formed on an inner surface of the lower substrate and an inner surface of the upper substrate and having a rubbing axis in a predetermined direction; A polarizer disposed outside the lower substrate and having a polarization axis parallel to any one of the rubbing axes; And a decomposer disposed outside the upper substrate, the decomposer having an absorption axis optically associated with the polarization axis, wherein the slit has a parallelogram shape whose long axis is parallel to the data bus line, and a shortening of the slit of the parallelogram shape. The angle formed by the fringe field has an angle greater than the angle formed by the projection line of the rubbing axis and the fringe field.
Description
본 발명은 프린지 필드 구동 모드 액정 표시 장치에 관한 것으로, 보다 구체적으로는, 고속 응답 시간을 갖는 프린지 필드 구동 모드 액정 표시 장치에 관한 것이다.The present invention relates to a fringe field drive mode liquid crystal display device, and more particularly, to a fringe field drive mode liquid crystal display device having a high speed response time.
일반적으로 프린지 필드 구동 액정 표시 장치(Fringe field switching mode LCD: 이하, FFS-LCD)는 일반적인 IPS(in-plane switching) LCD의 낮은 개구율 및 투과율을 개선시키기 하여 제안된 것으로, 이에 대하여 대한민국 특허출원 제98-9243호로 출원되었다.In general, a fringe field switching mode LCD (FFS-LCD) is proposed to improve the low aperture ratio and transmittance of a general in-plane switching (IPS) LCD. 98-9243.
이러한 FFS-LCD는 소정 셀갭을 가지고 이격된 상하 기판, 상하 기판 사이에 개재된 액정 및 하부 기판의 내측면에 형성된 카운터 전극 및 화소 전극을 포함한다. 카운터 전극 및 화소 전극은 투명 전도체로 형성되고, 카운터 전극과 화소 전극과의 간격을 셀갭보다 좁다. 이에따라, 전극들 사이 및 전극 상부에 프린지 필드가 형성된다.The FFS-LCD includes a top and bottom substrate spaced apart from each other with a predetermined cell gap, a liquid crystal interposed between the top and bottom substrates, and a counter electrode and a pixel electrode formed on the inner side of the bottom substrate. The counter electrode and the pixel electrode are formed of a transparent conductor, and the distance between the counter electrode and the pixel electrode is smaller than the cell gap. Accordingly, a fringe field is formed between the electrodes and over the electrodes.
도 1은 FFS-LCD의 하부 기판 구조를 나타낸 평면도이다.1 is a plan view showing a lower substrate structure of an FFS-LCD.
도 1을 참조하여, 게이트 버스 라인(3) 및 데이터 버스 라인(7)은 하부 기판(1) 상부에 교차 배열되어, 단위 화소(Pix)가 한정된다. 박막 트랜지스터(TFT)는 게이트 버스 라인(3)과 데이터 버스 라인(7)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다. 카운터 전극(2)은 투명한 도전체로 형성되고, 단위 화소(pix)별로 각각 형성된다. 이때, 카운터 전극(2)은 사각 플레이트 형상으로 형성되거나, 빗 형태로 형성될수 있다. 공통 신호선(30)은 카운터 전극(2)에 지속적으로 공통 신호를 공급하기 위하여, 카운터 전극(2)과 콘택되도록 배치된다. 이때, 공통 신호선(30)은 신호 전달 특성이 우수한 금속막으로 형성되며, 일반적으로는 게이트 버스 라인용 금속막으로 형성된다. 아울러, 공통 신호선(30)은 게이트 버스 라인(3)과 평행하면서 카운터 전극(2)의 소정 부분과 콘택되는 제 1 부분(30a)과, 제 1 부분(30a)으로 부터 데이타 버스 라인(7)과 평행하게 연장되면서 카운터 전극(2)과 데이타 버스 라인(7) 사이에 각각 배치되는 제 2 부분(30b)을 포함한다. 화소 전극(9)은 카운터 전극(2)과 오버랩되도록, 단위 화소(pix)에 형성된다. 이때, 화소 전극(9)과 카운터 전극(2)은 전기적으로 절연되어 있다. 화소 전극(9)은 플레이트 형태로 형성되면서, 카운터 전극(2)을 노출시키는 직사각형 형태의 슬릿(9a)을 포함한다. 이때, 화소 전극(9)의 소정 부분은 박막 트랜지스터(TFT)와 콘택된다.Referring to FIG. 1, the gate bus line 3 and the data bus line 7 are cross-arranged on the lower substrate 1 to define a unit pixel Pix. In the thin film transistor TFT, the thin film transistor TFT is disposed near an intersection point of the gate bus line 3 and the data bus line 7. The counter electrode 2 is formed of a transparent conductor and is formed for each unit pixel pix. In this case, the counter electrode 2 may be formed in the shape of a square plate or in the form of a comb. The common signal line 30 is disposed in contact with the counter electrode 2 in order to continuously supply the common signal to the counter electrode 2. In this case, the common signal line 30 is formed of a metal film having excellent signal transmission characteristics, and is generally formed of a metal film for a gate bus line. In addition, the common signal line 30 includes a first portion 30a parallel to the gate bus line 3 and in contact with a predetermined portion of the counter electrode 2, and the data bus line 7 from the first portion 30a. And a second portion 30b extending in parallel with each other and disposed between the counter electrode 2 and the data bus line 7, respectively. The pixel electrode 9 is formed in the unit pixel pix so as to overlap with the counter electrode 2. At this time, the pixel electrode 9 and the counter electrode 2 are electrically insulated. The pixel electrode 9 is formed in a plate shape and includes a rectangular slit 9a exposing the counter electrode 2. In this case, a predetermined portion of the pixel electrode 9 is in contact with the thin film transistor TFT.
한편, 도면에는 도시되지 않았지만, 하부 기판(1)과 대향하는 상부 기판은 화소 전극(9)과 카운터 전극(2)과의 거리 보다 큰 폭으로 대향,대치된다. 수개의 액정 분자를 포함하는 액정층(도시되지 않음)은 상하부 기판 사이에 개재된다. 이때, 액정 분자는 유전율 이방성이 음인 물질을 사용한다. 또한, 하부 기판(1)의 내측 표면 및 상부 기판의 내측 표면에는 수평 배향막(도시되지 않음)이 형성된다. 이러한 수평 배향막들 각각은 서로 비병렬한 러빙축을 가지며, 이들 러빙축은 게이트 버스 라인과 소정 각도, 예를들어, 10 내지 50°를 이룬다. 하부 기판의 외측면에는 소정 방향으로의 편광축을 갖는 편광자(도시되지 않음)가 배치되고, 상부 기판의 외측면에는 편광축과 직교하는 흡수축을 갖는 분해자가 배치된다. 이때, 편광축은 러빙축과 서로 평행한다.On the other hand, although not shown in the figure, the upper substrate facing the lower substrate 1 is opposed and replaced with a width larger than the distance between the pixel electrode 9 and the counter electrode 2. A liquid crystal layer (not shown) containing several liquid crystal molecules is interposed between the upper and lower substrates. In this case, the liquid crystal molecule uses a material having negative dielectric anisotropy. In addition, horizontal alignment films (not shown) are formed on the inner surface of the lower substrate 1 and the inner surface of the upper substrate. Each of these horizontal alignment layers has a rubbing axis which is non-parallel to each other, and these rubbing axes form a predetermined angle, for example, 10 to 50 ° with the gate bus line. A polarizer (not shown) having a polarization axis in a predetermined direction is disposed on an outer surface of the lower substrate, and a decomposer having an absorption axis orthogonal to the polarization axis is disposed on an outer surface of the upper substrate. At this time, the polarization axes are parallel to the rubbing axis.
이러한 구성을 갖는 프린지 필드 구동 액정 표시 장치는 다음과 같이 동작한다. 카운터 전극(2)과 화소 전극(9) 사이에 소정의 전압차가 발생되면, 카운터 전극(2)과 화소 전극(9) 사이에 투영선이 게이트 버스 라인과 평행하는 프린지 필드가 형성된다. 이 프린지 필드는 카운터 전극(2) 및 화소 전극(9) 상부에 전역에 미치게 되어, 전극 상부에 있는 액정 분자들은 모두 동작시킨다. 이에따라, 고개구율 및 고투과율을 실현할 수 있다.A fringe field drive liquid crystal display device having such a configuration operates as follows. When a predetermined voltage difference is generated between the counter electrode 2 and the pixel electrode 9, a fringe field is formed between the counter electrode 2 and the pixel electrode 9 in which the projection line is parallel to the gate bus line. This fringe field extends across the counter electrode 2 and the pixel electrode 9 so that all of the liquid crystal molecules on the electrode are operated. Thereby, a high opening rate and a high transmittance can be realized.
종래의 FFS-LCD는 대부분의 영역에서 투영선이 게이트 버스 라인과 평행하는 프린지 필드가 발생되어 대부분의 액정 분자들이 동작된다. 하지만, 화소 전극(9)의 슬릿(9a)의 에지 부분(x)부분에서는 투영선이 게이트 버스 라인과 평행하는 프린지 필드와는 다른 방향을 취하는 변형 프린지 필드가 발생된다.In a conventional FFS-LCD, a fringe field is generated in which a projection line is parallel to a gate bus line in most areas, so that most liquid crystal molecules are operated. However, in the edge portion x of the slit 9a of the pixel electrode 9, a modified fringe field is generated in which the projection line takes a different direction from the fringe field in parallel with the gate bus line.
즉, 도 2를 참조하여 자세히 설명하면, 슬릿(9a)의 장축변에 부분에서는 장축변과 수직 즉, 게이트 버스 라인(3)과 평행인 정상 프린지 필드(F1)가 발생된다. 하지만, 슬릿(9a)의 에지 부분(x) 및 단축 부분에서는 화소 전극(9)으로 둘러싸여져 있으므로, 정상 프린지 필드(F1)와는 소정 각도 또는 수직을 이루는 변형 필드(F2)가 발생된다. 이러한 변형 필드(F2)의 발생으로, 에지 부분(x)에 있는 액정 분자(10b)는, 정상 프린지 필드(F1)에 영향을 받는 액정 분자들(10b)과 소정 각도를 이루도록 배열된다.That is, with reference to FIG. 2, a normal fringe field F1 is generated at the long axis side of the slit 9a perpendicular to the long axis side, that is, parallel to the gate bus line 3. However, since the edge portion x and the short axis portion of the slit 9a are surrounded by the pixel electrode 9, a deformation field F2 is formed at an angle or perpendicular to the normal fringe field F1. With this generation of the deformation field F2, the liquid crystal molecules 10b at the edge portion x are arranged to form a predetermined angle with the liquid crystal molecules 10b affected by the normal fringe field F1.
또한, 정상 프린지 필드(F1)에 영향을 받는 액정 분자(10b)들은 시계 방향으로 트위스트되지만, 변형 필드(F2)에 영향을 받는 액정 분자(10b)들은 반시계 방향으로 트위스트된다. 이에따라, 에지 부분(x)의 액정 분자들(10b)이 그 주변에서 시계 방향으로 트위스트하려는 액정 분자(10b)들의 움직임을 방해하여, 응답 시간을 저하시킨다. 여기서, 미설명 도면 부호 10a는 프린지 필드 인가전 액정 분자를 나타낸 것이고, 10b는 프린지 필드 인가후 액정 분자를 나타낸 것이다.Further, the liquid crystal molecules 10b affected by the normal fringe field F1 are twisted clockwise, while the liquid crystal molecules 10b affected by the deformation field F2 are twisted counterclockwise. Accordingly, the liquid crystal molecules 10b of the edge portion x interfere with the movement of the liquid crystal molecules 10b that are about to be twisted clockwise around the edge, thereby lowering the response time. Here, reference numeral 10a denotes liquid crystal molecules before fringe field application, and 10b denotes liquid crystal molecules after fringe field application.
따라서, 본 발명의 목적은 응답 특성을 개선할 수 있는 FFS-LCD를 제공하는 것이다.Accordingly, it is an object of the present invention to provide an FFS-LCD capable of improving response characteristics.
도 1은 종래 기술에 따른 프린지 필드 구동 모드 액정 표시 장치의 하부 기판 평면도.1 is a plan view of a lower substrate of a fringe field drive mode liquid crystal display according to the related art.
도 2는 종래 기술에 따른 프린지 필드 구동 모드 액정 표시 장치의 액정 분자 배열을 설명하기 위한 도면.2 is a view for explaining the arrangement of the liquid crystal molecules of the fringe field driving mode liquid crystal display device according to the prior art.
도 3은 본 발명에 따른 프린지 필드 구동 모드 액정 표시 장치의 하부 기판 평면도.3 is a plan view of a lower substrate of a fringe field driving mode liquid crystal display according to the present invention;
도 4는 본 발명에 따른 프린지 필드 구동 모드 액정 표시 장치의 액정 분자 배열을 설명하기 위한 도면.4 is a view for explaining the arrangement of the liquid crystal molecules of the fringe field drive mode liquid crystal display according to the present invention.
도 5는 본 발명의 다른 실시예에 따른 프린지 필드 구동 모드 액정 표시 장치의 하부 기판 평면도.5 is a plan view of a lower substrate of a fringe field driving mode liquid crystal display according to another exemplary embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
41 - 하부 기판 42 - 카운터 전극41-lower substrate 42-counter electrode
43 - 게이트 버스 라인 47 - 데이타 버스 라인43-Gate Bus Line 47-Data Bus Line
49, 59- 화소 전극 49a - 슬릿49, 59-pixel electrode 49a-slit
59a - 빗살 59b - 빗살 연결 부분59a-comb teeth 59b-comb connections
430 - 공통 신호선430-common signal line
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일실시예에 의하면, 소정 거리를 두고 이격된 상,하부 기판; 상기 상,하부 기판사이에 개재되며, 수개의 액정 분자를 갖는 액정층; 하부 기판상에 단위 화소를 한정하도록 교자 배열된 게이트 버스 라인 및 데이타 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차부에 각각 배치된 박막 트랜지스터; 상기 하부 기판의 단위 화소에 각각 형성되며, 공통 신호가 계속적으로 인가되는 사각 플레이트 형상의 투명한 카운터 전극; 상기 박막 트랜지스터와 전기적으로 연결되어, 카운터 전극과 함께 프린지 필드를 형성하도록 카운터 전극 상부에 오버랩되는 투명한 화소 전극; 상기 하부 기판의 내측 표면 및 상부 기판의 내측 표면에 각각 형성되면서 소정 방향의 러빙축을 갖는 수평 배향막; 상기 하부 기판의 외측에 배치되며 상기 러빙축중 어느 하나와 평행하는 편광축을 갖는 편광자; 및 상기 상부 기판의 외측에 배치되며, 상기 편광축과 광학적으로 관련된 흡수축을 갖는 분해자를 포함하며, 상기 화소 전극은 카운터 전극의 소정 부분을 노출시키기 위한 슬릿 또는 단축 부분중 어느 한 부분이 오픈된 슬릿을 다수개 포함하고, 상기 슬릿 또는 단축 부분 중 어느 한 부분이 오픈된 슬릿의 에지 부분은, 상기 러빙축과 프린지 필드의 투영선이 이루는 각보다 더 큰 각을 가지고 경사져있는 것을 특징으로 한다.In order to achieve the above object of the present invention, according to an embodiment of the present invention, the upper and lower substrates spaced at a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates and having several liquid crystal molecules; Gate bus lines and data bus lines arranged alternately to define a unit pixel on a lower substrate; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A transparent counter electrode formed in each unit pixel of the lower substrate and having a rectangular plate shape to which a common signal is continuously applied; A transparent pixel electrode electrically connected to the thin film transistor and overlapping the counter electrode to form a fringe field with the counter electrode; A horizontal alignment layer formed on an inner surface of the lower substrate and an inner surface of the upper substrate and having a rubbing axis in a predetermined direction; A polarizer disposed outside the lower substrate and having a polarization axis parallel to any one of the rubbing axes; And a decomposer disposed outside the upper substrate and having an absorption axis optically associated with the polarization axis, wherein the pixel electrode includes a slit in which any one of a slit or a short axis portion for exposing a predetermined portion of the counter electrode is opened. The edge portion of the slit including a plurality, wherein any one of the slit or the short axis portion is open, is inclined with an angle larger than the angle formed by the projection line of the rubbing axis and the fringe field.
또한 본 발명의 다른 실시예에 의하면, 소정 거리를 두고 이격된 상,하부 기판; 상기 상,하부 기판사이에 개재되며, 수개의 액정 분자를 갖는 액정층; 하부 기판상에 단위 화소를 한정하도록 교자 배열된 게이트 버스 라인 및 데이타 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차부에 각각 배치된 박막 트랜지스터; 상기 하부 기판의 단위 화소에 각각 형성되며, 공통 신호가 계속적으로 인가되는 사각 플레이트 형상의 투명한 카운터 전극; 상기 박막 트랜지스터와 전기적으로 연결되어, 카운터 전극과 함께 프린지 필드를 형성하도록 카운터 전극 상부에 오버랩되며, 카운터 전극의 소정 부분을 노출시키기 위한 다수의 슬릿을 구비하는 화소 전극; 상기 하부 기판의 내측 표면 및 상부 기판의 내측 표면에 각각 형성되면서 소정 방향의 러빙축을 갖는 수평 배향막; 상기 하부 기판의 외측에 배치되며 상기 러빙축중 어느 하나와 평행하는 편광축을 갖는 편광자; 및 상기 상부 기판의 외측에 배치되며, 상기 편광축과 광학적으로 관련된 흡수축을 갖는 분해자를 포함하며, 상기 슬릿은 그 장축이 데이타 버스 라인과 평행하는 평행사변형 형태를 갖고, 상기 평행사변형 형태의 슬릿의 단축과 프린지 필드가 이루는 각은, 상기 러빙축과 프린지 필드의 투영선과 이루는 각보다 큰 각을 갖는 것을 특징으로 한다.In addition, according to another embodiment of the present invention, the upper and lower substrate spaced apart a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates and having several liquid crystal molecules; Gate bus lines and data bus lines arranged alternately to define a unit pixel on a lower substrate; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A transparent counter electrode formed in each unit pixel of the lower substrate and having a rectangular plate shape to which a common signal is continuously applied; A pixel electrode electrically connected to the thin film transistor and overlapping the counter electrode to form a fringe field together with a counter electrode, the pixel electrode having a plurality of slits for exposing a predetermined portion of the counter electrode; A horizontal alignment layer formed on an inner surface of the lower substrate and an inner surface of the upper substrate and having a rubbing axis in a predetermined direction; A polarizer disposed outside the lower substrate and having a polarization axis parallel to any one of the rubbing axes; And a decomposer disposed outside the upper substrate, the decomposer having an absorption axis optically associated with the polarization axis, wherein the slit has a parallelogram shape whose long axis is parallel to the data bus line, and a shortening of the slit of the parallelogram shape. The angle formed by the fringe field has an angle greater than the angle formed by the projection line of the rubbing axis and the fringe field.
또한, 본 발명의 또 다른 실시예에 의하면, 소정 거리를 두고 이격된 상,하부 기판; 상기 상,하부 기판사이에 개재되며, 수개의 액정 분자를 갖는 액정층; 하부 기판상에 단위 화소를 한정하도록 교자 배열된 게이트 버스 라인 및 데이타 버스 라인; 상기 게이트 버스 라인과 데이타 버스 라인의 교차부에 각각 배치된 박막 트랜지스터; 상기 하부 기판의 단위 화소에 각각 형성되며, 공통 신호가 계속적으로 인가되는 사각 플레이트 형상의 투명한 카운터 전극; 상기 박막 트랜지스터와 전기적으로 연결되어, 카운터 전극과 함께 프린지 필드를 형성하도록 카운터 전극 상부에 오버랩되며, 데이타 버스 라인과 평행하는 수개의 빗살부와 빗살부간을 연결하는 부분을 갖는 화소 전극; 상기 하부 기판의 내측 표면 및 상부 기판의 내측 표면에 각각 형성되면서 소정 방향의 러빙축을 갖는 수평 배향막; 상기 하부 기판의 외측에 배치되며 상기 러빙축중 어느 하나와 평행하는 편광축을 갖는 편광자; 및 상기 상부 기판의 외측에 배치되며, 상기 편광축과 광학적으로 관련된 흡수축을 갖는 분해자를 포함하며, 상기 화소 전극의 빗살부와 빗살부간을 연결하는 부분은 각각 동일한 방향으로 경사져있으며, 상기 빗살부와 빗살부간을 연결하는 부분의 경사각은 상기 러빙축과 프린지 필드의 투영선과 이루는 각보다 큰 각을 갖는 것을 특징으로 한다.In addition, according to another embodiment of the present invention, the upper and lower substrate spaced apart a predetermined distance; A liquid crystal layer interposed between the upper and lower substrates and having several liquid crystal molecules; Gate bus lines and data bus lines arranged alternately to define a unit pixel on a lower substrate; A thin film transistor disposed at an intersection of the gate bus line and the data bus line; A transparent counter electrode formed in each unit pixel of the lower substrate and having a rectangular plate shape to which a common signal is continuously applied; A pixel electrode electrically connected to the thin film transistor, the pixel electrode overlapping an upper portion of the counter electrode to form a fringe field together with a counter electrode, and having a portion connecting several comb teeth and parallel to the data bus line; A horizontal alignment layer formed on an inner surface of the lower substrate and an inner surface of the upper substrate and having a rubbing axis in a predetermined direction; A polarizer disposed outside the lower substrate and having a polarization axis parallel to any one of the rubbing axes; And a decomposer disposed outside the upper substrate and having an absorption axis optically associated with the polarization axis, wherein portions connecting the comb portion and the comb portion of the pixel electrode are inclined in the same direction, respectively. The inclination angle of the portion connecting the sub-interval has an angle greater than the angle formed with the projection line of the rubbing axis and the fringe field.
본 발명에 의하면, 화소 전극을 슬릿형 또는 빗살형으로 형성할때, 화소 전극의 에지 부분을 소정의 경사를 갖도록 형성한다. 이에따라, 프린지 필드 인가시, 에지 부분에 변형된 프린지 필드가 발생되더라도, 에지 부분에 있는 액정 분자들이정상 프린지 필드에 의하여 움직이는 액정 분자와 동일한 방향으로 움직이게 되어, 응답 속도가 크게 개선된다. 아울러, 에지 부분의 액정 분자들은 주변에 있는 액정 분자들의 동작에 영향을 미치지 않으므로, 에지 주변 부분의 화질 특성도 개선시킬 수 있다.According to the present invention, when the pixel electrode is formed in a slit type or a comb tooth shape, an edge portion of the pixel electrode is formed to have a predetermined inclination. Accordingly, when the fringe field is applied, even if a modified fringe field is generated at the edge portion, the liquid crystal molecules at the edge portion move in the same direction as the liquid crystal molecules moving by the normal fringe field, thereby greatly improving the response speed. In addition, since the liquid crystal molecules of the edge portion do not affect the operation of the liquid crystal molecules in the periphery, the image quality characteristics of the edge peripheral portion may also be improved.
(실시예)(Example)
이하, 첨부한 도면에 의거하여, 본 발명의 바람직한 실시예를 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, based on attached drawing, preferable embodiment of this invention is described.
첨부한 도면 도 3은 본 발명에 따른 FFS-LCD의 하부 기판 평면도이고, 도 4는 본 발명에 따른 FFS-LCD의 액정 분자 배열을 설명하기 위한 도면이다. 또한, 도 5는 본 발명의 다른 실시예에 따른 FFS-LCD의 하부 기판 평면도이다.Figure 3 is a plan view of the lower substrate of the FFS-LCD according to the present invention, Figure 4 is a view for explaining the arrangement of the liquid crystal molecules of the FFS-LCD according to the present invention. 5 is a plan view of a lower substrate of an FFS-LCD according to another embodiment of the present invention.
도 3을 참조하여, 게이트 버스 라인(43) 및 데이터 버스 라인(47)은 하부 기판(41) 상부에 교차 배열되어, 단위 화소(Pix)가 한정된다. 이때, 게이트 버스 라인(43)은 도면의 x축 방향으로 연장되고, 데이타 버스 라인(47)은 게이트 버스 라인(43)과 실질적으로 수직인 y축 방향으로 연장된다. 박막 트랜지스터(TFT)는 게이트 버스 라인(43)과 데이터 버스 라인(47)의 교차점 부근에는 박막 트랜지스터(TFT)가 배치된다.Referring to FIG. 3, the gate bus line 43 and the data bus line 47 are intersected on the lower substrate 41 to define the unit pixel Pix. In this case, the gate bus line 43 extends in the x-axis direction of the drawing, and the data bus line 47 extends in the y-axis direction substantially perpendicular to the gate bus line 43. In the thin film transistor TFT, the thin film transistor TFT is disposed near an intersection point of the gate bus line 43 and the data bus line 47.
카운터 전극(42)은 투명한 도전체로 형성되고, 단위 화소(pix)별로 각각 형성된다. 이때, 카운터 전극(42)은 사각 플레이트 형상으로 형성되거나, 빗 형태로 형성될수 있다. 본 실시예에서 카운터 전극(42)은 사각의 플레이트 형상으로 형성된다. 공통 신호선(430)은 카운터 전극(42)에 지속적으로 공통 신호를 공급하기 위하여, 카운터 전극(42)과 소정 부분 콘택되도록 배치된다. 이때, 공통 신호선(430)은 신호 전달 특성이 우수한 금속막으로 형성되며, 일반적으로는 게이트 버스 라인용 금속막으로 형성된다. 아울러, 공통 신호선(430)은 게이트 버스 라인(43)과 평행하면서 카운터 전극(42)의 소정 부분과 콘택되는 제 1 부분(430a)과, 제 1 부분(430a)으로 부터 데이타 버스 라인(47)과 평행하게 연장되면서 카운터 전극(42)과 데이타 버스 라인(47) 사이에 각각 배치되어 광 누설을 방지하는 제 2 부분(430b)을 포함한다.The counter electrode 42 is formed of a transparent conductor and is formed for each unit pixel pix. In this case, the counter electrode 42 may be formed in the shape of a square plate or in the form of a comb. In this embodiment, the counter electrode 42 is formed in a square plate shape. The common signal line 430 is disposed to be in contact with the counter electrode 42 at a predetermined portion in order to continuously supply the common signal to the counter electrode 42. In this case, the common signal line 430 is formed of a metal film having excellent signal transmission characteristics, and is generally formed of a metal film for a gate bus line. In addition, the common signal line 430 may be parallel to the gate bus line 43 and may include a first portion 430a contacting a predetermined portion of the counter electrode 42, and a data bus line 47 from the first portion 430a. And a second portion 430b extending between the counter electrodes 42 and the data bus lines 47 to prevent light leakage.
화소 전극(49)은 카운터 전극(42)과 오버랩되도록, 단위 화소(pix)에 형성된다. 이때, 화소 전극(49)과 카운터 전극(42)은 전기적으로 절연되어 있고, 바람직하게는 화소 전극(49)과 카운터 전극(42) 사이에 게이트 절연막(도시되지 않음)이 개재된다. 본 실시예의 화소 전극(49)은 플레이트 형태로 형성되면서, 카운터 전극(42)의 소정 부분이 노출되도록 수개의 슬릿(49a)을 포함한다. 또한, 슬릿(49a)은 프린지 필드 발생시, 액정 분자들이 단일 방향으로 트위스트되도록 하기 위하여, 평행사변형 형태로 형성된다. 슬릿(49a)의 장축은 데이타 버스 라인(47)과 평행하게 배치되고, 단축은 게이트 버스 라인(47)과 소정 각도를 이루도록 배치된다. 이때, 슬릿(49a)의 단축과 게이트 버스 라인(43) 즉, x축과 이루는 각은 2 내지 80° 바람직하게는, 30 내지 65°임이 바람직하다. 즉, 본 발명에서의 화소 전극(9)은, 슬릿(49a)에 의하여 분리된 화소 전극(9) 부분간을 연결시키는 부위, 즉, 화소 전극(9)의 에지 부분을 경사지도록 하여, 필드 인가시 액정 분자들이 단일 방향으로 트위스트되도록 하는 것이다. 아울러, 슬릿(49a)은 각각 등간격으로 이격, 배치되며, 화소 전극(49)은 박막 트랜지스터(TFT)와 소정 부분 콘택되어, 게이트 버스 라인(43) 선택시, 디스플레이 신호를 인가받는다. 여기서, 화소 전극(49) 및 화소 전극(49)에 의하여 노출되는 카운터 전극(42)의 간격은 화소 전극(49)와 카운터 전극(42) 사이에 프린지 필드가 형성될 수 있도록 상하부 기판간의 셀갭보다 좁아야한다. 아울러, 카운터 전극(42) 및 화소 전극(49)은 투명 도전체로 형성되어야 하고, 화소 전극(49)에 의하여 노출되는 카운터 전극(42) 및 화소 전극(49)의 선폭은 프린지 필드에 의하여 전극 상부에 있는 액정 분자들이 대부분 구동될 만큼이어야 한다.The pixel electrode 49 is formed in the unit pixel pix so as to overlap with the counter electrode 42. At this time, the pixel electrode 49 and the counter electrode 42 are electrically insulated, and preferably, a gate insulating film (not shown) is interposed between the pixel electrode 49 and the counter electrode 42. The pixel electrode 49 of this embodiment is formed in a plate shape and includes several slits 49a so that a predetermined portion of the counter electrode 42 is exposed. In addition, the slit 49a is formed in a parallelogram shape so that the liquid crystal molecules are twisted in a single direction when the fringe field is generated. The major axis of the slit 49a is arranged in parallel with the data bus line 47, and the minor axis is arranged to form a predetermined angle with the gate bus line 47. At this time, the angle between the short axis of the slit 49a and the gate bus line 43, that is, the x-axis is preferably 2 to 80 °, and preferably 30 to 65 °. That is, the pixel electrode 9 according to the present invention is applied to the field by inclining the portion connecting the portions of the pixel electrode 9 separated by the slit 49a, that is, the edge portion of the pixel electrode 9. The liquid crystal molecules are twisted in a single direction. In addition, the slits 49a are spaced at equal intervals, respectively, and the pixel electrode 49 contacts the thin film transistor TFT with a predetermined portion to receive a display signal when the gate bus line 43 is selected. Here, the gap between the pixel electrode 49 and the counter electrode 42 exposed by the pixel electrode 49 is larger than the cell gap between the upper and lower substrates so that a fringe field can be formed between the pixel electrode 49 and the counter electrode 42. Should be narrow In addition, the counter electrode 42 and the pixel electrode 49 should be formed of a transparent conductor, and the line widths of the counter electrode 42 and the pixel electrode 49 exposed by the pixel electrode 49 may be formed by the fringe field. The liquid crystal molecules at most should be large enough to be driven.
한편, 도면에는 도시되지 않았지만, 하부 기판(41)과 대향하는 상부 기판이 대향, 대치된다. 수개의 액정 분자를 포함하는 액정층(도시되지 않음)은 상하부 기판 사이에 개재된다. 이때, 액정 분자는 유전율 이방성이 음 또는 양인 물질을 모두 사용할 수 있으며, 본 실시예에서는 유전율 이방성이 음인 물질을 사용한다.On the other hand, although not shown in the figure, the upper substrate facing the lower substrate 41 is opposed and replaced. A liquid crystal layer (not shown) containing several liquid crystal molecules is interposed between the upper and lower substrates. In this case, the liquid crystal molecules may use any material having negative or positive dielectric anisotropy, and in this embodiment, a material having negative dielectric anisotropy is used.
또한, 하부 기판(41)의 내측 표면 및 상부 기판(도시되지 않음)의 내측 표면에는 수평 배향막(도시되지 않음)이 형성된다. 이러한 수평 배향막들 각각은 서로 비병렬한 러빙축을 가지며, 이들 러빙축(R)과 게이트 버스 라인(43, 이후 프린지 필드의 투영선: x축)과 이루는 각은 슬릿(49a)의 단축과 게이트 버스 라인(43, 이후 프린지 필드의 투영선: x축)이 이루는 각보다 작은 각으로, 예를들어, 1 내지 30°를 이룬다. 한편, 하부 기판(41)의 외측면에는 편광축(P)을 갖는 편광자(도시되지 않음)가 배치되고, 상부 기판의 외측면에는 편광축(P)과 직교하는 흡수축을 갖는 분해자가 배치된다. 이때, 편광축(P)은 러빙축(R)과 서로 평행한다.In addition, horizontal alignment films (not shown) are formed on the inner surface of the lower substrate 41 and the inner surface of the upper substrate (not shown). Each of the horizontal alignment layers has a rubbing axis that is not parallel to each other, and the angle formed between the rubbing axis R and the gate bus line 43 (the projection line of the fringe field: the x axis) is the short axis of the slit 49a and the gate bus line. An angle smaller than the angle formed by (43, the projection line of the fringe field: the x-axis), for example, forms 1 to 30 degrees. On the other hand, a polarizer (not shown) having a polarization axis P is disposed on the outer surface of the lower substrate 41, and a decomposer having an absorption axis orthogonal to the polarization axis P is disposed on the outer surface of the upper substrate. At this time, the polarization axis P is parallel to the rubbing axis R.
이러한 구성을 갖는 프린지 필드 구동 액정 표시 장치는 다음과 같이 동작한다.A fringe field drive liquid crystal display device having such a configuration operates as follows.
도 3 및 도 4를 참조하여, 카운터 전극(42) 및 화소 전극(29) 사이에 전압차가 발생되지 않으면, 액정 분자(55a)들은 배향막의 러빙축과 장축이 평행하게 배치된다.3 and 4, when no voltage difference is generated between the counter electrode 42 and the pixel electrode 29, the liquid crystal molecules 55a are arranged in parallel with the rubbing axis and the long axis of the alignment layer.
그후, 카운터 전극(42)과 화소 전극(49) 사이에 소정의 전압차가 발생되면, 카운터 전극(42)과 화소 전극(49) 사이에 프린지 필드가 형성된다. 이때, 슬릿(49a)의 장축 부분에서는 x축과 평행한 정상 프린지 필드(f1)가 발생되고, 슬릿(49a)의 단축 부분에서는 정상 프린지 필드(f1)와는 소정 각도를 이루는 변형 프린지 필드(f2)가 발생된다. 이에따라, 프린지 필드(f1)의 영향권에 있는 액정 분자들(55b)은 프린지 필드(f1)와 단축이 평행하도록 시계 방향으로 트위스트된다. 이때, 슬릿(49a)의 단축 부분에서는, 비록 변형 프린지 필드(f2)가 정상 프린지 필드(f1)와 소정 각도를 이루기는 하지만, 슬릿(49a)의 단축과 정상 프린지 필드(f1)의 투영선이 이루는 각(θ)이 러빙축(R)과 프린지 필드의 투영선(x축)과 이루는 각(ψ)보다 크므로, 변형 프린지 필드(f2)가 발생되는 에지 부분(x)의 액정 분자(55b)도 시계 방향으로 트위스트된다. 이에따라, 에지 부분 즉, 슬릿(49a)의 단축 부분에 있는 액정 분자(15b)들이, 정상 프린지 필드(f1)에 의하여 움직이는 액정 분자(55b)의 움직임을 방해하지 않고, 그들과 동일한 방향으로 트위스트된다. 따라서, 응답 시간이 개선된다.Thereafter, when a predetermined voltage difference is generated between the counter electrode 42 and the pixel electrode 49, a fringe field is formed between the counter electrode 42 and the pixel electrode 49. At this time, the normal fringe field f1 parallel to the x-axis is generated in the long axis portion of the slit 49a, and the modified fringe field f2 forms a predetermined angle with the normal fringe field f1 in the short axis portion of the slit 49a. Is generated. Accordingly, the liquid crystal molecules 55b in the influence zone of the fringe field f1 are twisted clockwise so that the short axis is parallel to the fringe field f1. At this time, in the short axis portion of the slit 49a, although the modified fringe field f2 forms a predetermined angle with the normal fringe field f1, the projection line of the short axis of the slit 49a and the normal fringe field f1 is formed. Since the angle θ is larger than the angle ψ formed between the rubbing axis R and the projection line (x-axis) of the fringe field, the liquid crystal molecules 55b of the edge portion x where the modified fringe field f2 is generated are also included. Twist clockwise. Accordingly, the liquid crystal molecules 15b at the edge portion, i.e., the short axis portion of the slit 49a, are twisted in the same direction as those without disturbing the movement of the liquid crystal molecules 55b moved by the normal fringe field f1. . Thus, response time is improved.
또한, 도 5에 도시된 바와 같이, 화소 전극(59)을 빗살(59a) 형태로 형성하면서, 빗살(59a)들을 연결하는 부분(59b)을 동일한 방향으로 경사지도록 하여도,상술한 일실시예와 동일한 효과를 발휘한다. 아울러, 경사각(θ)은 상술한 실시예와 마찬가지로, 러빙축과 프린지 필드가 이루는 각(ψ)보다는 크게, 약 30 내지 65°를 갖는다.In addition, as shown in FIG. 5, the pixel electrode 59 is formed in the shape of the comb teeth 59a while the portions 59b connecting the comb teeth 59a are inclined in the same direction. Has the same effect as In addition, the inclination angle θ is about 30 to 65 ° larger than the angle ψ formed between the rubbing axis and the fringe field, as in the above-described embodiment.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 화소 전극을 슬릿형 또는 빗살형으로 형성할때, 화소 전극의 에지 부분을 소정의 경사를 갖도록 형성한다. 이에따라, 프린지 필드 인가시, 에지 부분에 변형된 프린지 필드가 발생되더라도, 에지 부분에 있는 액정 분자들이 정상 프린지 필드에 의하여 움직이는 액정 분자와 동일한 방향으로 움직이게 되어, 응답 속도가 크게 개선된다. 아울러, 에지 부분의 액정 분자들은 주변에 있는 액정 분자들의 동작에 영향을 미치지 않으므로, 에지 주변 부분의 화질 특성도 개선시킬 수 있다.As described in detail above, according to the present invention, when the pixel electrode is formed in a slit type or a comb tooth shape, an edge portion of the pixel electrode is formed to have a predetermined slope. Accordingly, when the fringe field is applied, even if a modified fringe field is generated at the edge portion, the liquid crystal molecules at the edge portion move in the same direction as the liquid crystal molecules moving by the normal fringe field, so that the response speed is greatly improved. In addition, since the liquid crystal molecules of the edge portion do not affect the operation of the liquid crystal molecules in the periphery, the image quality characteristics of the edge peripheral portion may also be improved.
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000030094A KR100653469B1 (en) | 2000-06-01 | 2000-06-01 | Fringe field switching mode lcd having high response time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000030094A KR100653469B1 (en) | 2000-06-01 | 2000-06-01 | Fringe field switching mode lcd having high response time |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010108996A true KR20010108996A (en) | 2001-12-08 |
| KR100653469B1 KR100653469B1 (en) | 2006-12-04 |
Family
ID=41755667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000030094A KR100653469B1 (en) | 2000-06-01 | 2000-06-01 | Fringe field switching mode lcd having high response time |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100653469B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494706B1 (en) * | 2002-03-09 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | Fringe field switching vertical align mode liquid crystal display |
| KR20080028300A (en) * | 2006-09-26 | 2008-03-31 | 엡슨 이미징 디바이스 가부시키가이샤 | Liquid crystal device, method for manufacturing the same, and electronic apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102109678B1 (en) * | 2013-09-24 | 2020-05-13 | 삼성디스플레이 주식회사 | Liquid crystal display |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2973934B2 (en) * | 1996-07-11 | 1999-11-08 | 日本電気株式会社 | Liquid crystal display device and electronic equipment equipped with liquid crystal display device |
| KR100257976B1 (en) * | 1997-07-22 | 2000-06-01 | 구본준, 론 위라하디락사 | An in-plane switching mode liquid crystal display device |
| JPH11337969A (en) * | 1998-05-25 | 1999-12-10 | Hitachi Ltd | Liquid crystal display device |
| KR100293811B1 (en) * | 1998-05-29 | 2001-10-26 | 박종섭 | Ips mode liquid crystal display device |
-
2000
- 2000-06-01 KR KR1020000030094A patent/KR100653469B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494706B1 (en) * | 2002-03-09 | 2005-06-13 | 비오이 하이디스 테크놀로지 주식회사 | Fringe field switching vertical align mode liquid crystal display |
| KR20080028300A (en) * | 2006-09-26 | 2008-03-31 | 엡슨 이미징 디바이스 가부시키가이샤 | Liquid crystal device, method for manufacturing the same, and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100653469B1 (en) | 2006-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4002105B2 (en) | Liquid crystal display | |
| JP4600463B2 (en) | Liquid crystal display | |
| US20080024688A1 (en) | LCD device having a control electrode | |
| JP4449958B2 (en) | FFS liquid crystal display panel | |
| JP2006106658A (en) | Mask and method for manufacturing display plate for liquid crystal display apparatus using the same | |
| KR100430804B1 (en) | Liquid Crystal Display Device having improved Aperture Ratio | |
| US20080002078A1 (en) | In-plane switching active matrix liquid crystal display apparatus | |
| KR100336900B1 (en) | High Opening and High Transmittance Liquid Crystal Display | |
| KR20040077017A (en) | liquid crystal display | |
| KR100453361B1 (en) | Apparatus for In-Plane Switching Liquid Crystal Display | |
| KR100448045B1 (en) | Fringe field swiching mode lcd | |
| KR20020080860A (en) | Fringe field switching mode lcd | |
| JP4609483B2 (en) | Liquid crystal display device | |
| KR100653469B1 (en) | Fringe field switching mode lcd having high response time | |
| JP4026870B2 (en) | Manufacturing method of liquid crystal display device | |
| KR20060018401A (en) | Multi-domain liquid crystal display | |
| KR20040062205A (en) | liquid crystal display device and manufacturing method of the same | |
| JP2002131781A (en) | Active matrix type liquid crystal display device | |
| KR100827460B1 (en) | Fringe field switching mode lcd | |
| KR100446380B1 (en) | Apparatus for thin film transistor liquid crystal display | |
| KR100648212B1 (en) | Fringe field switching lcd | |
| KR100668137B1 (en) | Fringe field switching mode lcd | |
| KR0158649B1 (en) | Liquid crystal display device of in-plane switching mode | |
| KR20040022287A (en) | Horizontal electric field mode liquid crystal display device | |
| KR19980028453A (en) | Flat Drive Liquid Crystal Display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 12 |