KR20010108724A - 반도체 장치의 패턴 형성방법 - Google Patents

반도체 장치의 패턴 형성방법 Download PDF

Info

Publication number
KR20010108724A
KR20010108724A KR1020000029548A KR20000029548A KR20010108724A KR 20010108724 A KR20010108724 A KR 20010108724A KR 1020000029548 A KR1020000029548 A KR 1020000029548A KR 20000029548 A KR20000029548 A KR 20000029548A KR 20010108724 A KR20010108724 A KR 20010108724A
Authority
KR
South Korea
Prior art keywords
pattern
resist
semiconductor device
etched layer
forming
Prior art date
Application number
KR1020000029548A
Other languages
English (en)
Other versions
KR100383636B1 (ko
Inventor
이대엽
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2000-0029548A priority Critical patent/KR100383636B1/ko
Priority to BE2001/0355A priority patent/BE1014248A3/fr
Priority to US09/867,457 priority patent/US20020001975A1/en
Publication of KR20010108724A publication Critical patent/KR20010108724A/ko
Application granted granted Critical
Publication of KR100383636B1 publication Critical patent/KR100383636B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

고가의 장비로의 교체 또는 업그레이드 없이 고해상도의 패턴을 형성하는데 적당한 반도체 장치의 패턴 형성방법에 관한 것으로, 반도체 기판에 제 1 피식각층과 레지스트를 차례로 형성하는 단계와, 상기 레지스트 막의 표면의 일정두께를 알칼리 불용해성 상태로 형성하여 제 2 피식각층을 형성하는 단계와, 상기 제 2 피식각층을 선택적으로 패터닝하여 제 2 피식각층 패턴을 형성하는 단계와, 상기 패터닝된 제 2 피식각층에 산소 플라즈마 공정을 진행하여 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 마스크로 이용하여 상기 제 1 피식각층을 선택적으로 식각 제거하여 미세 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

Description

반도체 장치의 패턴 형성방법{METHOD FOR FORMING PATTERN IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히 고해상도의 패턴 형성에 적당한 반도체 장치의 패턴 형성방법에 관한 것이다.
반도체 소자의 고집적화, 고성능화가 거듭되면서 DRAM 소자의 경우 칩내에 1기가비트(Giga Bit)의 정보를 기억시킬 수 있는 1G DRAM의 시대가 예고되고 있다. 이 1G DRAM 소자내의 단위 정보를 기억시키는 단위 셀은 크기가 0.3㎛2내외가 되며 이를 실현시키기 위해 극한적인 패턴형성 기술과 관련된 제반 기술이 요구된다.
따라서, 리소그라피 공정에 있어서도 새로운 레지스트 재료의 개발이 필수적 과제가 되고 있다.
특히, 256M DRAM을 지나 1G 급으로 집적도가 증가하면서 광파장 영역이 DUV(Deep UV;248nm)에서 ArF(193nm) 영역으로 전이됨에 따라 새로운 노광원인 ArF 엑시머 레이저가 등장하게 되었다. 따라서 지금까지의 248nm 영역에서보다 단파장의 영역에서 사용될 수 있는 새로운 레지스트의 개발이 절실히 요구되고 있는 실정이다.
일반적으로 ArF용 레지스트가 갖추어야 할 조건을 보면 첫째로는 193nm의 영역에서 투명한 재료여야 하며, 둘째로는 식각 공정에 대한 내성을 지녀야 하고 셋째로 내열성이 좋아야 하며, 넷째로는 접착 특성이 우수하여야 한다.
또한, 노광용 파장이 더욱 단파장화하면서 새로운 리소그래피 기술이 도입되고 있는데, 이를 위하여 고감광도(sensitivity), 고해상도(resolution)의 화학증폭형 레지스트가 도입되었다. 화학증폭형 레지스트는 노광에 의해 생성된 H+(proton)를 촉매로 이용하는 것으로서, H+의 확산 및 분해 반응이 연쇄적으로 일어나 고투명도를 유지하면서 패턴을 형성할 수 있는 재료이다.
한편, 사진공정에 의해 형성되는 감광막패턴을 반도체 장치의 제조공정 중에서 식각 또는 이온주입 공정 등의 마스크 등으로 매우 폭넓게 사용되고 있다. 따라서 감광막패턴의 미세 패턴화, 공정 진행시의 안정성, 공정완료후의 깨끗한 제거 그리고 잘못 형성된 감광막패턴을 제거하고 다시 형성하는 재작업의 용이함 등이 필요하게 되었다.
일반적으로 사진(photo) 공정은 감광제 및 레진(resin) 등이 솔벤트에 일정비율로 용해된 감광액을 스핀도포 방법으로 반도체 기판상에 균일하게 도포한 후, 저온에서 일차로 소프트 베이킹(soft baking)을 실시한다. 상기 소프트 베이킹 실시후 패턴 마스크를 통하여 빛을 선택적으로 조사하여 감광액의 패턴을 형성할 부분들을 경화시킨 후, 고온에서 포스트 익스포셜 베이킹(post exposure baking : PEB)을실시한다.그다음테트라메틸암모니움하이드록사이드(tetramethlammoniumhydroxide : TMAH)를 주원료로 하는 약알칼리 현상액을 사용하여 상기 감광액의 경화되지 않는 부분들을 제거하여 감광막 패턴을 형성한다.
그러나 상기와 같은 습식공정(wet process)에 의한 사진공정은 반도체 장치의 고집적화에 따라 감광막패턴의 서브 마이크로(sub-micro)화 되어 감광막패턴이 쓰러지는 등의 한계가 있으므로 감광액의 상부에 선택적으로 Si, Ge등을 포함하는 상부층을 형성한다. 이때, 상기 상부층은 비교적 단단하여 감광막패턴이 무너지는 것을 방지한다. 그 다음 상기 상부층이 형성되어 있지 않은 감광액을 산소 플라즈마로 에칭(etching)하여 감광막패턴을 형성하는 티 에스 아이(top surface imaging : TSI) 공정이 연구 실행되고 있다. 상기 TSI 공정중 상부층을 Si를 포함하는 층으로 형성하면 상기 TSI 공정을 디자이어(diffusion enhanced silylated resist :DESIRE) 공정이라 한다.
이하, 첨부된 도면을 참조하여 종래의 반도체 장치의 패턴 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 장치의 패턴 형성방법을 나타낸 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이 반도체 기판(도면에 도시하지 않았음)상에 패턴을 형성하고자 하는 하부층(2)을 형성하고, 상기 하부층(2)상에 스핀 도포방법으로 감광액을 도포 하여 소정의 두께의 포토레지스트(3)를 형성한다. 이때, 상기 포토레지스트(3)는 레진 및 감광제등을 솔벤트에 용해시킨 것이다.
이어, 상기 포토레지스트(3)가 형성된 반도체 기판을 저온에서 소프트 베이킹 공정을 실시한 후, 상기 포토레지스트(3)상에 248nm의 자외선 단파장을 갖는 엑시머 레이저를 광원으로 하여 선택적으로 노광한다.
이어서, 도 1b에 도시한 바와 같이 상기 포토레지스트(3)를 Si를 포함하는 유기금속물질에 노출시켜 포토레지스트(3)내의 수산기(OH)의 H가 Si로 대치되는 실리레이션(silylation)을 실시한다. 이때, 상기 포토레지스트(3)는 빛을 받는 부분과 받지 않은 부분의 염기성 현상액에 의한 용해도차에 의해 패턴이 형성되고, 실릴레이션 반응이 일어난 포토레지스트는 O2플라즈마 내성을 갖는 Si을 포함하는 상부층(4)이 형성된다.
이어, 상기 구조의 반도체 기판을 고온에서 PEB를 실시한 후, 상기 상부층(4)을 마스크로 Si이 포함되지 않은 부분을 산소플라즈마로 선택적으로 에칭하여 포토레지스트 패턴(3a)을 형성한다.
이어서, 도 1c에 도시한 바와 같이 상기 포토레지스트 패턴(3a)을 마스크로 식각 또는 이온주입 등의 공정을 실시한 후, 상기 포토레지스트 패턴(3a)을 제거한다. 이때 상기 포토레지스트 패턴(3a)의 제거는 산소 플라즈마로 에칭 하거나 유기용매 또는 유기산용매를 사용한다. 상기 유기용매는 또는 유기산용매는 금속층등의 특정 층이 손상되어 사용하기 어렵고, 또한 산소 플라즈마로 에칭 되는 경우에는 포토레지스트 패턴(3a) 이외의 부분이 손상되고 더욱이 포토레지스트 패턴(3a)상에 형성되는 상부층(4)인 SiO층이 완전히 제거되지 않아 부산물(5)이 남는다.
또한, 도면에는 도시하지 않았지만 고집적 소자를 만들기 위해서는 임계치수(critical dimension : CD)가 작아져야 하는데 이를 실현하기 위해서는 장비를 향상시켜야 하므로 비용이 증가된다.
한편, 패턴의 해상도를 향상시키기 위해 위상 편이 마스크(Phase Shift Mask : PSM) 및 레지스트 플로우(PR flow) 공정을 실시하고 있지만 이는 고해상도의 한계를 극복하지 못하거나 추가 공정의 필요성 그리고 일부 층에만 적용된다.
따라서, 상기와 같은 종래의 반도체 장치의 패턴 형성방법에 있어서는 다음과 같은 문제점이 있었다.
종래의 TSI 공정을 이용한 반도체 장치의 제조방법은 소정의 미세 패턴을 형성한 후, 또는 잘못 형성된 포토레지스트 패턴을 제거하고자 할 때 상기 포토레지스트 패턴의 상부에 Si, Ge등을 포함하는 상부층이 효과적으로 제거되지 않아 부산물이 남게되며, 상기 부산물을 완전히 제거하기 위하여 산소 플라즈마의 출력을 높이거나 유기용매 또는 유기산 용매로 과식각을 하게된다. 이때 반도체 기판의 표면이나 금속층등 다른 층이 식각되어 반도체 장치의 신뢰성을 감소시킨다.
또한, 임계치수를 줄이기 위해 비용상승 없이 공정 개선을 통한 해상도를 향상시키는 PSM(Phase Shift Mask) 및 레지스트 플로우(PR flow) 방법을 이용하였지만 고해상도 한계를 극복하지 못하거나 추가 공정이 필요하므로 공정이 복잡하다. 그리고 일부 층(layer)에만 적용되는 문제점이 발생하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 고가의 장비로의 교체 또는 업그레이드 없이 고해상도의 패턴을 형성하는데 적당한 반도체 장치의 패턴 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 장치의 패턴 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 장치의 패턴 형성방법을 나타낸 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
21 : 하부층 22 : 레지스트
23 : 상부층
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 장치의 패턴 형성방법은 반도체 기판에 제 1 피식각층과 레지스트를 차례로 형성하는 단계와, 상기 레지스트 막의 표면의 일정두께를 알칼리 불용해성 상태로 형성하여 제 2 피식각층을 형성하는 단계와, 상기 제 2 피식각층을 선택적으로 패터닝하여 제 2 피식각층 패턴을 형성하는 단계와, 상기 패터닝된 제 2 피식각층에 산소 플라즈마 공정을 진행하여 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 마스크로 이용하여 상기 제 1 피식각층을 선택적으로 식각 제거하여 미세 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 레지스트는 알칼리 용해 가능한 레진과 피.에이.지로 조제된 것을 이용하는 것을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 알칼리 용해 가능한 레진은 폴리염화비닐 및 노보락 레진임을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 폴리염화비닐의 분자량은 1.000∼30.000g/mole이고, 분산도는 1.3∼4.0임을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 노보락의 분자량은 1.000∼25.000g/mole이고, 분산도는 2.0∼5.5임을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 제 2 피식각층 패턴의 형성은 낮은 에너지를 이용하여 노광한 후, 포스트 익스포셜 베이킹을 실시하고 알칼리 용액으로 현상하는 것을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 현상은 0.1 노르말 농도의 테트라메틸아미노하이드락사이드를 이용하여 28∼32초간 현상하는 것을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 가스반응은 100∼130℃에서 이용하는 것을 특징으로 한다.
상기 특징의 바람직한 실시예는 상기 레지스트의 두께는 0.7∼1.0㎛임을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 장치의 패턴 형성방법에 대하여 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 장치의 패턴 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이 반도체 기판(도면에 도시하지 않았음)상에 하부층 (21)을 형성하고 상기 하부층(21)상에 레지스트(22)를 형성한다. 이때, 상기 레지스트(22)는 알칼리(alkali) 용해 가능한 레진(resin)과 광산발생제(Photo acid generator : PAG)를 혼합하여 에틸 유산염(ethyl lactate : EL)에 녹여 조제한 후, 0.7∼1.0㎛ 두께로 코팅한다. 여기서, 상기 하부층(21)은 디메틸실란 그룹(Dimethyl silane group)이다.
한편, 상기 알칼리 용해 가능한 레진(resin)은 폴리염화비닐페놀 레진(poly vinyl phenol resin) 및 노보락(novolak)이다.
이어, 본 발명의 제 1 실시예에 따라 상기 레진으로 폴리염화비닐페놀을 사용한 상기 레지스트(22)에 헥사메틸디실란(Hexamethyldisilane : HMDS) 또는 테트라메틸디실란(Tetramethyldisilane : TMDS)을 이용하여 100∼130℃에서 가스반응을 시키면 보호막 그룹으로 이루어진 상부층(23)이 형성된다. 이때, 상기 상부층(23)은 실리콘을 포함한 알칼리 불용해성(alkali insoluble) 상태이다.
여기서, 상기 테트라메틸디실란을 사용한 반응 메커니즘은 다음 식으로 표시될수 있다.
이때, 상기 폴리염화비닐의 분자량은 1.000∼30.000g/mole이고, 분산량은 1.3∼4.0이다.
이어서, 본 발명의 제 2 실시예에 따라 상기 레진으로 폴리염화비닐페놀을 사용한 상기 레지스트(22)에 바이-디메틸아민-메틸실란(Bi-dimethylamine-methylsilane:B(DMA)MS),테트라메틸실란디메틸아민(Teramethylsilanedimethylamine : TMSDMA) 및 디메틸실란디메틸아민(Dimethylsilanedimethylamine : DMSDMA)을 이용하여 액체반응을 시키면 보호막 그룹으로 이루어진 상부층(23)이 형성된다. 이때, 상기 상부층(23)은 실리콘을 포함한 알칼리 불용해성 상태이다.
여기서, 상기 바이-디메틸아민-메틸실란을 사용한 상기와 같은 반응 메커니즘은 다음과 같이 표시될 수 있다.
이때, 상기 폴리염화비닐페놀의 분자량은 1.000∼30.000g/mole이고, 분산량은 1.3∼4.0이다.
제 3 실시예에 따라 상기 레진으로 테트라-뷰틸옥시 카본닐 (Tetra-butyl oxycarbonyl)기가 5 - 20％ 치환된 폴리염화비닐페놀을 사용한 상기 레지스트에 헥사메틸디실란(HMDS) 또는 테트라 메틸 실란(TMDS)을 이용하여 100 - 130℃에서 가스반응을 시키면 보호막 그룹으로 이루어진 상부층이 형성된다. 이때, 상기 상부층을 레지스트 표면에 반응시켜 실리콘을 포함한 알칼리 불용해성 상태로 만든다.
여기서, 상기 테트라 메틸 실란을 사용한 반응 메카니즘은 다음과 같이 표시될 수 있다.
이때, 상기 테트라-뷰틸 옥시 카본닐기가 5 - 20％ 치환된 폴리염화비닐페놀의 분자량은 1,000 - 30,000 g/mol이고 분자량은 1.3 - 4.0 이다.
이어, 본 발명의 제 4 실시예에 따라 상기 레진으로 노보락를 사용한 상기 레지스트(22)에 헥사메틸디실란(HMDS) 또는 테트라메틸디실란(TMDS)을 이용하여 100∼130℃에서 가스반응을 시키면 보호막 그룹으로 이루어진 상부층(23)이 형성된다. 이때, 상기 상부층(23)은 실리콘을 포함한 알칼리 불용해성 상태이다.
여기서, 상기 헥사메틸디실란을 사용한 반응 메카니즘은 다음과 같이 표시될 수 있다.
이때, 상기 노보락의 분자량은 1.000∼25.000g/mole이고, 분산량은 2.0∼5.5이다.
또한, 상기 테트라메틸디실란을 사용한 반응 메커니즘은 다음과 같이 표시될 수 있다.
이때, 상기 노보락의 분자량은 1.000∼25.000g/mole이고, 분산량은 2.0∼5.5이다.
여기서, 상기 상부층(23)의 형성은 FI-IR을 사용하여 알 수 있으며, 열 분석기(Thermal gravity analysis : TGA)를 사용하여 상기 상부층(23)의 비율을 알 수 있다.
이어서, 도 2b에 도시한 바와 같이 마스크를 사용하여 낮은 에너지를 통해 노광 공정을 실시한다. 이때, 상기 상부층(23)내에 존재하는 광산 발생제(photoacid generator : PAG)에서 산이 발생되고, 포스트 익스포셜 베이킹(PEB) 공정을 통해 보호기로 붙어있는 Si group이 탈보호반응(deprotection reaction)을 일으켜 수산기(OH)로 바뀌게 된다. 현상 단계(0.1 노르말 농도의 테트라메틸아미노하이드락사이드(Tetramethylaminoumhydroxide : TMAH)로 28∼32초간 현상)을 통해 상층부에 미세 패턴(23a)이 형성된다. 이때, 현상 공정 실시 후, 임계치수를 측정한다.
여기서, 상기 제 1 실시예에 의한 상기와 같은 광산발생제를 이용한 반응 메커니즘은 다음과 같이 표시될 수 있다.
상기 제 2 실시예에 의한 상기와 같은 광산발생제를 이용한 반응 메커니즘은 다음과 같다.
여기서, 상기 제 3 실시예에 의한 상기와 같은 광산 발생제를 이용한 반응 메카니즘은 다음과 같이 표시될 수 있다.
상기 제 4 실시예의 헥사메틸디실란에 의한 상기와 같은 광산발생제를 이용한 반응 메커니즘은 다음과 같다.
또한, 상기 제 4 실시예의 테트라메틸디실란에 의한 상기와 같은 광산발생제를 이용한 반응 메커니즘은 다음과 같다.
이어, 도 2c에 도시한 바와 같이 상기 상부층 패턴(23a)을 마스크로 이용하여 직접적으로 산소 플라즈마 공정을 진행시켜 상기 레지스트(22)를 선택적으로 식각 제거하여 레지스트 패턴(22a)을 형성한다.
여기서, 상기 실리레이션 실시로 인해 산소 플라즈마에 대한 선택비가 증가되어 식각 내성을 가지게 되므로 미세 패턴을 형성할 수 있다.
이어서, 도 2d에 도시한 바와 같이 제거 공정을 통해 상기 상부층 패턴(23a)을 제거한 후, 상기 레지스트 패턴(22a)을 마스크로 하여 건식식각 공정을 통해 상기 하부층(21)을 선택적으로 식각 제거하고, 도면에는 도시하지 않았지만 상기 레지스트 패턴(22a)을 제거하여 미세 패턴을 형성한다.
이상에서 설명한 바와 같이 본 발명의 반도체 장치의 패턴 형성방법에 있어서는 다음과 같은 효과가 있다.
고가의 장비로의 교체 또는 업그레이드 없이 공정을 개선시키므로 비용의 상승이 없고, 또한 저가의 장비로 고해상도를 갖는 미세 패턴을 형성시킬 수 있다.
또한, 반사방지막으로 널리 쓰이는 무기 ARL 및 유기 ARL를 따로 증착 또는 코팅할 필요가 없으며 하부막 의존성이 발생하지 않는다.
그리고 패턴 형성 후 M/A 체크 및 임계치수 측정의 어려움으로 인한 R/W 진행에 대한 어려움을 해결할 수 있다.

Claims (16)

  1. 반도체 기판에 제 1 피식각층과 레지스트를 차례로 형성하는 단계와;
    상기 레지스트막의 표면의 일정두께를 알칼리 불용해성 상태로 형성하여 제 2 피식각층을 형성하는 단계와;
    상기 제 2 피식각층을 선택적으로 패터닝하여 제 2 피식각층 패턴을 형성하는 단계와;
    상기 패터닝된 제 2 피식각층에 산소 플라즈마 공정을 진행하여 레지스트 패턴을 형성하는 단계와;
    상기 레지스트 패턴을 마스크로 이용하여 상기 제 1 피식각층을 선택적으로 식각 제거하여 미세 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 장치의 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 제 2 피식각층은 실란계 보로기임을 특징으로 하는 반도체 장치의 패턴 형성방법.
  3. 제 1 항에 있어서,
    상기 레지스트는 알칼리 용해 가능한 레진과 광산발생제(PAG:photoacid generator)로 조제된 것을 이용하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  4. 제 2 항에 있어서,
    상기 알칼리 용해 가능한 레진은 폴리염화비닐페놀 및 노보락 레진 임을 특징으로 하는 반도체 장치의 패턴 형성방법.
  5. 제 4 항에 있어서,
    상기 폴리염화비닐페놀에 테트라-뷰틸 옥시 카본닐(ter-butyloxy carbonyl)기가 0 - 20％ 치환된 레진을 사용함을 특징으로 하는 반도체 장치의 패턴 형성방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 폴리염화비닐페놀 및 테트라-뷰틸 옥시 카본닐기가 0 - 20％ 치환된 폴리염화비닐페놀의 분자량은 1.000∼30.000g/mole임을 특징으로 하는 반도체 장치의 패턴 형성방법.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 폴리염화비닐페놀 및 테트라-뷰틸 옥시 카본닐기가 0 - 20％ 치환된 폴리염화비닐 페놀의 분산도는 1.3∼4.0임을 특징으로 하는 반도체 장치의 패턴 형성방법.
  8. 제 4 항에 있어서,
    상기 노보락의 분자량은 1.000∼25.000g/mole임을 특징으로 하는 반도체 장치의 패턴 형성방법.
  9. 제 4 항에 있어서,
    상기 노보락의 분산 량은 2.0∼5.5임을 특징으로 하는 반도체 장치의 패턴 형성방법.
  10. 제 1 항에 있어서,
    상기 제 2 피식각층 패턴의 형성은 낮은 에너지를 이용하여 노광한 후, 포스트 익스포셜 베이킹을 실시하고 알칼리 용액으로 현상하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  11. 제 10 항에 있어서,
    상기 현상은 0.1 노르말 농도의 테트라메틸암모니움하이드록사이드를 이용하여 28∼32초간 현상하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  12. 제 1 항에 있어서,
    상기 알칼리 불용해성 상태의 제 2 피식각층의 형성은 상기 레진으로 폴리염화비닐페놀을 이용한 레지스트에 헥사메틸실란 및 테트라메틸디실란을 이용하여 가스 반응하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  13. 제 1 항에 있어서,
    상기 알칼리 불용해성 상태의 제 2 피식각층의 형성은 상기 레진으로 폴리염화비닐페놀을 이용한 레지스트에 테트라메틸실란디메틸아민, 디메틸실란디메틸아민, 바이-디메틸아민-메틸실란을 이용하여 액체반응 시키는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  14. 제 1 항에 있어서,
    상기 알칼리 불용해성 상태의 제 2 피식각층의 형성은 상기 레진으로 노보락을 이용한 레지스트에 헥사메틸실란, 테트라메틸디실란을 이용하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  15. 제 12 항에 있어서,
    상기 가스반응은 100∼130℃에서 이용하는 것을 특징으로 하는 반도체 장치의 패턴 형성방법.
  16. 제 1 항에 있어서,
    상기 레지스트의 두께는 0.7∼1.0㎛임을 특징으로 하는 반도체 장치의 패턴 형성방법.
KR10-2000-0029548A 2000-05-31 2000-05-31 반도체 장치의 패턴 형성방법 KR100383636B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0029548A KR100383636B1 (ko) 2000-05-31 2000-05-31 반도체 장치의 패턴 형성방법
BE2001/0355A BE1014248A3 (fr) 2000-05-31 2001-05-23 Procede de production d'une impression de circuit utilisee pour la fabrication d'un dispositif semi-conducteur.
US09/867,457 US20020001975A1 (en) 2000-05-31 2001-05-31 Method of generating a circuit pattern used for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0029548A KR100383636B1 (ko) 2000-05-31 2000-05-31 반도체 장치의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20010108724A true KR20010108724A (ko) 2001-12-08
KR100383636B1 KR100383636B1 (ko) 2003-05-16

Family

ID=19670895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0029548A KR100383636B1 (ko) 2000-05-31 2000-05-31 반도체 장치의 패턴 형성방법

Country Status (3)

Country Link
US (1) US20020001975A1 (ko)
KR (1) KR100383636B1 (ko)
BE (1) BE1014248A3 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772801B1 (ko) * 2005-12-28 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910289B2 (en) * 2006-01-06 2011-03-22 Texas Instruments Incorporated Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach
JP7446097B2 (ja) * 2019-12-06 2024-03-08 東京応化工業株式会社 表面処理剤及び表面処理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5108875A (en) * 1988-07-29 1992-04-28 Shipley Company Inc. Photoresist pattern fabrication employing chemically amplified metalized material
US5188885A (en) * 1989-09-08 1993-02-23 Kimberly-Clark Corporation Nonwoven fabric laminates
KR100268798B1 (ko) * 1993-12-23 2000-11-01 김영환 반도체소자의 미세패턴 형성방법
AU3964199A (en) * 1998-04-07 1999-10-25 Euv Limited Liability Corporation Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths
WO2001063359A2 (en) * 2000-02-22 2001-08-30 Euv Limited Liability Corporation Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772801B1 (ko) * 2005-12-28 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20020001975A1 (en) 2002-01-03
KR100383636B1 (ko) 2003-05-16
BE1014248A3 (fr) 2003-07-01

Similar Documents

Publication Publication Date Title
US6939664B2 (en) Low-activation energy silicon-containing resist system
JP4881313B2 (ja) レジスト組成物及びレジスト画像の形成方法
EP1660561B1 (en) Photosensitive silsesquioxane resin
US20100248147A1 (en) Photoresist compositions and process for multiple exposures with multiple layer photoresist systems
EP1257879B1 (en) Radiation sensitive copolymers, photoresist compositions thereof and deep uv bilayer systems thereof
US6472127B1 (en) Method of forming a photoresist pattern
JPH10133377A (ja) レジスト組成物、レジストパターンの形成方法及び半導体装置の製造方法
WO2008047719A1 (fr) Procede de formation de motif miniaturise et solution de traitement de substrat de reserve mise en œuvre dans ce procede
WO2014171984A2 (en) Silicon-containing antireflective coatings including non-polymeric silsesquioxanes
US20100173247A1 (en) Substrate planarization with imprint materials and processes
US20050106494A1 (en) Silicon-containing resist systems with cyclic ketal protecting groups
KR20000073111A (ko) 포토레지스트 패턴의 형성방법
EP0274757A2 (en) Bilayer lithographic process
KR100383636B1 (ko) 반도체 장치의 패턴 형성방법
WO1999052018A1 (en) Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths
JP2000100700A (ja) パターン形成方法およびハイブリッド露光方法
KR102485456B1 (ko) 반전 패턴 형성방법 및 조성물
KR910005031B1 (ko) 감광성 조성물
KR101230106B1 (ko) Ｅｕｖ 네가티브 톤 포토레지스트용의 저-탈기 및비-가교결합 중합체류
KR100770454B1 (ko) 붕소화합물을 함유하는 포토레지스트 조성물
US20060040216A1 (en) Method of patterning photoresist film
Kudo et al. Latest developments in photosensitive developable bottom anti-reflective coating (DBARC)
JPH11282165A (ja) レジスト材料及びシリル化レジストパターンの形成方法
WO2001063359A2 (en) Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths
JPH09171262A (ja) パターン形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021220

Effective date: 20040528

FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee