KR20010105939A

KR20010105939A - test mode selecting circuit for micro-controller

Info

Publication number: KR20010105939A
Application number: KR1020000027069A
Authority: KR
Inventors: 김종철
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-05-19
Filing date: 2000-05-19
Publication date: 2001-11-29

Abstract

The invention relates, in a video decoder, to a method of switching from a first to a second coded video sequence when the second bit rate is lower than the first one. If the time spent in the decoder's buffer by the first bit of the first transmitted picture of the second sequence that has to be decoded, also called vbv_ delay, is greater - and therefore not compatible with - than the similar period for the first bit of the first replaced picture of the first sequence, it is then reduced by giving to the bit rate of said first transmitted picture an increased value, in order to obtain the compatibility of the vbv_ delays. In case of a limited bandwidth for the bit rates, this reduction operation is successively repeated for as many following pictures as necessary.

Description

Test mode selecting circuit for micro-controller

본 발명은 마이크로 컨트롤러를 위한 테스트 모드 선택 회로에 관한 것으로, 구체적으로는 마이크로 컨트롤러의 외부 리셋 핀을 테스트 모드 선택을 위한 핀으로 공유하여 마이크로 컨트롤러의 핀 구성을 절약할 수 있는 테스트 모드 선택 회로에 관한 것이다.The present invention relates to a test mode selection circuit for a microcontroller, and more particularly, to a test mode selection circuit that can share the external reset pin of the microcontroller as a pin for test mode selection, thereby saving the pin configuration of the microcontroller. will be.

잘 알려진 바와 같이, 중앙 처리 장치를 내장하는 마이크로 컨트롤러는 대부분이 내장 테스트 회로를 구비하고 있다. 내장 테스트 회로를 구비하는 마이크로 컨트롤러는 정규 모드(normal mode)와 테스트 모드(test mode)를 갖는다. 현재, 정규 모드와 테스트 모드를 선택하는 방법은 두 가지가 제공되고 있다. 하나는 테스트 모드 선택을 위한 별도의 핀을 마이크로 컨트롤러에 추가하는 방법이고, 다른 하나는 마이크로 컨트롤러에 구성된 특정 핀을 테스트 모드 선택을 위한 핀으로 공유하는 방법이다. 핀을 공유하는 경우, 일반적으로 리셋 핀을 공유하고 있다.As is well known, most microcontrollers with a central processing unit have a built-in test circuit. Microcontrollers with built-in test circuits have a normal mode and a test mode. Currently, there are two ways to select the normal mode and the test mode. One is to add a separate pin to the microcontroller for test mode selection, and the other is to share a specific pin configured on the microcontroller as a pin for test mode selection. If you share a pin, you typically share a reset pin.

테스트 모드 선택을 위한 별도의 핀 구성을 갖는 경우, 마이크로 컨트롤러는 별도의 테스트 모드 선택 핀에 인가되는 전압 레벨에 따라 테스트 모드와 정규 모드가 선택된다. 핀을 공유하는 경우, 정상적인 전압 레벨의 신호가 리셋 핀에 인가되면 정상적인 리셋 동작과 함께 정규 모드로 동작한다. 그러나 정상적인 전압 레벨 보다 높은 특정 전압 레벨이 공유된 핀에 인가되면 마이크로 컨트롤러는 테스트 모드로 진입하게 된다.In the case of a separate pin configuration for test mode selection, the microcontroller selects the test mode and the normal mode according to the voltage level applied to the separate test mode selection pin. When the pin is shared, a normal voltage level signal is applied to the reset pin to operate in the normal mode along with the normal reset operation. However, if a specific voltage level above the normal voltage level is applied to the shared pin, the microcontroller enters test mode.

테스트 모드 선택을 위해 별도의 핀을 마이크로 컨트롤러에 구성하는 것은 마이크로 컨트롤러의 핀 구성에 한계가 있는 경우에 적용이 어려우며, 단지 테스트 모드 선택을 위해서만 별도로 핀을 구성하는 것은 효율적이 못하다. 또한 특정 핀을 공유하는 경우, 정규 전압 레벨 보다 높은 전압 레벨의 신호를 처리하기 위해서는 그에 적합한 높은 전압에 안전한 소자를 구성해야 하는 부담이 있다.Configuring a separate pin on the microcontroller to select the test mode is difficult to apply when the pin configuration of the microcontroller is limited, and configuring a separate pin only for the test mode selection is not efficient. In addition, when sharing a specific pin, there is a burden to configure a high voltage safe device suitable for processing a signal of a voltage level higher than the normal voltage level.

따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서 리셋 핀을 테스트 모드 선택을 위한 핀으로 공유하여 자원을 효율적으로 사용하고, 테스트 모드 선택을 동일한 동작 전압으로 할 수 있는 마이크로 컨트롤러를 위한 테스트 모드 선택 회로를 제공하는 데 있다.Accordingly, an object of the present invention is proposed to solve the above-mentioned problems, and the microcontroller can share the reset pin as a pin for test mode selection, efficiently use resources, and make the test mode selection the same operating voltage. To provide a test mode selection circuit for the present invention.

도 1은 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러를 위한 테스트 모드 선택 회로의 블록도;1 is a block diagram of a test mode selection circuit for a microcontroller according to a preferred embodiment of the present invention;

도 2 및 도 3은 도 1의 테스트 모드 선택 회로의 파워-온 동작을 설명하기 위한 타이밍 차트로, 도 2는 테스트 모드 선택에 따른 파워-온 동작 타이밍을 도 3은 정규 모드 선택에 따른 파워-온 동작 타이밍을 각각 보여주는 도면이다.2 and 3 are timing charts illustrating the power-on operation of the test mode selection circuit of FIG. 1, and FIG. 2 is a power-on operation timing according to the test mode selection. Figures show the on-operation timing, respectively.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10: 외부 리셋 핀 12: 파워-온 리셋 회로10: external reset pin 12: power-on reset circuit

14: 논리 회로 16: SR 플립플롭14: Logic Circuit 16: SR Flip-Flops

상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 마이크로 컨트롤러를 위한 테스트 모드 선택 회로는 파워 온 리셋시 설정/재설정(set/reset) 되는 1비트의 레지스터를 구비한다. 상기 레지스터는 파워-온 리셋 회로의 출력에 의해 설정(set)되고, 외부 리셋 핀을 통한 입력에 의해 재설정(reset)된다. 상기 레지스터가 설정 상태일 때 상기 마이크로 컨트롤러는 테스트 모드로 동작한다.According to a feature of the present invention for achieving the object of the present invention as described above, the test mode selection circuit for the microcontroller has a 1-bit register set / reset upon power-on reset. The register is set by the output of the power-on reset circuit and reset by an input through an external reset pin. The microcontroller operates in test mode when the register is in the set state.

본 발명의 바람직한 실시예에서, 상기 테스트 회로는 외부 리셋 신호의 입력을 위한 논리 회로를 더 구비하며, 상기 논리 회로는 상기 파워-온 리셋 회로의 출력과 상기 외부 리벳 핀을 통한 입력을 논리합으로 연산하여 내부 리셋 신호로 출력한다. 상기 레지스터는 SR 플립플롭으로 구성된다.In a preferred embodiment of the present invention, the test circuit further comprises a logic circuit for input of an external reset signal, the logic circuit calculating a logic sum of an output of the power-on reset circuit and an input through the external rivet pin. Output via the internal reset signal. The register consists of an SR flip-flop.

(실시예)(Example)

이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 신규한 마이크로 컨트롤러를 위한 테스트 모드 선택 회로는 마이크로 컨트롤러의 외부 리셋 핀을 리셋 및 테스트 모드 선택에 겸용으로 사용하며, 테스트 모드 선택을 위한 1비트 레지스터를 구비한다. 레지스터는 마이크로 컨트롤러의 파워-온시 파워-온 리셋 회로의 출력과 외부 리셋 핀의 입력 전압 레벨에따라 설정/재설정(Set/Reset)되어 정규 모드/테스트 모드를 선택한다.The test mode selection circuit for the novel microcontroller of the present invention uses the external reset pin of the microcontroller for both reset and test mode selection, and has a 1-bit register for test mode selection. The register is set / reset according to the output of the power-on reset circuit of the microcontroller and the input voltage level of the external reset pin to select normal mode / test mode.

도 1은 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러를 위한 테스트 모드 선택 회로의 블록도이다. 도 1을 참조하면, 테스트 회로는 논리 회로(14) 및 1비트 레지스터(16)로 구성된다. 논리 회로(14)는 외부 리셋 핀(10)의 입력과 파워-온 리셋 회로(12)의 출력을 각각 입력하여 논리합의 결과를 내부 리셋 신호로 출력한다. 상기 레지스터(16)는 SR 플립플롭으로 할 수 있다. 레지스터(16)의 리셋 단자(R)는 외부 리셋 핀(10)의 입력에 접속되고, 리셋 단자(R)는 파워-온 리셋 회로(12)의 출력에 접속된다. 상기 레지스터(16)의 출력(Q)은 테스트 모드 선택 신호로서 하이 레벨일 경우 테스트 모드로 로우 레벨일 경우 정규 모드로 마이크로 컨트롤러가 동작한다. 외부 리셋 핀(10)의 입력이 로우 레벨일 때 마이크로 컨트롤러는 리셋이 된다.1 is a block diagram of a test mode selection circuit for a microcontroller according to a preferred embodiment of the present invention. Referring to FIG. 1, the test circuit consists of a logic circuit 14 and a one bit register 16. The logic circuit 14 inputs the input of the external reset pin 10 and the output of the power-on reset circuit 12, respectively, and outputs the result of the logic sum as an internal reset signal. The register 16 may be an SR flip flop. The reset terminal R of the register 16 is connected to the input of the external reset pin 10, and the reset terminal R is connected to the output of the power-on reset circuit 12. The output Q of the register 16 is a test mode selection signal, in which the microcontroller operates in a test mode when it is high level and in a normal mode when it is low level. When the input of the external reset pin 10 is at the low level, the microcontroller is reset.

구체적으로, 본 발명의 테스트 모드 선택 회로의 동작을 첨부도면 도 2 및 도 3의 타이밍 차트를 참조하여 설명한다. 도 2 및 도 3은 도 1의 테스트 모드 선택 회로의 파워-온 동작을 설명하기 위한 타이밍 차트로, 도 2는 테스트 모드 선택에 따른 파워-온 동작 타이밍을 보여주는 도면이고 도 3은 정규 모드 선택에 따른 파워-온 동작 타이밍을 보여주는 도면이다.Specifically, the operation of the test mode selection circuit of the present invention will be described with reference to the timing charts of FIGS. 2 and 3. 2 and 3 are timing charts illustrating the power-on operation of the test mode selection circuit of FIG. 1, FIG. 2 is a diagram illustrating a power-on operation timing according to a test mode selection, and FIG. 3 is a normal mode selection. FIG. 3 shows the timing of the power-on operation.

도 2를 참조하면, 외부 리셋 핀(10)이 하이 레벨의 전압이 인가되는 상태에서 마이크로 컨트롤러로 전원이 입력되면, 전원이 안정된 레벨로 될 때 파워-온 리셋 회로(12)에 의해 레지스터(16)가 '1'로 설정되어 테스트 모드 선택 신호가 '1'로 출력된다. 그러므로 마이크로 컨트롤러가 테스트 모드로 동작한다. 이와 같이, 마이크로 컨트롤러를 테스트 모드로 동작시키려는 경우에는 외부 리셋 핀에 하이 레벨의 전압을 인가한 상태에서 파워-온 하면 된다.Referring to FIG. 2, when the power source is input to the microcontroller while the external reset pin 10 is applied with a high level voltage, the register 16 may be reset by the power-on reset circuit 12 when the power source becomes stable. ) Is set to '1' so that the test mode selection signal is output as '1'. The microcontroller therefore operates in test mode. In this way, when the microcontroller is to be operated in the test mode, power-on is performed while a high level voltage is applied to the external reset pin.

도 3을 참조하면, 외부 리셋 핀(10)이 로우 레벨의 전압이 인가되는 상태에서 마이크로 컨트롤러의 전원이 입력되면, 전원이 안정된 레벨로 될 때 파워-온 리셋 회로(12)에 의해 레지스터(16)가 '1'로 설정된다. 이어서, 외부 리셋 핀(10)에 로우 레벨의 신호를 인가하면 레지스터(16)가 리셋되어 '0'으로 설정된다. 그러므로 레지스터(16)의 출력은 '0'으로 된다. 그러므로 마이크로 컨트롤러는 정규 모드로 동작하게 된다. 이와 같이, 마이크로 컨트롤러를 정규 모드로 동작시키려는 경우에는 외부 리셋 핀(10)을 로우 레벨의 전압을 인가한 상태에서 파워-온 하고, 소정 시간이 경과된 후 다시 외부 리셋 핀(10)을 하이 레벨의 전압을 인가하면 된다.Referring to FIG. 3, when the power supply of the microcontroller is input while the external reset pin 10 is applied with a low level voltage, the register 16 is controlled by the power-on reset circuit 12 when the power supply becomes stable. ) Is set to '1'. Subsequently, when a low level signal is applied to the external reset pin 10, the register 16 is reset and set to '0'. Therefore, the output of the register 16 becomes '0'. The microcontroller therefore operates in normal mode. As described above, when the microcontroller is to be operated in the normal mode, the external reset pin 10 is powered on with a low voltage applied, and after the predetermined time has elapsed, the external reset pin 10 is again high level. It is sufficient to apply a voltage of.

이상에서, 본 발명의 바람직한 실시예에 따른 마이크로 컨트롤러를 위한 테스트 모드 선택 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다는 것을 이 분야의 통상적인 기술자들은 잘 이해할 수 있을 것이다.In the above, although the configuration and operation of the test mode selection circuit for the microcontroller according to the preferred embodiment of the present invention have been shown according to the above description and drawings, these are merely described for example and do not depart from the spirit of the present invention. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope.

이상과 같은 본 발명에 의하면, 마이크로 컨트롤러의 테스트를 위한 별도의 테스트 핀 구성에 따른 부담이나, 핀 공유에 따른 고전압 처리 회로를 구성하는 경우 공정 부담을 줄이고, 안정적으로 마이크로 컨트롤러를 테스트 모드로 진입시킬수 있다.According to the present invention as described above, the burden of a separate test pin configuration for the test of the microcontroller, or when configuring a high voltage processing circuit according to the pin sharing can reduce the process burden, and stably enter the microcontroller into the test mode have.

Claims

A test mode selection circuit for a microcontroller, comprising: a register set by the output of a power-on reset circuit and reset by an input through an external reset pin, the micro when the register is in the set state. A test mode selection circuit for a microcontroller, characterized in that the controller is operating in test mode.

The method of claim 1,

And a logic circuit for calculating and outputting the output of the power-on reset circuit and the input through the external rivet pin as a logic sum.

The method of claim 1,

And the register is comprised of an SR flip-flop.