KR20010104265A - Ｏｓｄ 헤더들을 연쇄적으로 연결함으로써 다수의 비디오래스터 크기들 사이에서 단일의 ｏｓｄ 픽스맵을 사용하기위한 방법 및 시스템 - Google Patents

Ｏｓｄ 헤더들을 연쇄적으로 연결함으로써 다수의 비디오래스터 크기들 사이에서 단일의 ｏｓｄ 픽스맵을 사용하기위한 방법 및 시스템 Download PDF

Info

Publication number
KR20010104265A
KR20010104265A KR1020010025721A KR20010025721A KR20010104265A KR 20010104265 A KR20010104265 A KR 20010104265A KR 1020010025721 A KR1020010025721 A KR 1020010025721A KR 20010025721 A KR20010025721 A KR 20010025721A KR 20010104265 A KR20010104265 A KR 20010104265A
Authority
KR
South Korea
Prior art keywords
pixmap
display mode
headers
display
osd
Prior art date
Application number
KR1020010025721A
Other languages
English (en)
Other versions
KR100767776B1 (ko
Inventor
챠루 아네쟈
애런에이치. 딘위디
Original Assignee
데니스 에이치. 얼백
톰슨 라이센싱 소시에떼 아노님
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 에이치. 얼백, 톰슨 라이센싱 소시에떼 아노님 filed Critical 데니스 에이치. 얼백
Publication of KR20010104265A publication Critical patent/KR20010104265A/ko
Application granted granted Critical
Publication of KR100767776B1 publication Critical patent/KR100767776B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/47—End-user applications
    • H04N21/472—End-user interface for requesting content, additional data or services; End-user interface for interacting with content, e.g. for content reservation or setting reminders, for requesting event notification, for manipulating displayed content
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42653—Internal components of the client ; Characteristics thereof for processing graphics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42692—Internal components of the client ; Characteristics thereof for reading from or writing on a volatile storage medium, e.g. Random Access Memory [RAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)

Abstract

본 발명은, 다른 래스터(raster) 크기들을 갖는 다수의 비디오 래스터 사이에서 단일의 픽스맵(pixmap)(190)을 사용하는 TV 시스템에 관한 것이다. 일반적으로, 상기 TV 시스템은 다른 래스터 크기들에 기초하여 디스플레이되는 단일 픽스맵(190)의 다른 부분들을 선택하기 위해서 적어도 두 개의 헤더 세트(198, 200)를 사용한다. 상세하게, 헤더 세트의 헤더들 각각은, 픽셀 라인을 지시하여 상기 픽셀 라인에 대한 픽셀의 개수를 선택한다. 헤더 세트의 헤더들의 개수는 픽스맵(190)의 높이를 결정하며, 헤더 세트에 의해 선택된 픽셀의 개수는 픽스맵(190)의 폭을 결정한다. 다른 디스플레이 모드에 응답하여, TV 시스템은 단일 픽스맵(190)의 다른 부분들을 선택하기 위해서 두 개의 헤더 세트(198, 200)중 하나를 선택적으로 야기한다. 이렇게 함으로써, 단일의 픽스맵(190)이 다른 래스터 크기들을 갖는 다수의 비디오 래스터 사이에 사용될 수 있다.

Description

ＯＳＤ 헤더들을 연쇄적으로 연결함으로써 다수의 비디오 래스터 크기들 사이에서 단일의 ＯＳＤ 픽스맵을 사용하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR USING SINGLE OSD PIXMAP ACROSS MULTIPLE VIDEO RASTER SIZES BY CHAINING OSD HEADERS}
본 발명은, 일반적으로 비디오 데이터 처리에 관한 것으로, 좀더 상세하게는 비디오 이미지들 위에 비트맵(bitmap)을 디스플레이하기 위한 비디오 데이터 처리에 관한 것이다.
개인용 컴퓨터와 텔레비전 기능을 결합한 가정용 오락 시스템(PC/TV 시스템)은, 점점 일반적으로 사용자-대화형(generic user-interactive)이며 다중-소스 및 다중-목적지 방식인 통신 장치가 되고 있다. 이러한 멀티미디어 시스템은, 사용자의 요청에 응답하여 다양한 응용들을 위한 다수의 위치들 사이에서 다른 데이터 포맷들로 통신해야 한다. 예컨대, PC/TV 시스템은, 고선명 텔레비전(HDTV) 방송, 다중-지점 마이크로파 분배 시스템(MMDS : Multi-point Microwave Distribution System) 방송 및 디지털 비디오 방송(DVB : Digital Video Broadcasts)을 포함하는 위성 또는 지상 소스들로부터 데이터를 수신할 수 있을 것이다. 또한, PC/TV 시스템은, 디지털 비디오 디스크(DVD), CDROM, VHS 및 디지털 VHS(DVHSTM) 유형 플레이어, 및 PC와 같은 원거리 소스들 및 근거리 소스들 모두로부터 뿐만 아니라 전화(예컨대, 인터넷) 및 동축 라인(예컨대, 케이블 TV)을 통해서 데이터를 수신 및 송신할 수 있을 것이다.
이러한 일반적인 PC/TV 오락용 시스템은, 다른 소스들로부터의 비디오 프로그램 내용과 함께 이용하거나, 또는 다른 응용들을 위해서 다양한 다른 온 스크린 디스플레이(OSD : On Screen Display)를 필요로 한다. 이러한 시스템들에서, OSD 기능이 정보를 전달하거나, TV 디스플레이 상에서 메뉴들을 디스플레이할 목적으로 비디오 이미지를 중첩하는 비트맵 이미지들을 TV 디스플레이 상에 디스플레이하는데 사용된다. OSD는 메모리의 "픽스맵(pixmap)" 상에 제공되며, 이 픽스맵은 TV 디스플레이에 매핑(mapping)된다. 이러한 OSD 픽스맵은 비디오 이미지 위의 임의의 위치에서 TV 디스플레이 상의 활성 비디오 영역과 동일한 크기가 되어야 한다.
일부 시스템들에서, 비디오 래스터(raster)는 시청되는 채널에 기초하여 2H 주사 속도 모드와 2.14H 주사 속도 모드 사이에서 스위칭(switching)한다. 그러므로, 활성 비디오 영역의 크기는 두 모드 각각에서 다르게 된다. 이로 인해, 다른 크기를 갖는 OSD 픽스맵이 각 래스터 모드에 대해 이용 가능해야만 한다. 예컨대, 2H 모드에서, OSD 크기 요구사항은 480 라인 × 2096 픽셀/라인이며, 2.14H 모드에서 OSD 크기 요구사항은 540 라인 × 1920 픽셀/라인이다. 이는 OSD 픽셀 클록이 비디오 래스터 클록의 함수이기 때문이다.
이러한 문제를 해결하기 위한 한가지 접근법은, 다른 래스터 크기들을 갖는 다수의 비디오 이미지들을 위한 다수의 픽스맵을 보유하며, 원하는 디스플레이 모드에 기초하여 특정한 픽스맵으로 스위칭하는 것이다. 그러나, 이러한 접근법의 한가지 단점은, 이러한 접근법이 모든 OSD 비트맵들에게 다중의 시간들(각 픽스맵당 한번씩)을 제공하는 단계를 포함하기 때문에 메모리 공간을 낭비하는 것이다. 이러한 접근법의 또 다른 단점은, 픽스맵에 제공된 시간이 증가할 것이기 때문에, 이러한 접근법이 시스템의 속도를 떨어뜨린다는 것이다.
그러므로, 다른 크기를 갖는 다수의 비디오 래스터 사이에서 단일 픽스맵을 사용하는 개선된 방법 및 시스템이 필요하다. 본 발명은 이러한 필요를 충족하는 방법 및 시스템을 제공한다.
도 1은 본 발명에 따른 OSD 헤더 및 내용 데이터를 처리하기 위한 예시적인 가정용 오락 시스템을 도시한 도면.
도 2는 도 1에 도시된 예시적인 가정용 오락 디코더 시스템의 MPEG 디코더 및 비디오 메모리를 더 예시한 도면.
도 3은 종래의 MPEG 디코더 및 비디오 메모리 배열을 예시한 도면.
도 4는 종래의 OSD 검색 방법을 예시한 흐름도.
도 5는 종래의 OSD 데이터 포맷을 예시한 도면.
도 6은 본 발명의 MPEG 디코더 및 비디오 메모리 배열을 예시한 도면.
도 7은 본 발명의 개선된 OSD 배열을 예시한 도면.
도 8은 본 발명의 픽스맵 검색 방법을 예시한 흐름도.
<도면 주요 부분에 대한 부호의 설명>
190 : 픽스맵 198 : 제 1 헤더 세트
200 : 제 2 헤더 세트
본 발명은, 다른 크기를 갖는 다수의 비디오 래스터 사이에서 복수의 픽셀 라인을 포함하는 단일의 픽스맵을 사용하는 방법 및 시스템을 제공한다. 일반적으로, 본 발명은, 다른 래스터 크기에 기초하여 디스플레이되는 단일의 픽스맵의 다른 부분들을 선택하기 위해서 적어도 두 개의 헤더 세트(예컨대, 제 1 및 제 2 헤더 세트)를 사용한다. 제 1 또는 제 2 헤더 세트의 헤더들 각각은 픽셀 라인을 지시하여 상기 픽셀 라인을 위한 픽셀의 개수를 선택한다. 그러므로, 헤더 세트의 헤더들의 개수는 픽스맵의 높이를 결정하며, 헤더 세트에 의해 선택된 픽셀 개수는 픽스맵의 폭을 결정한다. 다른 디스플레이 모드에 응답하여, 본 발명은, 제 1 헤더 세트 또는 제 2 헤더 세트를 선택적으로 야기하여 디스플레이될 픽스맵의 각 부분을 선택하게 한다. 이렇게 함으로써, 단일의 픽스맵이 다른 크기를 갖는 다수의 비디오 래스터 사이에서 사용될 수 있다.
본 발명의 특징 및 장점은 예를 통해 제공된 다음의 상세한 설명들로부터 좀더 분명해질 것이다.
(실시예)
이제, 도 1을 참조하면, 본 발명의 원리에 따라 동작하는 예시적인 디지털 비디오 수신 시스템의 블록도가 도시된다. 이 비디오 수신기 시스템은, 오디오, 비디오 및 이와 관련된 데이터를 운반하는 신호들로 변조되는 방송 반송파를 수신하고 디지털화하기 위한 안테나(10) 및 입력 프로세서(15), 디지털 출력 신호를 입력 프로세서(15)로부터 수신하여 복조하기 위한 복조기(20), 및 트렐리스(trellis) 방식으로 디코딩되며, 바이트 길이의 데이터 세그먼트들로 매핑되며, 디-인터리빙(de-interleaving)되며, 리드-솔로몬(Reed-Solomon) 방식으로 에러 정정되는 신호를 출력하는 디코더(30)를 포함한다. 디코더 유닛(30)으로부터 정정된 출력 데이터는, 프로그램을 나타내는 다중화된 오디오, 비디오 및 데이터 성분을 포함하는 MPEG 호환형 트랜스포트(transport) 데이터 스트림의 형태이다.
비디오 수신기 시스템은, 여러 포맷(예컨대, MPEG, HTML, 및/또는 JAVA)의 데이터가 전화 라인을 통해서 비디오 수신기 시스템에 의해 수신될 수 있도록, 전화 라인을 통해서 서버(83) 또는 연결 서비스(87)에 연결될 수 있는 모뎀(80)을 더 포함한다.
프로세서(25)는 디코더(30) 및/또는 모뎀(80)으로부터의 데이터 출력을 처리하여, 이 처리된 데이터가 원격 제어 유닛(125)을 통한 사용자의 요청 입력에 따라서 디스플레이 유닛(75) 상에 디스플레이되거나 저장 매체(105) 상에 저장될 수 있게 한다. 좀더 상세하게, 프로세서(25)는 제어기(115)를 포함하며, 이 제어기(115)는 원격 제어 유닛(125)으로부터 원격 유닛 인터페이스(120)를 통해서 수신된 요청들을 해석하여 사용자의 요청(예컨대, 채널, 웹사이트 및/또는 OSD 디스플레이)을수행하기 위해서 프로세서(25)의 요소들을 적절하게 구성한다. 하나의 예시적인 모드에서, 제어기(115)는 디스플레이 유닛(75) 상의 디스플레이를 위해 MPEG 디코딩된 데이터 및 OSD를 제공하도록 프로세서(25)의 요소들을 구성한다. 또 다른 예시적인 모드에서, 제어기(115)는 저장 장치(90) 및 저장 인터페이스(95)를 통해서 저장 매체(105) 상에 저장하기 위해서 MPEG 호환형 데이터 스트림을 제공하도록 프로세서(25)의 요소들을 구성한다. 추가적인 예시적인 모드에서, 제어기(115)는, 서버(83) 또는 연결 서비스(87)를 통해서 양방향(예컨대, 인터넷) 통신 신호(communication)를 수신하기 위한 것과 같은 다른 통신 모드를 위해 프로세서(25)의 요소들을 구성한다.
프로세서(25)는 디코드 PID 선택 유닛(45)을 포함하며, 이 디코드 PID 선택 유닛(45)은 디코더(30)로부터 트랜스포트 스트림에서 선택된 패킷들을 식별하여, 트랜스포트 디코더(55)로 발송한다. 디코더(30)로부터의 트랜스포트 스트림은 트랜스포트 디코더(55)에 의해 오디오, 비디오 및 데이터 성분들로 디멀티플렉싱되며, 이하에서 더 상세하게 설명되는 바와 같이 프로세서(25)의 다른 요소들에 의해서 더 처리된다.
프로세서(25)에 제공된 트랜스포트 스트림은, 프로그램 채널 데이터, 보조 시스템 타이밍 정보, 및 프로그램 내용 등급과 프로그램 안내 정보와 같은 프로그램 특정 정보를 포함하는 데이터 패킷들을 포함한다. 트랜스포트 디코더(55)는, 보조 정보 패킷들을 제어기(115)에 직접 전달하며, 제어기(115)는 보조 정보를 파싱(parsing)하고, 대조하여(collate), 계층적으로 배열된 표들로조합한다(assemble). 사용자가 선택한 프로그램 채널을 포함하는 개별 데이터 패킷들은 조합된 프로그램 특정 정보를 사용하여 식별되고 조합된다. 시스템 타이밍 정보는 시간 참조 지시기 및 이와 관련된 정정 데이터(예컨대, 시간 이동, 윤년 등을 위해 조정하는 일광절약 시간 지시기 및 오프셋 정보)를 포함한다. 이러한 타이밍 정보만으로도 디코더가 시간 참조 지시기를 시간 클록(예컨대, 미국의 동부 해안 시간 및 날짜)으로 전환하는데 충분하며, 이러한 전환은 프로그램의 장래의 송신 날짜 및 시간을 그 프로그램의 방송국을 통해 수립하기 위한 것이다. 시간 클록은 프로그램 플레이(play), 프로그램 레코딩 및 프로그램 플레이백(playback)과 같은 스케줄이 잡힌 프로그램 처리 기능들을 개시하는데 이용될 수 있다. 나아가, 프로그램 특정 정보는, 도 1의 시스템이 전체 프로그램을 형성하기 위해서 원하는 채널을 튜닝하고, 데이터 패킷들을 조합하게 하는 조건적 액세스, 네트워크 정보 및 식별/링크 데이터를 포함한다. 프로그램 특정 정보는, 또한 보조 프로그램 내용 등급 정보{예컨대, 나이에 기초한 적합 등급(age based suitability rating)}, 프로그램 안내 정보{예컨대, 전자 프로그램 안내(EPG : Electronic Program Guide)} 및 방송 프로그램들과 관련된 설명 문자(text)뿐만 아니라 이러한 보조 정보의 식별 및 조합을 지원하는 데이터를 포함한다.
트랜스포트 디코더(55)는 MPEG 호환형 비디오, 오디오 및 서브-화상 스트림을 MPEG 디코더(65)에 제공한다. 비디오 및 오디오 스트림은 선택된 채널 프로그램 내용을 나타내는 압축된 비디오 및 오디오 데이터를 포함한다. 서브-화상 데이터는 등급 정보, 프로그램 설명 정보 등과 같은 채널 프로그램 내용과 관련된 정보를 포함한다.
MPEG 디코더(65)는 랜덤 액세스 메모리(RAM)(67)와 협력하여 유닛(55)으로부터의 MPEG 호환형 패킷화된 오디오 및 비디오 데이터를 디코딩하고 압축해제하며, 압축해제된 프로그램을 나타내는 픽셀 데이터를 디스플레이 프로세서(70)에 제공한다. 디코더(65)는, 내부 OSD 모듈로의 출력(도 2, 도 3 및 도 7을 참조)을 위한 포맷화된 프로그램 안내 데이터를 생성하기 위해서 또한 유닛(55)으로부터의 서브-화상 데이터를 조합하여, 대조하며 및 해석한다. OSD 모듈은, 본 발명에 따라서 디스플레이 장치(75) 상에 표시하기 위한 선택 가능한 메뉴 옵션 및 다른 항목들을 포함하는 서브타이틀, 제어 및 정보 메뉴 디스플레이를 나타내는 픽셀 매핑된 데이터를 생성하도록 서브-화상 데이터 및 다른 정보를 처리하기 위해서 RAM(67)과 협력한다. 디스플레이되는 제어 및 정보 메뉴들은, 사용자가 시청할 프로그램을 선택하게 하며, 시청을 위해 선택된 프로그램을 수신하도록 튜닝하며, 저장 매체(105) 상에 프로그램을 레코딩하며, 매체(105)로부터 프로그램을 플레이백하는 것을 포함하는 장래의 프로그램 처리 기능들의 스케줄을 잡게 한다.
OSD 모듈에 의해 생성된 문자 및 그래픽을 포함하는 제어 및 정보 디스플레이들은 제어기(115)의 지시 하에서 중첩 픽셀 맵 데이터의 형태로 생성된다. OSD 모듈로부터의 중첩 픽셀 맵 데이터는 제어기(115)의 지시 하에서 MPEG 디코더(65)로부터 전달된 압축해제된 픽셀을 나타내는 데이터와 결합되어 동기화된다. 선택된 채널 상의 비디오 프로그램을 나타내는 픽셀 맵 데이터와 이와 관련된 서브-화상 데이터를 결합한 데이터는 디스플레이 프로세서(70)에 의해 인코딩되어 디스플레이되기 위해 장치(75)에 출력된다.
본 발명의 원리들은 지상, 케이블, 위성, 인터넷 또는 컴퓨터 네트워크 방송 시스템들에 적용될 수 있으며, 이러한 시스템들에서 코딩 유형 또는 변조 포맷은 바뀔 수 있을 것이다. 이러한 시스템은, 예컨대 다른 유형의 인코딩된 데이터 스트림들 및 프로그램 특정 정보의 다른 전달 방법들과 관련된 비-MPEG 호환형 시스템들을 포함할 수 도 있다. 나아가, 비록 개시된 시스템이 방송 프로그램들을 처리하는 것으로 설명되지만, 이점은 예시적일 뿐이다. 용어, '프로그램'은, 예컨대 오디오 데이터, 전화 메시지, 컴퓨터 프로그램, 인터넷 데이터 또는 다른 통신 신호들과 같은 임의의 패킷화된 데이터 형태를 나타내는데 사용된다.
도 1의 구조는 배타적이지 않다. 동일한 목적을 성취하기 위해서 다른 구조들이 본 발명의 원리들에 따라서 유도될 수 있다. 나아가, 도 1의 프로세서(25)의 요소들의 기능들은 마이크로프로세서의 프로그래밍된 지시들 내에서 전부 또는 일부 구현될 수 있다. 게다가, 본 발명의 원리들은 임의의 형태의 MPEG 또는 비-MPEG 호환형 전자 프로그램 안내에 응용된다.
이제 도 2를 참조하면, MPEG 디코더(65)와 비디오 RAM(67)이 더 상세하게 예시되어 있다. 디코더(65)는 FIFO 버퍼 메모리(130)를 포함하며, 이 FIFO 버퍼 메모리(130)는 요구시 작은 세그먼트들인 비디오 데이터 패킷들을 트랜스포트 디코더(55)로부터 수신하여, 이들을 상대적으로 더 큰 세그먼트들로 결합하여 메모리 제어기(132)를 통해서 디코딩 및 압축해제를 위해 예비된 RAM(67)의 섹션(section)(134)에 전달한다. 비디오 RAM(67)은 메모리 제어기(132)의 제어 하에서 주소지정된다. RAM(67)의 섹션(134)은 디코딩 및 압축해제 동작 동안에 수신된 비디오 데이터 패킷들을 저장하기 위한 레이트(rate) 버퍼 섹션과, 비디오 정보의 프레임들을 저장하기 위한 프레임 저장 섹션을 포함한다. 비디오 디스플레이 유닛(140)은, 비디오 이미지 성분의 시퀀스를 형성하기 위해서 저장된 비디오 데이터 패킷들을 디코딩하여 압축해제한다. 이를 위해서, 비디오 디스플레이 유닛(140)은 섹션(134)의 디코딩 및 압축해제 부분으로부터 필요시 메모리 제어기(132)를 통해서 데이터를 요청한다. 비디오 이미지 성분들의 시퀀스는 디스플레이 프로세서(70)에 의해 생성된 필드, 라인 및 픽셀 속도 신호들과 동기화된다. 제어기(115)에 의해 생성된 제어 데이터는 제어기 인터페이스 유닛(142)에 의해 수신되어 내부 제어 버스를 통해서 MPEG 디코더(65)의 여러 요소들에 연결된다.
MPEG 디코더(65)의 OSD 부분은 OSD 디스플레이 유닛(144)을 포함하며, 이 OSD 디스플레이 유닛(144)은 이하에서 더 상세하게 논의되는 바와 같이 메모리 제어기(132)를 통해서 RAM(67)의 OSD 헤더 메모리 블록(136) 및 OSD 픽셀 맵, 즉 비트맵 메모리 블록(138)과 통신한다. 비디오 수신기를 초기화하자마자, 제어기(115)는 단일의 픽셀 맵과 이와 관련된 픽셀 맵 헤더 세트들을 생성하여, 이들을 제어 인터페이스(142)와 메모리 제어기(132)를 통해서 메모리의 OSD 픽셀 맵 블록(138) 및 메모리의 OSD 헤더 블록(136)에 저장한다.
출력 멀티플렉서(146)는, OSD 디스플레이 유닛(144)의 제어 하에서 비디오 디스플레이 유닛(140)의 출력(비디오 이미지 성분들)과 OSD 디스플레이 유닛(144)의 출력(그래픽 이미지 성분들)을 결합하여, 이 비디오와 그래픽의 결합 성분을 디스플레이 유닛(75) 상에 디스플레이하기 위해서 디스플레이 프로세서(70)에 전달한다.
이제 도 3을 참조하면, 종래의 OSD 관리 및 제어 배열이 도시된다. 메모리 제어기(132)는, 특히 메모리(67)의 OSD 헤더 블록(136)과 OSD 픽셀 맵 블록(138)에서의 OSD 데이터의 저장 및 검색을 용이하게 하기 위해서 OSD 헤더 포인터(OHP) 레지스터(148)와 메모리 액세스 파일(MAF) 레지스터(150)를 포함한다. 메모리 제어기(132)는 OSD 디스플레이 유닛(144)으로부터의 요청에 응답하여 메모리(67)에서의 OSD 데이터의 저장 및 검색을 관리한다. 비디오 수신기를 초기화하자마자, 복수의 OSD 데이터 구조들이 메모리(67)에 저장된다. 각 OSD 데이터 구조는, 메모리(67)의 헤더 블록(136)에 저장된 OSD 헤더(예컨대, "OSD 1", "OSD 2" 및 "OSD 3" 헤더)와, 메모리(67)의 픽셀 맵 블록(138)에 저장된 OSD 픽셀 맵(예컨대, "OSD 1", "OSD 2" 및 "OSD 3" 픽셀 맵)을 포함한다. 종래의 OSD 버퍼링 기법에 따라서, 픽셀 맵 블록(138)에 저장된 각 OSD 픽셀 맵에 대해 헤더 블록(136)에 저장된 단일의 OSD 헤더가 존재한다. 각 OSD 헤더는 디스플레이 특징 세트뿐만 아니라 픽셀 맵 블록(138)에서의 이와 관련된 픽셀 맵의 메모리 위치를 포함하며, 상기 디스플레이 특징 세트는 이와 관련된 픽셀 맵이 디스플레이 프로세서(70)에 의해 어떻게 처리되며, 디스플레이 유닛(75) 상에 디스플레이되는지를 한정한다. 예컨대, "OSD 1" 헤더는, 이 "OSD 1" 픽셀 맵이 어떻게 처리되고 디스플레이되는지를 한정하는 디스플레이 특징 세트뿐만 아니라 이 "OSD 1" 픽셀 맵의 메모리 위치를 포함한다. 디스플레이 특징들은, OSD 측면 패널들의 존재 유무, 픽셀 압축의 이용, 픽셀당 비트수, YUV 또는 YIQ 측색(colorimetry), 투명도(degree of transparency), OSD 크기, OSD 포맷(예컨대, 비월 방식 또는 순차 방식), OSD 컬러 구성, OSD 혼합비(blending ratio), OSD 해상도, 영상비, 수평 픽셀 듀플리케이션(duplication), 수직 픽셀 듀플리케이션, OSD 스크린 위치를 포함하며, 이들로 제한되지는 않는다. 몇몇 예시적인 OSD 헤더 및 OSD 픽셀 맵 데이터 구조가 도 5에 예시된다. 위에서 논의된 바와 같이, 각 OSD 헤더(167)는 다른 OSD 픽셀 맵(168)과 관련된다.
이제, 도 3과 연계하여 도 4를 참조하면, 종래의 OSD 검색 방법(151)이 도시된다. 처음에, OSD 디스플레이 유닛(144)은, 디스플레이 유닛(75) 상에 OSD(예컨대, 도 5에 도시된 그래픽 이미지)를 디스플레이하기 위해서 단계(152)에서 제어기(115)로부터 OSD 디스플레이 요청을 수신한다. 제어기의 요청에 응답하여, OSD 디스플레이 유닛(144)은, 단계(154)에서 메모리 액세스 요청을 OHP 레지스터(148)에 송신한다. OHP 레지스터(148)는, 단계(156)에서 원하는 OSD 픽셀 맵에 대응하는 OSD 헤더를 MAF 레지스터(150)에 기록함으로써 이러한 요청에 기여한다. OSD 디스플레이 유닛(144)은, 단계(158)에서 픽셀 맵 블록(138)에서의 OSD 픽셀 맵의 위치를 결정하기 위해서 OSD 헤더를 판독한다. 일단 픽셀 맵 위치가 결정되면, OSD 디스플레이 유닛(144)은 메모리 제어기(132)에서 OSD 주소를 세팅(setting)하여, 상기 메모리 제어기(132)에게 MAF 레지스터(150)로 세팅된 주소의 이미지를 판독할 것을 요청한다. 이 후에, OSD 디스플레이 유닛(144)은, 단계(160)에서 검색된 OSD 헤더의 디스플레이 특징들이 OSD 디스플레이 요청의 디스플레이 특징들에 부합하는지를 결정한다. 예컨대, 검색된 헤더의 디스플레이 특징들은 관련된 픽셀 맵이 청색 이미지로 디스플레이(75)의 상단에 디스플레이됨을 지시하는 반면에, 요청된 디스플레이 특징들은 관련된 픽셀 맵이 녹색 이미지로 디스플레이(75)의 하단에 디스플레이됨을 지시할 수 있을 것이다. 만약 OSD 헤더의 디스플레이 특징들이 요청된 OSD 디스플레이 특징들에 부합한다면, OSD 디스플레이 유닛(144)은, 단계(162)에서 OSD 픽셀 맵과 이와 관련된 디스플레이 특징들(OSD 헤더에서 제공됨)을 디스플레이 프로세서(70)에 전달한다. 만약 OSD 헤더의 디스플레이 특징들이 요청된 OSD 디스플레이 특징들에 부합하지 않는다면, OSD 디스플레이 유닛(144)은, 단계(164)에서 이 디스플레이 특징들을 검색된 OSD 헤더에 재기록하고/하거나 OSD 픽셀 맵을 재작성하여, 단계(166)에서 OSD 픽셀 맵(재작성된)과 이와 관련된 헤더(재기록된)를 디스플레이 프로세서(70)에 전달하기 이전에 요청된 디스플레이 특징들을 얻는다. OSD 헤더의 재기록 및/또는 OSD 픽셀 맵의 재작성은, 결국 제어기(115)로부터의 OSD 요청과, 원하는 디스플레이 특징들을 갖는 OSD 디스플레이 사이에 지연을 야기한다. 다시 말해, OSD 헤더 및 이와 관련된 OSD 픽셀 맵을 변경하는데 필요한 다수의 메모리 지시들은 결국 OSD 디스플레이에 지연을 야기한다. 만약 비디오 수신기가 시간이 중요한(time critical) 방법(예컨대, 비디오 프로그램의 디스플레이)에 관련될 때, OSD 디스플레이 요청이 발생한다면, OSD 디스플레이에서의 지연은 결국 사용자에게 디스플레이되는 비디오의 파괴(disruption), 즉 왜곡(distortion){예컨대, 비디오 변형들(anomalies)}을 야기할 것임을 주의해야 한다.
도 6을 참조하면, 본 발명의 개선된 OSD 픽스맵 레이아웃(layout)이 예시되며, 여기서 단일의 OSD 픽스맵이 다수의 비디오 래스터 크기들 위에 디스플레이될 수 있다. 도 6에 도시된 바와 같이, 픽스맵 레이아웃은 픽스맵(190), 제 1 헤더 세트(198), 제 2 헤더 세트(200) 및 OHP(OSD 헤더 포인터)(202)를 포함한다. 전형적으로, 픽스맵(190)은, 메뉴/안내/등이 디스플레이되는 중심 영역(192)과, 집합적으로 측면 패널들로 지칭되는 좌 측편 및 우 측편 부분들(194 및 196)을 포함한다. 측면 패널들에서 디스플레이되도록 선택되는 픽셀들은, 디스플레이되고 있는 아래에 놓인 비디오 이미지가 4 × 3 포맷인지 또는 16 × 9 포맷인지의 여부에 따라서 회색 또는 투명 픽셀들로 명시될 수 있다. 이처럼, 픽스맵(190)은, 픽스맵의 측면 패널들이 OSD 이미지의 중심 부분이 변경되어 보이지 않게 하면서 두 디스플레이 모드 사이의 크기 차이를 보상하도록 조작될 수 있도록 설계된다.
예시적인 구현으로써, 픽스맵(190)은 540개의 픽셀 라인들을 포함하며, 각 픽셀 라인은 2096개의 픽셀들을 포함한다. 제 1 헤더 세트(198)는 480개의 개별 헤더들을 포함하며(또는 단 하나의 헤더를 포함), 제 2 헤더 세트(200)는 540개의 개별 헤더들을 포함한다. 제 1 헤더 세트 및 제 2 헤더 세트들에서의 개별 헤더들은 서로 연쇄적으로 연결되며(chained together), 이 헤더들 각각은 픽스맵(190)에서의 단일 픽셀 라인을 지시한다. 본 발명의 픽스맵 레이아웃을 사용함으로써, 다른 디스플레이 모드들(즉, 2H 모드 및 2.14H 모드)에서 다른 비디오 래스터들 사이에서 단일의 픽스맵을 사용할 수 있을 것이다. 상세하게, 제 1 헤더 세트(198)의 480개의 헤더들 각각은 2096개의 픽셀 폭을 갖는 픽스맵(190)의 단일의 연속적인 픽셀 라인을 지시한다. 제 2 헤더 세트(200)의 540개의 헤더들 각각은 1920개의 픽셀 폭을 갖는 픽스맵(190)의 단일의 연속적인 픽셀 라인을 지시한다. 채널이 변경될 때, OHP(202)는 제 1 헤더 세트(198)의 480개의 연쇄적으로 연결된 헤더들을 선택하거나(2H 모드에서), 제 2 헤더 세트(200)의 540개의 연쇄적으로 연결된 헤더들을 선택할 수 있다(2.14H 모드에서).
2.14H 모드에서 픽스맵에 대한 폭을 선택하기 위해서, 제 2 헤더 세트(200)의 헤더들 각각은 픽스맵의 수평방향 픽셀 부분(예컨대, 2096개의 픽셀중 1920개의 픽셀)만을 선택함을 주의해야 한다. 그러므로, 픽스맵(190)에서 540개의 픽셀 라인을 지시하기 위해서 제 2 헤더 세트(200)의 540개의 헤더들 각각을 사용해야 한다. 그러나, 2H 모드에서 픽스맵에 대한 폭을 선택하기 위해서 제 1 헤더 세트(198)의 480개의 헤더들 각각은 픽스맵의 수평방향의 모든 픽셀들(예컨대, 2096개의 픽셀중 2096개의 픽셀)을 선택한다. 그러므로, 대안적인 구현으로서, 도 6에 도시된 바와 같이, 단일의 헤더가 픽스맵의 480개의 중심 픽셀 라인들을 지시하기 위해서 제 1 헤더 세트(198)에서 사용될 수 있다.
이제, 도 7을 참조하면, 본 발명의 개선된 OSD 관리 및 제어 배열이 예시된다. 본 발명의 배열에 따라서, OSD 데이터 구조는 비디오 수신기를 초기화하자마자 메모리(67)에 저장된다. 좀더 상세하게, 본 발명의 OSD 데이터 구조는 메모리(67)의 픽셀 맵 블록(138)에 저장된 단일의 OSD 픽스맵을 포함한다. 이 픽스맵은 540개의 픽셀 라인을 포함하며, 이러한 픽셀 라인 각각은 2096개의 픽셀들을 포함한다. 또한, OSD 데이터 구조는 메모리(67)의 헤더 블록(136)에 저장된 제 1 헤더 세트 및 제 2 헤더 세트를 포함한다. 제 1 헤더 세트는 480개의 개별 헤더들을포함하며(또는 위에서 논의된 바와 같이 단 하나의 헤더를 포함할 수 도 있다), 제 2 헤더 세트는 540개의 개별 헤더들을 포함한다. 제 1 헤더 세트 및 제 2 헤더 세트의 개별 헤더들은 메모리(67)의 헤더 블록(136)에서 서로 연쇄적으로 연결된다. 각 개별 헤더는 메모리(67)의 픽셀 맵 블록(138)에 저장된 이와 관련된 픽셀 라인의 메모리 위치를 포함한다.
이제, 도 7과 연계하여 도 8을 참조하면, 본 발명의 예시적인 픽스맵 검색 방법(170)이 도시된다.
단계(172)에서, OSD 디스플레이 유닛(144)은 제어기(115)로부터 OSD 디스플레이 요청을 수신한다. 이 디스플레이 요청은 시청되고 있는 채널의 디스플레이 모드에 관한 정보를 포함한다.
단계(174)에서, 수신된 OSD 디스플레이 요청에 기초하여, OSD 디스플레이 유닛(144)은 디스플레이 요청의 디스플레이 모드를 결정(또는 검출)한다.
단계(176)에서, 디스플레이 요청에 따라서, OSD 디스플레이 유닛(144)은 검출된 디스플레이 모드에 기초하여 헤더 포인터를 OHP 레지스터(148)에 송신한다. 상세하게, 만약 검출된 디스플레이 모드가 2H 모드라면, 송신된 헤더 포인터는 제 1 헤더 세트(198)를 선택할 것이다. 만약 검출된 디스플레이 모드가 2.14H 모드라면, 송신된 헤더 포인터는 제 2 헤더 세트(200)를 선택할 것이다.
단계(178)에서, OHP 레지스터(148)는, 선택된 헤더 세트에서 제 1 헤더(또는, 후속적인 헤더)를 검색하여 이 검색된 헤더를 MAF 레지스터(150)에 기록함으로써 요청에 기여한다.
단계(180)에서, OSD 디스플레이 유닛(144)은, 픽셀 맵 블록(138)에 저장된 이와 관련된 픽셀 라인의 위치를 결정하기 위해서 검색된 헤더를 분석한다.
단계(182)에서, OSD 디스플레이 유닛(144)은 검색된 헤더와 이와 관련된 픽셀 라인을 디스플레이 프로세서(70)에 전달한다. 이 단계에서, 선택된 헤더 세트에서 검색된 헤더는, 시청되고 있는 채널의 디스플레이 모드에 따라서 디스플레이될 픽셀의 개수(1920개의 픽셀 또는 2096개의 픽셀)를 선택한다.
단계(184)에서, 디스플레이 프로세서(70)는 중심 영역(192)의 픽셀들을 컬러 픽셀들로 디스플레이하고, 측면 패널의 선택된 부분의 픽셀들은 회색 또는 투명 픽셀들로 디스플레이한다.
단계(186)에서, OSD 디스플레이 유닛(144)은 현재의 헤더에 연쇄적으로 연결된 후속적인 헤더가 선택된 헤더 세트에 존재하는지를 결정한다. 만약 후속적인 헤더가 선택된 헤더 세트에 존재한다면, 동작은 픽스맵에서 후속적인 픽셀 라인을 디스플레이하기 위해서 단계(178)로 복귀한다. 선택된 헤더 세트의 마지막 헤더가 처리될 때까지 단계(178)에서 단계(186)까지의 방법이 처리된다.
제 1 헤더 세트(198)가 단 하나의 헤더를 포함하는 경우, 이 헤더는 픽스맵의 중심에 있는 480개의 픽셀 라인들을 지시할 것임을 주의해야 한다. 그러므로, OSD 디스플레이 유닛(144)은 한 번에 중심에 있는 480개의 픽셀 라인을 검색하여, 이들을 모두 디스플레이 프로세서(70)에 전달하며, 디스플레이 프로세서(70)는 비디오 이미지 위에 중심에 있는 480개의 픽셀 라인들을 더 디스플레이 한다.
요약하자면, 본 발명은 다수의 비디오 래스터 크기들 위에 단일의 픽스맵을 디스플레이 할 수 있다. 메모리 공간을 절약하는 것 이외에, 본 발명은 TV 시스템을 위한 디스플레이 속도를 또한 개선한다. 따라서, 어떤 의미에서는, "하나의 크기로 모든 경우에 적합하게 한다(one size fits all)"는 표현이 본 발명의 픽스맵에 대한 적절한 설명이다. 비록 본 발명이 N(N = 2)개의 디스플레이 모드에서 하나의 픽스맵을 사용함에 관하여 설명되었지만, N은 2보다 더 클 수 있음(N > 2)을 주의해야 한다. 예컨대, 임의의 N에 대해, N개의 헤더 세트들이 존재할 것이다. 본 발명은 N개의 디스플레이 모드들중 지금 디스플레이되고 있는 것을 검출할 수 있으며, N개의 헤더 세트들 중 하나는 그에 따른 픽스맵의 적절한 부분을 선택할 수 있다. 따라서, 단일의 픽스맵이 N개의 디스플레이 모드들중 가장 큰 래스터 크기를 포함할 만큼 크기만 하면, 본 발명은 단일 픽스맵을 가지고 N개의 디스플레이 모드들중 임의의 모드를 수용할 수 있다.
본 발명은 바람직한 실시예들을 참조하여 설명되었지만, 첨부된 청구항에 의해 한정된 바와 같이 본 발명의 사상과 범위에서 벗어나지 않으면서 여러 변형들이 본 실시예들에 대해 이뤄질 수 있음이 분명하다.

Claims (20)

  1. 제 1 디스플레이 모드에서 제 1 래스터(raster) 크기를 포함하며, 제 2 디스플레이 모드에서 제 2 래스터 크기를 포함하는 적어도 두 개의 래스터 크기들 사이에서 픽스맵(pixmap)(190)을 디스플레이하기 위한 방법으로서,
    복수의 픽셀 라인을 포함하는 픽스맵(190)을 저장하는 단계와;
    디스플레이 모드가 상기 제 1 디스플레이 모드 상태인지 또는 상기 제 2 디스플레이 모드 상태인지를 검출하는 단계와;
    상기 검출된 디스플레이 모드에 따라서 상기 픽스맵을 조정하는 단계를,
    특징으로 하는 픽스맵 디스플레이 방법.
  2. 제 1항에 있어서,
    제 1 헤더 세트(198)를 저장하는 단계와;
    제 2 헤더 세트(200)를 저장하는 단계와;
    상기 검출된 디스플레이 모드가 상기 제 1 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 1 래스터 크기에 맞도록 조정하기 위해서 상기 제 1 헤더 세트(198)를 사용하는 단계와;
    상기 검출된 디스플레이 모드가 상기 제 2 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 2 래스터 크기에 맞도록 조정하기 위해서 상기 제 2 헤더 세트(200)를 사용하는 단계를,
    더 특징으로 하는 픽스맵 디스플레이 방법.
  3. 제 2항에 있어서, 상기 제 1 헤더 세트(198) 및 제 2 헤더 세트(200)는 복수의 헤더를 포함하며, 상기 방법은,
    상기 제 1 헤더 세트(198)의 헤더들을 연쇄적으로 연결하는 단계와;
    상기 제 2 헤더 세트(200)의 헤더들을 연쇄적으로 연결하는 단계를,
    더 특징으로 하는 픽스맵 디스플레이 방법.
  4. 제 3항에 있어서,
    상기 제 1 디스플레이 모드에서 상기 픽스맵(190)의 픽셀 라인들중 하나를 지시하기 위해서 상기 제 1 헤더 세트(198)의 헤더들 각각을 사용하는 단계와;
    상기 제 2 디스플레이 모드에서 상기 픽스맵(190)의 픽셀 라인들중 하나를 지시하기 위해서 상기 제 2 헤더 세트(200)의 개별 헤더들 각각을 사용하는 단계를,
    더 특징으로 하는 픽스맵 디스플레이 방법.
  5. 제 4항에 있어서,
    상기 제 1 디스플레이 모드에서 상기 픽셀 라인들 각각에서 다수의 픽셀을 선택하기 위해서 상기 제 1 헤더 세트(198)의 헤더들 각각을 사용하는 단계와;
    상기 제 2 디스플레이 모드에서 상기 픽셀 라인들 각각에서 다수의 픽셀을선택하기 위해서 상기 제 2 헤더 세트(200)의 헤더들 각각을 사용하는 단계를,
    더 특징으로 하는 픽스맵 디스플레이 방법.
  6. 제 5항에 있어서, 상기 제 1 디스플레이 모드와 상기 제 2 디스플레이 모드는 상기 디스플레이된 픽셀 라인들 각각에 다른 다수의 픽셀 라인들과 다른 다수의 픽셀들을 디스플레이하는 것을 특징으로 하는, 픽스맵 디스플레이 방법.
  7. 제 6항에 있어서, 상기 제 1 디스플레이 모드는, 각각 2096개의 픽셀들을 포함하는 480개의 픽셀 라인들을 디스플레이하며, 상기 제 2 디스플레이 모드는, 각각 1920개의 픽셀들을 포함하는 540개의 픽셀 라인을 디스플레이하는 것을 특징으로 하는, 픽스맵 디스플레이 방법.
  8. 제 6항에 있어서, 상기 제 1 디스플레이 모드는 2H 모드이며, 상기 제 2 디스플레이 모드는 2.14H 모드인 것을 특징으로 하는, 픽스맵 디스플레이 방법.
  9. 제 1 디스플레이 모드에서 제 1 래스터 크기를 포함하며, 제 2 디스플레이 모드에서 제 2 래스터 크기를 포함하는 적어도 두 개의 래스터 크기들 사이에서 픽스맵(190)을 디스플레이하기 위한 방법으로서,
    복수의 픽셀 라인을 포함하는 픽스맵(190)을 저장하는 단계와;
    하나의 헤더를 포함하는 제 1 헤더 세트(198)를 저장하는 단계와;
    복수의 헤더를 포함하는 제 2 헤더 세트(200)를 저장하는 단계와;
    디스플레이 모드가 상기 제 1 디스플레이 모드 상태인지 또는 상기 제 2 디스플레이 모드 상태인지를 검출하는 단계와;
    상기 검출된 디스플레이 모드에 따라서 상기 픽스맵(190)을 조정하는 단계를,
    특징으로 하는 픽스맵 디스플레이 방법.
  10. 제 9항에 있어서,
    상기 검출된 디스플레이 모드가 상기 제 1 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 1 래스터 크기에 맞도록 조정하기 위해서 상기 제 1 헤더 세트(198)를 사용하는 단계와;
    상기 검출된 디스플레이 모드가 상기 제 2 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 2 래스터 크기에 맞도록 조정하기 위해서 상기 제 2 헤더 세트(200)를 사용하는 단계를,
    더 특징으로 하는 픽스맵 디스플레이 방법.
  11. 제 1 디스플레이 모드에서 제 1 래스터 크기를 포함하며, 제 2 디스플레이 모드에서 제 2 래스터 크기를 포함하는 적어도 두 개의 래스터 크기들 사이에서 픽스맵(190)을 디스플레이하기 위한 장치로서,
    복수의 픽셀 라인을 포함하는 픽스맵(190)을 저장하기 위한 수단과;
    디스플레이 모드가 상기 제 1 디스플레이 모드 상태인지 또는 상기 제 2 디스플레이 모드 상태인지를 검출하기 위한 수단과;
    상기 검출된 디스플레이 모드에 따라서 상기 픽스맵(190)을 조정하기 위한 수단을,
    특징으로 하는 픽스맵 디스플레이 장치.
  12. 제 11항에 있어서,
    제 1 헤더 세트(198)를 저장하기 위한 수단과;
    제 2 헤더 세트(200)를 저장하기 위한 수단과;
    상기 검출된 디스플레이 모드가 상기 제 1 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 1 래스터 크기에 맞도록 조정하기 위해서 상기 제 1 헤더 세트(198)를 사용하기 위한 수단과;
    상기 검출된 디스플레이 모드가 상기 제 2 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 2 래스터 크기에 맞도록 조정하기 위해서 상기 제 2 헤더 세트(200)를 사용하기 위한 수단을,
    더 특징으로 하는 픽스맵 디스플레이 장치.
  13. 제 12항에 있어서, 상기 제 1 및 제 2 헤더 세트(198, 200)는 복수의 헤더들을 포함하며, 상기 장치는,
    상기 제 1 헤더 세트(198)의 헤더들을 연쇄적으로 연결하기 위한 수단과;
    상기 제 2 헤더 세트(200)의 헤더들을 연쇄적으로 연결하기 위한 수단을,
    더 특징으로 하는 픽스맵 디스플레이 장치.
  14. 제 12항에 있어서,
    상기 제 1 디스플레이 모드에서 상기 픽스맵(190)의 상기 픽셀 라인들중 하나를 지시하기 위해서 상기 제 1 헤더 세트(198)의 헤더들 각각을 사용하기 위한 수단과;
    상기 제 2 디스플레이 모드에서 상기 픽스맵(190)의 상기 픽셀 라인들중 하나를 지시하기 위해서 상기 제 2 헤더 세트(200)의 개별 헤더들 각각을 사용하기 위한 수단을,
    더 특징으로 하는 픽스맵 디스플레이 장치.
  15. 제 14항에 있어서,
    상기 제 1 디스플레이 모드에서 상기 픽셀 라인들 각각에서 다수의 픽셀을 선택하기 위해서 상기 제 1 헤더 세트(198)의 헤더들 각각을 사용하기 위한 수단과;
    상기 제 2 디스플레이 모드에서 상기 픽셀 라인들 각각에서 다수의 픽셀을 선택하기 위해서 상기 제 2 헤더 세트(200)의 헤더들 각각을 사용하기 위한 수단을,
    더 특징으로 하는 픽스맵 디스플레이 장치.
  16. 제 12항에 있어서, 상기 제 1 디스플레이 모드와 상기 제 2 디스플레이 모드는 상기 디스플레이된 픽셀 라인들 각각에서 다른 다수의 픽셀 라인과 다른 다수의 픽셀들을 디스플레이하는 것을 특징으로 하는, 픽스맵 디스플레이 장치.
  17. 제 16항에 있어서, 상기 제 1 디스플레이 모드는, 각각 2096개의 픽셀들을 포함하는 480개의 픽셀 라인들을 디스플레이하며, 상기 제 2 디스플레이 모드는, 각각 1920개의 픽셀들을 포함하는 540개의 픽셀 라인을 디스플레이하는 것을 특징으로 하는, 픽스맵 디스플레이 장치.
  18. 제 16항에 있어서, 상기 제 1 디스플레이 모드는 2H 모드이며, 상기 제 2 디스플레이 모드는 2.14H 모드인 것을 특징으로 하는, 픽스맵 디스플레이 장치.
  19. 제 1 디스플레이 모드에서 제 1 래스터 크기를 포함하며, 제 2 디스플레이 모드에서 제 2 래스터 크기를 포함하는 적어도 두 개의 래스터 크기들 사이에서 픽스맵(190)을 디스플레이하기 위한 장치로서,
    복수의 픽셀 라인을 포함하는 픽스맵(190)을 저장하기 위한 수단과;
    하나의 헤더를 포함하는 제 1 헤더 세트(198)를 저장하기 위한 수단과;
    복수의 헤더들을 포함하는 제 2 헤더 세트(200)를 저장하기 위한 수단과;
    디스플레이 모드가 상기 제 1 디스플레이 모드 상태인지 또는 상기 제 2 디스플레이 모드 상태인지를 검출하기 위한 수단과;
    상기 검출된 디스플레이 모드에 따라서 상기 픽스맵(190)을 조정하기 위한 수단을,
    특징으로 하는 픽스맵 디스플레이 장치.
  20. 제 19항에 있어서,
    상기 검출된 디스플레이 모드가 상기 제 1 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 1 래스터 크기에 맞도록 조정하기 위해서 상기 제 1 헤더 세트를 사용하기 위한 수단과;
    상기 검출된 디스플레이 모드가 상기 제 2 디스플레이 모드일 때, 상기 픽스맵(190)을 상기 제 2 래스터 크기에 맞도록 조정하기 위해서 상기 제 2 헤더 세트(200)를 사용하기 위한 수단을,
    더 특징으로 하는 픽스맵 디스플레이 장치.
KR1020010025721A 2000-05-12 2001-05-11 Ｏｓｄ 헤더들을 연쇄적으로 연결함으로써 다수의 비디오 래스터 크기들에 걸쳐 단일의 ｏｓｄ 픽스맵을 사용하기 위한 방법 및 시스템 KR100767776B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US20405300P 2000-05-12 2000-05-12
US60/204,053 2000-05-12

Publications (2)

Publication Number Publication Date
KR20010104265A true KR20010104265A (ko) 2001-11-24
KR100767776B1 KR100767776B1 (ko) 2007-10-17

Family

ID=22756422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010025721A KR100767776B1 (ko) 2000-05-12 2001-05-11 Ｏｓｄ 헤더들을 연쇄적으로 연결함으로써 다수의 비디오 래스터 크기들에 걸쳐 단일의 ｏｓｄ 픽스맵을 사용하기 위한 방법 및 시스템

Country Status (8)

Country Link
US (1) US7202912B2 (ko)
EP (1) EP1154642B1 (ko)
JP (1) JP4623860B2 (ko)
KR (1) KR100767776B1 (ko)
CN (1) CN1237787C (ko)
DE (1) DE60121252T2 (ko)
MX (1) MXPA01004804A (ko)
MY (1) MY129829A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3689074B2 (ja) * 2002-08-13 2005-08-31 株式会社東芝 情報記憶媒体及びその再生装置
JP3988990B2 (ja) * 2002-08-27 2007-10-10 株式会社リコー 符号変換装置、符号変換方法、プログラム及び記録媒体
KR101005443B1 (ko) * 2003-07-21 2011-01-05 톰슨 라이센싱 Ｏｓｄ혹은 그래픽 중심 모드에서 입력 신호 변화에 따른온-스크린 변동을 피하기 위한 시스템과 방법
JP4122456B2 (ja) * 2003-09-18 2008-07-23 船井電機株式会社 画像データ圧縮方法
JP2005197930A (ja) * 2004-01-06 2005-07-21 Funai Electric Co Ltd 地上波ディジタル放送受信機及びディジタル放送受信機
JP4458925B2 (ja) * 2004-05-14 2010-04-28 キヤノン株式会社 映像処理装置
TWI248762B (en) * 2004-11-10 2006-02-01 Realtek Semiconductor Corp Video processing device and method thereof
KR100743520B1 (ko) * 2005-01-04 2007-07-27 삼성전자주식회사 비디오 스케일러 및 스케일링 방법
JP2007228167A (ja) * 2006-02-22 2007-09-06 Funai Electric Co Ltd パネル型映像表示装置および液晶テレビジョン
TWI404041B (zh) * 2008-12-01 2013-08-01 Mstar Semiconductor Inc 自動調整螢幕上顯示資訊的裝置與方法
JP5423425B2 (ja) * 2010-01-25 2014-02-19 富士通モバイルコミュニケーションズ株式会社 画像処理装置
US9947071B2 (en) 2014-06-27 2018-04-17 Samsung Electronics Co., Ltd. Texture pipeline with online variable rate dictionary compression
US10115177B2 (en) 2014-06-27 2018-10-30 Samsung Electronics Co., Ltd. Online texture compression and decompression in hardware
CN106937068A (zh) * 2017-02-14 2017-07-07 广东九联科技股份有限公司 一种机顶盒录像系统及方法
US10860399B2 (en) 2018-03-15 2020-12-08 Samsung Display Co., Ltd. Permutation based stress profile compression
US10776957B2 (en) 2018-10-02 2020-09-15 Samsung Electronics Co., Ltd. Online image compression in hardware
US10803791B2 (en) 2018-10-31 2020-10-13 Samsung Display Co., Ltd. Burrows-wheeler based stress profile compression
US11308873B2 (en) 2019-05-23 2022-04-19 Samsung Display Co., Ltd. Redundancy assisted noise control for accumulated iterative compression error
US11245931B2 (en) 2019-09-11 2022-02-08 Samsung Display Co., Ltd. System and method for RGBG conversion

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE428161B (sv) 1981-10-14 1983-06-06 Philips Svenska Ab Anleggning for atergivning av valbar bakgrundsinformation kombinerad med valbar overlagringsinformation pa en bildskermsanordning samt anvendning av en dylik presentationsanleggning
FR2602363B1 (fr) 1986-07-31 1989-04-28 Picard Michel Procede pour definir et modifier une partition sur l'espace de memorisation d'un support non effacable
US5020003A (en) 1988-09-29 1991-05-28 At&T Bell Laboratories Graphics controller image creation
US5420605A (en) 1993-02-26 1995-05-30 Binar Graphics, Inc. Method of resetting a computer video display mode
US5489947A (en) 1994-06-17 1996-02-06 Thomson Consumer Electronics, Inc. On screen display arrangement for a digital video signal processing system
US5534942A (en) 1994-06-17 1996-07-09 Thomson Consumer Electronics, Inc. On screen display arrangement for digital video signal processing system
US5640502A (en) 1994-08-05 1997-06-17 Thomson Consumer Electronics, Inc. Bit-mapped on-screen-display device for a television receiver
JP3645619B2 (ja) 1995-06-23 2005-05-11 富士写真フイルム株式会社 画像データの記録再生方法
WO1997005743A1 (en) * 1995-08-02 1997-02-13 Thomson Consumer Electronics, Inc. Linked list structure onscreen display
US5745095A (en) 1995-12-13 1998-04-28 Microsoft Corporation Compositing digital information on a display screen based on screen descriptor
US5936606A (en) * 1996-04-15 1999-08-10 Winbond Electronics Corp. On-screen edit/display controller
US6480238B1 (en) * 1996-10-16 2002-11-12 Thomson Licensing S.A. Apparatus and method for generating on-screen-display messages using field doubling
US6128037A (en) 1996-10-16 2000-10-03 Flashpoint Technology, Inc. Method and system for adding sound to images in a digital camera
ES2180803T3 (es) 1996-10-16 2003-02-16 Thomson Multimedia Inc Aparato y metodo para generar mensajes de presentacion en pantalla (osd) que usan duplicacion de linea.
ES2183011T3 (es) * 1996-10-16 2003-03-16 Thomson Multimedia Inc Aparato y metodo para generar mensajes para presentacion en pantalla utilizando duplicacion de campo.
US6175388B1 (en) * 1996-10-16 2001-01-16 Thomson Licensing S.A. Apparatus and method for generating on-screen-display messages using on-bit pixels
JP3101580B2 (ja) * 1997-02-26 2000-10-23 三洋電機株式会社 画像記録再生装置
JPH1169251A (ja) * 1997-08-21 1999-03-09 Hitachi Ltd ディジタル放送受信装置
DE19918046B4 (de) * 1998-04-23 2007-02-15 Lg Electronics Inc. Speicherstruktur für Bild-in-Bild-Anzeige bei einer digitalen Videoanzeigeeinheit sowie Verfahren hierfür
DE60024174T2 (de) 1999-07-13 2006-07-06 Thomson Licensing Videoverarbeitungsverfahren und -system mit mehrfach OSD-Formaten

Also Published As

Publication number Publication date
US20020051154A1 (en) 2002-05-02
KR100767776B1 (ko) 2007-10-17
EP1154642B1 (en) 2006-07-05
EP1154642A3 (en) 2004-04-07
CN1326293A (zh) 2001-12-12
JP2002033972A (ja) 2002-01-31
MY129829A (en) 2007-05-31
DE60121252D1 (de) 2006-08-17
JP4623860B2 (ja) 2011-02-02
DE60121252T2 (de) 2007-01-18
EP1154642A2 (en) 2001-11-14
US7202912B2 (en) 2007-04-10
MXPA01004804A (es) 2004-11-10
CN1237787C (zh) 2006-01-18

Similar Documents

Publication Publication Date Title
KR100767776B1 (ko) Ｏｓｄ 헤더들을 연쇄적으로 연결함으로써 다수의 비디오 래스터 크기들에 걸쳐 단일의 ｏｓｄ 픽스맵을 사용하기 위한 방법 및 시스템
EP0986902B1 (en) System and method for changing program guide format
US7705860B2 (en) Full scale video with overlaid graphical user interface and scaled image
JP3918033B2 (ja) サブタイトル送信システム
US8091106B1 (en) Method and apparatus for using DVD subpicture information in a television receiver
KR100769245B1 (ko) 다수의 헤더들을 사용하여 다수의 비디오 래스터 크기들사이에서 단일의 ｏｓｄ 픽스맵을 사용하기 위한 방법 및시스템
MXPA01006282A (es) Metodo y sistema para proporcionar un enlace a programas en una guia de programa.
US6480238B1 (en) Apparatus and method for generating on-screen-display messages using field doubling
KR100773883B1 (ko) 다중 온 스크린 디스플레이 포맷을 포함하는 비디오를 처리하는 방법 및 시스템과, 비디오를 저장하기 위한 온 스크린 디스플레이 메모리
US6911986B1 (en) Method and system for processing video incorporating multiple on screen display formats
US6351292B1 (en) Apparatus and method for generating on-screen-display messages using line doubling
JP4677096B2 (ja) デコーダ内におけるグラフィックディジタル画像データ処理
EP0932977B1 (en) Apparatus and method for generating on-screen-display messages using field doubling
KR20050056441A (ko) 디스플레이장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 13