KR20010097295A - Manufacturing method for display - Google Patents
Manufacturing method for display Download PDFInfo
- Publication number
- KR20010097295A KR20010097295A KR1020000021252A KR20000021252A KR20010097295A KR 20010097295 A KR20010097295 A KR 20010097295A KR 1020000021252 A KR1020000021252 A KR 1020000021252A KR 20000021252 A KR20000021252 A KR 20000021252A KR 20010097295 A KR20010097295 A KR 20010097295A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- pvdf
- forming
- dielectric layer
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/26—Sealing together parts of vessels
- H01J9/261—Sealing together parts of vessels the vessel being for a flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
- H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
본 발명은 표시소자 제조방법에 관한 것으로, 종래 표시소자 제조방법은 플라즈마 디스플레이 패널에 있어서는 상판유전체를 유기 바인더와 Pb를 40%이상 함유하고 있는 붕규산유리 분말 혼합 페이스트를 600℃ 이하의 온도에서 소성하여 완전소성체를 형성할 수 없어 유기물의 잔존 등에 의한 유전체 내부에 기포가 존재하여 절연파괴 및 투과율이 저하되는 문제점이 있었고, SSD의 경우 유전체와 발광체의 사이에 그 유전체와 발광층의 밀착성을 향상시키기 위해, SOL-GEL법 또는 MOD법으로 평탄층을 형성하여, 공정이 복잡하고, 수율이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 플라즈마 디스플레이 패널 또는 솔리드 스테이트 디스플레이를 제조하는 표시소자 제조방법에 있어서, 상기 플라즈마 디스플레이 패널의 상판 유전층의 상층과 솔리드 스테이트 디스플레이의 평탄화층을 진공증착법에 의해 증착되는 PVDF(PolyVinylDene Fluoride)로 대체하여 기공 감소 및 치밀도를 향상시켜, 광투과율을 향상시킴과 아울러 절연파괴 특성을 향상시키는 효과가 있고, 분말의 제작, 용매와의 혼합에 의한 페이스트 제작, 및 페이스트의 도포 및 소성공정의 진행으로 공정이 복잡한 스크린 프린트법을 사용하지 않고, 공정이 단순한 진공증착법을 사용하여 원가절감 및 생산성을 향상시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device manufacturing method. In the conventional display device manufacturing method, a borosilicate glass powder mixture paste containing 40% or more of an organic binder and Pb in a plasma display panel is baked at a temperature of 600 ° C. or lower. There was a problem in that the dielectric breakdown and transmittance were lowered due to the presence of bubbles in the dielectric due to the remaining of organic matter, and thus the complete plasticity could not be formed.In the case of SSD, in order to improve the adhesion between the dielectric and the light emitting layer between the dielectric and the light emitting body. And forming a flat layer by the SOL-GEL method or the MOD method, the process is complicated, there is a problem that the yield is lowered. In view of the above problems, the present invention provides a display device for manufacturing a plasma display panel or a solid state display, comprising: a PVDF deposited by vacuum deposition on an upper layer of a top dielectric layer of the plasma display panel and a planarization layer of a solid state display; PolyVinylDene Fluoride) can be used to reduce porosity and improve density, improve light transmittance, and improve dielectric breakdown characteristics. Powder production, paste preparation by mixing with solvent, and paste application and The progress of the firing process does not use a complicated screen printing method, and the process has a simple effect of improving the cost and productivity by using a vacuum deposition method.
Description
본 발명은 표시소자 제조방법에 관한 것으로, 특히 표시소자의 유전체층 또는 평탄화층으로 PVDF(polyvinylidene fluoride)를 사용하여 공정을 단순화함과 아울러 표시소자의 특성을 향상시키는데 적당하도록 한 표시소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device manufacturing method, and more particularly, to a display device manufacturing method suitable for simplifying a process and improving characteristics of a display device by using polyvinylidene fluoride (PVDF) as a dielectric layer or a planarization layer of the display device. will be.
도1은 종래 표시소자의 일실시예인 플라즈마 디스플레이 패널의 단면도로서, 이에 도시한 바와 같이 배면 기판(11)의 상부전면에 확산방지막(12)을 증착하고, 그 확산방지막(12)의 상부전면에 금속을 증착하고, 증착된 금속을 패터닝하여 상기 확산방지막(12)의 상부일부에서 일측방향으로 긴 형태의 어드레스전극(13)을 형성하는 단계와; 상기 어드레스전극(13)과 확산방지막(12)의 상부전면에 하판 유전체층(14)을 스크린 프린트법으로 형성하고, 그 하판유전체층(14)과 동일 물질을 사용하여, 상기 형성한 어드레스전극(13)으로 부터 소정거리 이격되는 영역에 하판유전체층(14)의 상부에 격벽(15, BARRIER RIB)을 형성하는 단계와; 상기 격벽(15)과 하판유전체층(14)의 상부전면에 형광체층(16)을 형성하여, 플라즈마 디스플레이 패널의 하판구조를 제작하는 단계와; 전면유리기판(21)의 상부일부에 유지전극(22)을 형성하고, 그 유지전극(22)의 상부일부에 버스전극(23)을 형성하는 단계와; 상기 버스전극(23), 유지전극(22) 및 전면유리기판(21)의 상부에 상판유전체층(24)을 형성하고, 그 상판유전체층(24)의 상부에 보호층(25)를 형성하여 상판구조를 완성하는 단계와; 상기 상판구조와 하판구조를 접합하고, 그 사이 공간에 플라즈마 생성을 위한 가스를 충진하는 단계로 제조된다.FIG. 1 is a cross-sectional view of a plasma display panel according to an exemplary embodiment of the related art display device. As shown in FIG. 1, a diffusion barrier 12 is deposited on an upper surface of a rear substrate 11 and an upper surface of the diffusion barrier 12 is shown. Depositing a metal and patterning the deposited metal to form an address electrode 13 having a long shape in one direction on an upper portion of the diffusion barrier 12; A lower plate dielectric layer 14 is formed on the upper surface of the address electrode 13 and the diffusion barrier 12 by screen printing, and the formed address electrode 13 is formed using the same material as the lower plate dielectric layer 14. Forming a partition wall 15 (BARRIER RIB) on an upper portion of the lower plate dielectric layer 14 in an area spaced apart from the predetermined distance from the substrate; Forming a lower layer structure of the plasma display panel by forming a phosphor layer 16 on the upper surface of the partition wall 15 and the lower plate dielectric layer 14; Forming a sustain electrode 22 on an upper portion of the front glass substrate 21, and forming a bus electrode 23 on an upper portion of the sustain electrode 22; An upper plate dielectric layer 24 is formed on the bus electrode 23, the sustain electrode 22, and the front glass substrate 21, and a protective layer 25 is formed on the upper dielectric layer 24. Completing the steps; Bonding the upper plate structure and the lower plate structure, and filling the space for generating the gas in the space therebetween.
이하, 상기와 같은 종래 플라즈마 디스플레이 패널 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing the conventional plasma display panel as described above will be described in more detail.
먼저, 배면 기판(11)의 상부전면에 확산방지막(12)을 증착한다.First, the diffusion barrier 12 is deposited on the upper surface of the rear substrate 11.
그 다음, 상기 확산방지막(12)의 상부전면에 금속을 증착하고, 증착된 금속을 패터닝하여 상기 확산방지막(12)의 상부일부에서 일측방향으로 긴 형태의 어드레스전극(13)을 형성한다. 이때, 어드레스전극(13)의 제조는 증착후 식각법을 사용하거나, 어드레스전극이 형성될 위치만을 선택적으로 노출시키는 마스크 패턴을 형성하고, 그 마스크 패턴과 동일 수준에서, 노출된 확산방지막(12)의 상부에 위치하는 어드레스전극(13)을 형성한 후, 마스크 패턴을 제거하는 방법을 사용한다.Next, a metal is deposited on the upper surface of the diffusion barrier 12, and the deposited metal is patterned to form an address electrode 13 having a long shape in one direction on an upper portion of the diffusion barrier 12. At this time, the manufacturing of the address electrode 13 uses a post-deposition etching method, or forms a mask pattern that selectively exposes only the position where the address electrode is to be formed, and at the same level as the mask pattern, the exposed diffusion barrier film 12 After forming the address electrode 13 positioned on the top of the mask, a method of removing the mask pattern is used.
그 다음, 상기 어드레스전극(13)과 확산방지막(12)의 상부전면에 하판 유전체층(14)을 형성한다.Next, a lower dielectric layer 14 is formed on the upper surface of the address electrode 13 and the diffusion barrier 12.
그 다음, 배면과 전면 기판 간의 방전거리를 유지함과 아울러 인접한 셀간의 전기적, 광학적 크로스 토크(CROSS TALK)를 방지하기 위하여 상기 하판 유전체층(14)과 동일한 재료를 사용하여 격벽을 형성한다.A barrier rib is then formed using the same material as the lower dielectric layer 14 to maintain the discharge distance between the back and front substrates and to prevent electrical and optical cross talk between adjacent cells.
또한, 그 격벽은 상기 형성한 어드레스전극(13)으로 부터 소정거리 이격되는 영역에 하판유전체층(14)의 상부에 위치하도록 한다.The partition wall is positioned above the lower dielectric layer 14 in a region spaced a predetermined distance from the formed address electrode 13.
그 다음, 상기 격벽(15)과 하판 유전체층(14)의 상부전면에 형광체층(16)을 형성하여, 플라즈마 디스플레이 패널의 하판구조를 제작한다.Subsequently, the phosphor layer 16 is formed on the upper surface of the partition wall 15 and the lower plate dielectric layer 14 to fabricate the lower plate structure of the plasma display panel.
이와 같이 형광체층(16) 까지 형성하여 플라즈마 디스플레이 패널의 하판 구조를 완성하게 된다.Thus, the phosphor layer 16 is formed to complete the lower plate structure of the plasma display panel.
그 다음, 전면 유리기판(21)의 상부일부에 유지전극(22)을 형성한다. 이 유지전극(22)은 버스전극과 어드레스전극에 의해 발생한 플라즈마가 일정하게 유지될 수 있도록 제어하기 위한 것이며, 그 유지전극(22)의 상부일부에 버스전극(23)을 형성한다.Next, the sustain electrode 22 is formed on an upper portion of the front glass substrate 21. The sustain electrode 22 is for controlling the plasma generated by the bus electrode and the address electrode to be constantly maintained, and the bus electrode 23 is formed on an upper portion of the sustain electrode 22.
그 다음, 상기 버스전극(23), 유지전극(22) 및 전면유리기판(21)의 상부에 상판유전체층(24)을 형성한다. 이때 상판유전체층(24)은 플라즈마 방전 시에 이온충격으로 부터 전극을 보호하고, 확산방지막의 역할을 하게 된다.Next, an upper dielectric layer 24 is formed on the bus electrode 23, the sustain electrode 22, and the front glass substrate 21. In this case, the upper dielectric layer 24 protects the electrode from ion shock during plasma discharge and serves as a diffusion barrier.
또한, 그 상판유전체층(24)은 전극과 직접 접촉하는 하층(24-1)과 높은 평활도를 갖는 상층(24-2)으로 구분된다. 하층은 ITO와 버스금속전극과의 화학반응을 방지하기 위해 연화점이 높은 유리를 사용한다. 그리고, 상층은 높은 평활도가 요구되는 관계로 연화점이 하층보다 수십도 낮은 저 연화점 유전체 후막을 수십 ㎛의 두께로 형성한다. 현재 상판 유전체층은 Pb를 약 40% 이상 함유하고 있는 입경 1~2㎛ 크기의 붕규산유리(BOROSILICATE GLASS) 분말에 유기 바인더(BINDER)를 혼합한 페이스트(PASTE)를 스크린 프린트법으로 도포한 후, 550~580℃의 온도에서 소성하여 형성한다. 상판 유전체의 유전율은 10~15의 값을 가지며, 가시광선의 투과율은 중심파장에서 약 85%정도이다.The upper dielectric layer 24 is divided into a lower layer 24-1 in direct contact with the electrode and an upper layer 24-2 having high smoothness. The lower layer uses high softening glass to prevent chemical reaction between ITO and bus metal electrode. In addition, since the upper layer requires a high smoothness, a low softening point dielectric thick film having a softening point several tens of degrees lower than the lower layer is formed to a thickness of several tens of micrometers. At present, the top dielectric layer is coated with a paste (PASTE) mixed with an organic binder (BINDER) in a borosilicate glass powder having a particle size of 1 to 2 μm containing Pb of about 40% or more, followed by screen printing. It forms by baking at the temperature of -580 degreeC. The dielectric constant of the top dielectric has a value of 10 to 15, and the visible light transmittance is about 85% at the center wavelength.
이는 바인더와의 혼합체인 페이스트를 600℃이하의 온도에서 소성함으로써, 완전한 소성체가 되지 못하며, 유기물의 잔존 등에 의하여 유전체 내부에 기포가 존재하여 절연파괴 및 투과율 저하의 원인이된다.This is because the paste, which is a mixture with the binder, is fired at a temperature of 600 ° C. or less, and thus cannot be completely fired, and bubbles are present in the dielectric due to the remaining of organic matters, which causes insulation breakdown and decrease in transmittance.
도2는 종래 표시소자의 다른 실시예인 SSD(SOLID STATE DISPLAY)의 단면도로서, 이에 도시한 바와 같이 Al2O3기판(31)의 상부에 금속전극(32)을 형성하는 단계와; 상기 금속전극(32)의 상부전면에 강유전체층(33)을 형성하는 단계와; 상기 강유전체층(33)의 상부에 MOD 법을 이용하여 평탄화층(34)를 형성하는 단계와; 그 평탄화층(34)의 상부에 발광층(35)을 진공증착법을 이용하여 증착하는 단계와; 상기 발광층(35) 상에 유전층(36)을 증착하고, 그 유전층의 상부에 ITO박막을 도포하고, 패터닝한 후, 소성하여 ITO 전극(37)을 형성하는 단계로 제조된다.FIG. 2 is a cross-sectional view of another embodiment of a solid state display (SSD) of a conventional display device, as shown in this example, forming a metal electrode 32 on an Al 2 O 3 substrate 31; Forming a ferroelectric layer (33) on the upper surface of the metal electrode (32); Forming a planarization layer (34) on top of the ferroelectric layer (33) by MOD method; Depositing a light emitting layer 35 on the planarization layer 34 by vacuum deposition; A dielectric layer 36 is deposited on the light emitting layer 35, an ITO thin film is coated on the dielectric layer, patterned, and then fired to form an ITO electrode 37.
이하, 상기와 같은 종래 SSD의 제조방법을 좀 더 상세히 설명한다.Hereinafter, the manufacturing method of the conventional SSD as described above will be described in more detail.
먼저, 기판으로는 고온소결특성으로 인해 96% Al2O3기판(31)을 사용하고, 기판 위에는 진공증착 또는 스크린 프린팅 방법으로 어드레싱(ADDRESSING)용 금속전극을 약 10㎛의 두께로 형성한다. 이때의 금속전극은 알루미늄으로 제작하며, 사진식각 또는 선택적 증착법을 사용하여 일측방향으로 긴 형태의 다수의 금속전극(32)을 제조한다.First, a 96% Al 2 O 3 substrate 31 is used as a substrate due to high temperature sintering characteristics, and a metal electrode for addressing is formed on the substrate by a vacuum deposition or screen printing method to a thickness of about 10 μm. In this case, the metal electrode is made of aluminum, and a plurality of metal electrodes 32 having a long shape in one direction are manufactured by using photolithography or selective deposition.
그 다음, 상기 금속전극(32)과 노출된 Al2O3기판(31)의 상부에는 높은 절연파괴 특성과 낮은 구동전압을 유지하기 위해서 강유전체층(33)을 형성하게 되는데 일반적으로 페로브스카이트(PEROVSKITE) 결정구조를 가지고 있는 직경 2~3㎛의 SrTiO3, PbTiO3, BaTiO3분말을 유기용제와 혼합하여 50~200㎛의 후막상태로 전극위에 도포한 후, 산화분위기에서 900~1000℃의 온도로 소성한다.Next, a ferroelectric layer 33 is formed on the metal electrode 32 and the exposed Al 2 O 3 substrate 31 to maintain high dielectric breakdown characteristics and low driving voltage. (PEROVSKITE) SrTiO 3 , PbTiO 3 and BaTiO 3 powders with a crystal structure of 2 ~ 3㎛ in diameter are mixed with organic solvent and applied to the electrode in 50 ~ 200㎛ thick film state, and then 900 ~ 1000 ℃ in oxidation atmosphere. It is baked at the temperature of.
이때의 강유전체층(33)은 이후의 공정에서 형성할 발광층(35)을 전기적인 절연파괴로부터 보호하는데 목적이 있으므로 핀홀(PIN HOLE)이 없어야 하고, tanδ가 작아야 한다.At this time, since the ferroelectric layer 33 is intended to protect the light emitting layer 35 to be formed in a subsequent process from electrical breakdown, there should be no pin hole and the tan δ should be small.
그 다음, 상기 강유전체층(33)의 상부에는 강유전체층(33)과 발광층(35)의 밀착성을 향상시키기 위해 졸-겔(SOL-GEL) 또는 MOD방법으로 수 ㎛의 평탄화층(34)을 형성한다.Next, a planarization layer 34 having a thickness of several μm is formed on the ferroelectric layer 33 by sol-gel (SOL-GEL) or MOD to improve the adhesion between the ferroelectric layer 33 and the light emitting layer 35. do.
그 다음, 상기 평탄화층(34)의 상부에 ZnS:Sm(RED), ZnS:Tb(GREEN), CaGa2S4:Ce(BLUE) 발광체를 약 0.5-2㎛의 두께로 형성하여 발광층(35)을 형성한다.Subsequently, ZnS: Sm (RED), ZnS: Tb (GREEN), and CaGa 2 S 4 : Ce (BLUE) emitters are formed on the planarization layer 34 to have a thickness of about 0.5-2 μm. ).
그 다음, 상기 발광층(35)의 상부에 발광체와 이후에 형성할 전극(37) 간의 상호 확산방지를 위해 1~3㎛두께의 유전체층(36)을 형성한다.Next, a dielectric layer 36 having a thickness of 1 to 3 μm is formed on the light emitting layer 35 to prevent mutual diffusion between the light emitting body and the electrode 37 to be formed later.
그 다음, 상기 유전체층(36)의 상부전면에 ITO전극(37)을 상기 금속전극(32)와는 수직으로 교차하는 방향으로 형성한다.Next, an ITO electrode 37 is formed on the upper surface of the dielectric layer 36 in a direction perpendicular to the metal electrode 32.
상기한 바와 같이 종래 표시소자 제조방법은 플라즈마 디스플레이 패널에 있어서는 상판유전체를 유기 바인더와 Pb를 40%이상 함유하고 있는 붕규산유리 분말 혼합 페이스트를 600℃ 이하의 온도에서 소성하여 완전소성체를 형성할 수 없어 유기물의 잔존 등에 의한 유전체 내부에 기포가 존재하여 절연파괴 및 투과율이 저하되는 문제점이 있었고, SSD의 경우 유전체와 발광체의 사이에 그 유전체와 발광층의 밀착성을 향상시키기 위해, SOL-GEL법 또는 MOD법으로 평탄층을 형성하여, 공정이 복잡하고, 수율이 저하되는 문제점이 있었다.As described above, in the conventional display device manufacturing method, in a plasma display panel, a borosilicate glass powder mixed paste containing 40% or more of an organic binder and Pb may be baked at a temperature of 600 ° C. or lower to form a complete plastic body. There is a problem that bubbles exist in the dielectric due to the remaining of organic matters, so that the dielectric breakdown and transmittance are reduced.In the case of SSD, the SOL-GEL method or the MOD is used to improve the adhesion between the dielectric and the light emitting layer between the dielectric and the light emitting body. By forming a flat layer by the method, a process is complicated and there exists a problem that a yield falls.
이와 같은 문제점을 감안한 본 발명은 플라즈마 디스플레이 패널에 있어서,상판유전체층에 기포가 존재하지 않도록 하며, SSD의 경우 단순한 공정을 사용하여 표면조도가 높고, 밀착성이 우수한 평탄화층을 형성할 수 있는 표시소자 제조방법을 제공함에 그 목적이 있다.The present invention in view of the above problems, in the plasma display panel, to prevent the presence of bubbles in the top dielectric layer, in the case of SSD using a simple process to form a flattening layer having a high surface roughness, excellent adhesion The purpose is to provide a method.
도1은 종래 표시소자 제조방법의 일실시예인 플라즈마 디스플레이 패널의 단면도.1 is a cross-sectional view of a plasma display panel according to an embodiment of a conventional method for manufacturing a display device.
도2는 종래 표시소자 제조방법의 다른 실시예인 솔리드 스테이트 디스플레이의 단면도.2 is a cross-sectional view of a solid state display which is another embodiment of the conventional display device manufacturing method.
도3은 본 발명 표시소자 제조방법의 일실시예인 플라즈마 디스플레이 패널의 단면도.3 is a cross-sectional view of a plasma display panel as an embodiment of a method of manufacturing a display device of the present invention.
도4는 본 발명 표시소자 제조방법의 다른 실시예인 솔리드 스테이트 디스플레이의 단면도.4 is a cross-sectional view of a solid state display as another embodiment of a method of manufacturing a display device of the present invention.
***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***
11:배면기판 12:확산방지막11: back substrate 12: diffusion barrier
13:어드레스전극 14:유전체층13: Address electrode 14: Dielectric layer
15:격벽 16:형광체층15: bulkhead 16: phosphor layer
21:전면 유리기판 22:유지전극21: front glass substrate 22: holding electrode
23:버스전극 24:상판유전체층23: bus electrode 24: top dielectric layer
24-1:하층 24-2:상층24-1: Lower layer 24-2: Upper layer
25:보호층25: protective layer
상기와 같은 목적은 플라즈마 디스플레이 패널 또는 솔리드 스테이트 디스플레이를 제조하는 표시소자 제조방법에 있어서, 상기 플라즈마 디스플레이 패널의 상판 유전층의 상층과 솔리드 스테이트 디스플레이의 평탄화층을 진공증착법에 의해 증착되는 PVDF(PolyVinylDene Fluoride)로 대체하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a display device manufacturing method for manufacturing a plasma display panel or a solid state display, PVDF (PolyVinylDene Fluoride) deposited by vacuum deposition on the upper layer of the top dielectric layer of the plasma display panel and the planarization layer of the solid state display It is achieved by the configuration by replacing with, as described in detail with reference to the accompanying drawings, the present invention as follows.
도3은 본 발명 플라즈마 디스플레이 표시소자의 단면도로서, 이에 도시한 바와 같이 배면 기판(11)의 상부전면에 확산방지막(12)을 증착하고, 그 확산방지막(12)의 상부전면에 금속을 증착하고, 증착된 금속을 패터닝하여 상기 확산방지막(12)의 상부일부에서 일측방향으로 긴 형태의 어드레스전극(13)을 형성하는 단계와; 상기 어드레스전극(13)과 확산방지막(12)의 상부전면에 하판 유전체층(14)을 스크린 프린트법으로 형성하고, 그 하판유전체층(14)과 동일 물질을 사용하여, 상기 형성한 어드레스전극(13)으로 부터 소정거리 이격되는 영역에 하판유전체층(14)의 상부에 격벽(15, BARRIER RIB)을 형성하는 단계와; 상기 격벽(15)과 하판유전체층(14)의 상부전면에 형광체층(16)을 형성하여, 플라즈마 디스플레이 패널의 하판구조를 제작하는 단계와; 전면유리기판(21)의 상부일부에 유지전극(22)을 형성하고, 그 유지전극(22)의 상부일부에 버스전극(23)을 형성하는 단계와; 상기 버스전극(23), 유지전극(22) 및 전면유리기판(21)의 상부에 상판유전체층(24)의 하층(24-1)을 형성하는 단계와; 상기 상판유전체층의 하층(24-1)의 상부에 상층(24-2)을 PVDF를 진공증착법으로 증착하여 형성하는 단계와; 상기 상판유전체층(24)의 상부에 보호층(25)을 형성하여 상판구조를 완성하는 단계와; 상기 상판구조와 하판구조를 접합하고, 그 사이 공간에 플라즈마 생성을 위한 가스를 충진하는 단계로 제조된다.FIG. 3 is a cross-sectional view of the plasma display display device of the present invention. As shown in FIG. 3, a diffusion barrier 12 is deposited on the top surface of the back substrate 11, and a metal is deposited on the top surface of the diffusion barrier 12. Patterning the deposited metal to form an address electrode 13 having an elongated shape in one direction on an upper portion of the diffusion barrier 12; A lower plate dielectric layer 14 is formed on the upper surface of the address electrode 13 and the diffusion barrier 12 by screen printing, and the formed address electrode 13 is formed using the same material as the lower plate dielectric layer 14. Forming a partition wall 15 (BARRIER RIB) on an upper portion of the lower plate dielectric layer 14 in an area spaced apart from the predetermined distance from the substrate; Forming a lower layer structure of the plasma display panel by forming a phosphor layer 16 on the upper surface of the partition wall 15 and the lower plate dielectric layer 14; Forming a sustain electrode 22 on an upper portion of the front glass substrate 21, and forming a bus electrode 23 on an upper portion of the sustain electrode 22; Forming a lower layer (24-1) of the upper dielectric layer (24) on the bus electrode (23), sustain electrode (22) and front glass substrate (21); Depositing an upper layer (24-2) on the upper layer (24-1) of the upper dielectric layer by depositing PVDF by vacuum deposition; Forming a protective layer 25 on the upper plate dielectric layer 24 to complete the upper plate structure; Bonding the upper plate structure and the lower plate structure, and filling the space for generating the gas in the space therebetween.
이하, 상기와 같은 본 발명 표시소자의 일실시예인 플라즈마 디스플레이 패널 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing a plasma display panel, which is an embodiment of the display device as described above, will be described in more detail.
먼저, 종래와 동일한 방법으로 배면 기판(11), 확산방지막(12), 어드레스전극(13), 하판 유전체층(14), 격벽(15), 형광체층(16)을 형성하여, 플라즈마 디스플레이 패널의 하판구조를 제작한다.First, the back substrate 11, the diffusion barrier film 12, the address electrode 13, the lower dielectric layer 14, the partition wall 15, and the phosphor layer 16 are formed in the same manner as in the prior art to form a lower panel of the plasma display panel. Build the structure.
그 다음, 전면 유리기판(21)의 상부일부에 유지전극(22)을 형성한다. 이 유지전극(22)은 프린트스크린법 또는 선택적 성장법을 통해 제작할 수 있다.Next, the sustain electrode 22 is formed on an upper portion of the front glass substrate 21. The sustain electrode 22 can be produced by a print screen method or a selective growth method.
그 다음, 그 유지전극(22)의 상부일부에 버스전극(23)을 형성한다.Next, a bus electrode 23 is formed on an upper portion of the sustain electrode 22.
그 다음, 상기 버스전극(23), 유지전극(22) 및 전면유리기판(21)의 상부전면에 스크린 프린트법을 이용하여 상판유전체층(24)의 하층(24-1)을 20~30㎛의 두께로 형성한다.Subsequently, the lower layer 24-1 of the upper dielectric layer 24 is formed on the upper surface of the bus electrode 23, the sustain electrode 22 and the front glass substrate 21 by using a screen printing method. Form to thickness.
그 다음, 상기 하층(24-1)의 상부에 진공증착법을 이용하여 PVDF(polyvinylidene fluoride) 유기박막 유전체를 증착하여, 상판유전체층(24)의 상층(24-2)을 형성한다.Next, a polyvinylidene fluoride (PVDF) organic thin film dielectric is deposited on the lower layer 24-1 by vacuum deposition to form an upper layer 24-2 of the upper dielectric layer 24.
이때의 상층(24-2)은 10~20㎛의 두께로 형성하며, 할로겐 램프를 사용하여, 버스전극(23)과 유지전극(22)이 형성된 상태의 전면 유리기판(1)을 챔버내에 로딩하고, 반응실의 압력을 10-5Torr 정도로 유지시킨다.At this time, the upper layer 24-2 is formed to a thickness of 10 ~ 20㎛, using a halogen lamp, loading the front glass substrate 1 in the state where the bus electrode 23 and the sustain electrode 22 is formed in the chamber The pressure in the reaction chamber is maintained at about 10 -5 Torr.
상기 할로겐 램프를 이용하여 상기 전면 유리기판(1)의 온도를 약 50~70℃로 유지하면서, 발열원의 온도를 분당 5~7℃의 온도로 계속증가시켜 300℃까지 상승시키고, 300℃에서 셔터를 열어 PVDF 박막을 증착시킨다.By using the halogen lamp while maintaining the temperature of the front glass substrate 1 to about 50 ~ 70 ℃, the temperature of the heating source is continuously increased to a temperature of 5 ~ 7 ℃ per minute and raised to 300 ℃, shutter at 300 ℃ Open to deposit the PVDF thin film.
이와 같이 형성된 상층(24-2)은 유전율이 1MHz에서 약 10~15의 범위를 갖게 되며, 100Å이하의 표면조도를 갖게 된다. 또한 일반 스크린 프린트법으로 형성되는 PbO계열의 유전체 보다 매우 낮은 기공율과 잔류카본을 함유하게 됨으로써, 절연파괴 특성이 향상되고, 85% 이상의 높은 광투과 특성을 나타낸다.The upper layer 24-2 formed as described above has a dielectric constant in the range of about 10 to 15 at 1 MHz, and has a surface roughness of 100 μs or less. In addition, by containing a much lower porosity and residual carbon than the PbO-based dielectric formed by the general screen printing method, the dielectric breakdown property is improved, and exhibits high light transmittance of 85% or more.
그 다음, 상기 상층(24-2)의 상부에 보호층(25)을 형성하여 상판을 형성한 후, 상기 제작한 하판과 접착하고, 그 사이에 가스를 주입하여 플라즈마 디스플레이 패널을 제작하게 된다.Thereafter, a protective layer 25 is formed on the upper layer 24-2 to form an upper plate, and then bonded to the prepared lower plate, and a gas is injected therebetween to manufacture a plasma display panel.
도4는 본 발명 표시소자의 다른 실시예인 SSD의 단면도로서, 이에 도시한 바와 같이 Al2O3기판(31)의 상부에 금속전극(32)을 형성하는 단계와; 상기 금속전극(32)의 상부전면에 강유전체층(33)을 형성하는 단계와; 상기 강유전체층(33)의 상부에 진공증착법을 이용하여 PVDF를 증착하여 평탄화층(34)를 형성하는 단계와; ITO 전극(37)의 상부전면에 유전층(36)을 형성하고, 그 유전층의 상부에 발광층(35)을 증착하는 단계와; 상기 PVDF 평탄화층(34)의 열변형을 통해 상기 PVDF 평탄층(34)과 발광층(35)을 접합하는 단계를 통해 제조된다.4 is a cross-sectional view of an SSD according to another embodiment of the display device of the present invention, as shown therein, forming a metal electrode 32 on the Al 2 O 3 substrate 31; Forming a ferroelectric layer (33) on the upper surface of the metal electrode (32); Depositing PVDF on the ferroelectric layer (33) by vacuum deposition to form a planarization layer (34); Forming a dielectric layer 36 on the upper surface of the ITO electrode 37 and depositing a light emitting layer 35 on the dielectric layer; The PVDF flattening layer 34 is manufactured by bonding the PVDF flattening layer 34 and the light emitting layer 35 through thermal deformation.
이하, 상기와 같은 본 발명 표시소자의 일실시예인 SSD 제조방법을 좀 더 상세히 설명한다.Hereinafter, a method of manufacturing an SSD as an embodiment of the display device according to the present invention will be described in more detail.
먼저, 종래와 동일한 방법으로 96% Al2O3기판(31)의 상부에 어드레스 전극(32)을 형성하고, 그 어드레스 전극(32)과 노출된 Al2O3기판(31)의 상부에는 높은 절연파괴 특성과 낮은 구동전압을 유지하기 위해서 강유전체층(33)을 형성한다. 이 또한 종래와 동일하게 페로브스카이트(PEROVSKITE) 결정구조를 가지고 있는 직경 2~3㎛의 SrTiO3, PbTiO3, BaTiO3분말을 유기용제와 혼합하여 50~200㎛의 후막상태로 전극위에 도포한 후, 산화분위기에서 900~1000℃의 온도로 소성하여 형성한다.First, the address electrode 32 is formed on the 96% Al 2 O 3 substrate 31 in the same manner as in the prior art, and the address electrode 32 and the upper portion of the exposed Al 2 O 3 substrate 31 are high. The ferroelectric layer 33 is formed to maintain dielectric breakdown characteristics and low driving voltage. Is also the same as the conventional perovskite (PEROVSKITE) applied on the electrode a SrTiO 3, PbTiO 3, BaTiO 3 powder having a diameter of 2 ~ 3㎛ that has a crystal structure with a thick film state of 50 ~ 200㎛ mixed with an organic solvent Then, it is formed by firing at a temperature of 900 ~ 1000 ℃ in an oxidizing atmosphere.
그 다음, 상기 강유전체층(33)의 상부에 PVDF를 진공증착법으로 증착하여 평탄화층(34)을 형성한다.Next, PVDF is deposited on the ferroelectric layer 33 by vacuum deposition to form a planarization layer 34.
이때의 평탄화층(34)은 상기 플라즈마 디스플레이 패널의 제작예와 같이 압력의 범위를 10-5Torr로 유지하고, 기판온도를 약 50~70℃로 유지하면서, 발열원의 온도를 분당 5~7℃의 온도로 계속증가시켜 300℃까지 상승시키고, 300℃에서 셔터를 열어 PVDF 박막을 증착시켜, 10 내지 20㎛의 두께로 형성한다.At this time, the planarization layer 34 maintains a pressure range of 10 -5 Torr and maintains the substrate temperature at about 50-70 ° C, while maintaining the temperature of the heat generating source at 5-7 ° C per minute, as in the manufacturing example of the plasma display panel. The temperature was increased to 300 DEG C, the temperature was raised to 300 DEG C, the shutter was opened at 300 DEG C, and the PVDF thin film was deposited to form a thickness of 10 to 20 mu m.
평탄화층(34)은 그 강유전체 층의 표면조도를 개선하고, 발광층과의 계면을 안정하게 유지시켜 안정된 전압 및 발광특성을 유지시켜 준다.The planarization layer 34 improves the surface roughness of the ferroelectric layer and maintains a stable interface with the light emitting layer to maintain stable voltage and light emission characteristics.
그 다음, 상판용 투명 기판(도면 미도시)의 상부에 ITO 전극(37)을 형성하고, 그 ITO 전극(37)과 상판용 투명 기판의 상부에 두께 10㎛의 투명절연체 후막 프린트 스크린법을 이용하여 형성함으로써, 유전체층(36)을 형성한다.Next, an ITO electrode 37 is formed on the upper transparent substrate (not shown), and the transparent insulator thick film print screen method having a thickness of 10 µm is used on the ITO electrode 37 and the upper transparent substrate. By forming the dielectric layer 36.
그 다음, 상기 유전체층(36)의 상부에 진공증착법을 통해 ZnS:Sm(RED), ZnS:Tb(GREEN), CaGa2S4:Ce(BLUE) 발광체를 약 0.5-2㎛의 두께로 형성하여 발광층(35)을 형성한다.Next, ZnS: Sm (RED), ZnS: Tb (GREEN), and CaGa 2 S 4 : Ce (BLUE) emitters are formed on the dielectric layer 36 by vacuum deposition to a thickness of about 0.5-2 μm. The light emitting layer 35 is formed.
그 다음, 상기 두 기판을 200 내지 300℃의 온도 분위기로 유지하여, 상기 PVDF 평탄화층(34)을 열변형시켜, ITO전극(37)과 상기 발광층(35)을 상기 ITO전극(37)과 상기 어드레스 전극(32)이 수직으로 교차하는 방향으로 접착하여 소자를 제작한다.Then, the two substrates are maintained in a temperature atmosphere of 200 to 300 ° C., and the PVDF planarization layer 34 is thermally deformed, thereby making the ITO electrode 37 and the light emitting layer 35 the ITO electrode 37 and the The address electrodes 32 are bonded in the direction perpendicular to each other to fabricate the device.
상기한 바와 같이 본 발명 표시소자 제조방법은 표시소자의 유전층을 PVDF 고분자막으로 대체하여, 기공 감소 및 치밀도를 향상시켜, 광투과율을 향상시킴과 아울러 절연파괴 특성을 향상시키는 효과가 있고, 분말의 제작, 용매와의 혼합에 의한 페이스트 제작, 및 페이스트의 도포 및 소성공정의 진행으로 공정이 복잡한 스크린 프린트법을 사용하지 않고, 공정이 단순한 진공증착법을 사용하여 원가절감 및 생산성을 향상시키는 효과가 있다.As described above, the method of manufacturing the display device of the present invention replaces the dielectric layer of the display device with a PVDF polymer film, thereby reducing porosity and density, improving light transmittance, and improving dielectric breakdown characteristics. The production of the paste by mixing with the solvent, the application of the paste, and the progress of the firing process have the effect of improving the cost and productivity by using a simple vacuum deposition method without the complicated screen printing method. .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000021252A KR100351149B1 (en) | 2000-04-21 | 2000-04-21 | Manufacturing method for display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000021252A KR100351149B1 (en) | 2000-04-21 | 2000-04-21 | Manufacturing method for display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010097295A true KR20010097295A (en) | 2001-11-08 |
| KR100351149B1 KR100351149B1 (en) | 2002-09-05 |
Family
ID=19666131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000021252A KR100351149B1 (en) | 2000-04-21 | 2000-04-21 | Manufacturing method for display |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100351149B1 (en) |
-
2000
- 2000-04-21 KR KR1020000021252A patent/KR100351149B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100351149B1 (en) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723945A (en) | Flat-panel display | |
| KR100352534B1 (en) | Spacer structures for use in flat panel displays and methods for forming same | |
| KR100812866B1 (en) | Plasma display panel and method of making the same | |
| KR100232136B1 (en) | Barrier of color plasma display panel and the manufacturing method thereof | |
| KR20000009132A (en) | Manufacturing method of separating wall for plasma display panel and plasma display panel device using it | |
| KR100351149B1 (en) | Manufacturing method for display | |
| CN1271154A (en) | Process for making plasma panel | |
| JPH10302646A (en) | Substrate for plasma display panel and its manufacture | |
| JPH09115434A (en) | Manufacture of plasma display panel | |
| JP3612208B2 (en) | Substrates for plasma display devices | |
| KR100324620B1 (en) | Manufacturing method of fixed bulkhead of plasma display panel | |
| JP3667969B2 (en) | Method for manufacturing plasma display panel | |
| KR100444501B1 (en) | Back Plate of Plasma Display Panel and Method of Fabricating Thereof | |
| KR100444500B1 (en) | Back Plate of Plasma Display Panel and Method of Fabricating Thereof | |
| CN102449723A (en) | Method of manufacture for plasma display panel | |
| KR100348622B1 (en) | Method for fabricating display device of semiconductor | |
| JP3600721B2 (en) | Method for manufacturing plasma display panel | |
| KR100339562B1 (en) | Method for fabricating display device of semiconductor | |
| KR100444514B1 (en) | Back Plate of Plasma Display Panel and Method of Fabricating The same | |
| JPH11162362A (en) | Manufacture of plasma display panel | |
| KR100333413B1 (en) | Method of Fabricating Plasma Display Panel Device | |
| JP2002042668A (en) | Substrate for plasma display device, method of manufacturing the same, and plasma display device using the same | |
| KR20010002192A (en) | Method of Fabricating Barrier Rib and Mold for Forming Barrier Rib | |
| KR100326859B1 (en) | Method of Fabricating Barrier Rib for Plasma Display Panel | |
| KR100570682B1 (en) | Crystallizable glass composition, plasma display panel comprising the same, and method for preparating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060616 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |