KR20010090726A - Method for assembling metal printed conductors as electrodes on a channel plate for ultrawide flat screens - Google Patents

Method for assembling metal printed conductors as electrodes on a channel plate for ultrawide flat screens Download PDF

Info

Publication number
KR20010090726A
KR20010090726A KR1020017003105A KR20017003105A KR20010090726A KR 20010090726 A KR20010090726 A KR 20010090726A KR 1020017003105 A KR1020017003105 A KR 1020017003105A KR 20017003105 A KR20017003105 A KR 20017003105A KR 20010090726 A KR20010090726 A KR 20010090726A
Authority
KR
South Korea
Prior art keywords
layer
attached
path
metal
palladium
Prior art date
Application number
KR1020017003105A
Other languages
Korean (ko)
Inventor
발터마르텐
베버안드레아스
캘버토비아스
다니엘지크부르크하르트
Original Assignee
게르하르트 암라인, 루드비히 비르스
카알-차이스-스티프퉁 트레이딩 에즈 쇼옷트 그라스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 게르하르트 암라인, 루드비히 비르스, 카알-차이스-스티프퉁 트레이딩 에즈 쇼옷트 그라스 filed Critical 게르하르트 암라인, 루드비히 비르스
Publication of KR20010090726A publication Critical patent/KR20010090726A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/14Manufacture of electrodes or electrode systems of non-emitting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2217/00Gas-filled discharge tubes
    • H01J2217/38Cold-cathode tubes
    • H01J2217/49Display panels, e.g. not making use of alternating current
    • H01J2217/492Details
    • H01J2217/49207Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

PDP 및 PALC 로 알려진 최근의 초광폭 평면 스크린은 미세-채널 구조 및 각 채널에 어드레스 전극을 가진 유리 플레이트를 구비한다. 지금까지, 어드레스 전극은, 프린팅 기술을 사용하여 또는 채널 구조에 따른 선택적 스퍼터링에 의해 직접적으로 또는 외부 전류 없이 그리고/또는 갈바닉 방식으로 인쇄된 전도체 구조는 남기면서 부착된 큰-표면 금속층을 선택적으로 에칭함에 의해 간접적으로, 부착되었다. 상기 공지 방법의 결점을 피하기 위해, 본 발명은 어드레스 전극으로서 금속-인쇄 전도체가, 외부 전류 없는 부착 방법만을 사용하여 그리고/또는 갈바닉 방식으로, 선택적으로 전극영역에 부착되는 것을 제공한다.Recent ultrawide flat screens, known as PDPs and PALCs, have a micro-channel structure and a glass plate with address electrodes in each channel. To date, address electrodes selectively etch attached large-surface metal layers leaving printed conductor structures directly or without external current and / or in a galvanic manner using printing techniques or by selective sputtering along the channel structure. By indirectly attached. In order to avoid the drawbacks of the known method, the present invention provides that the metal-printed conductor as the address electrode is optionally attached to the electrode region using only an attachment method without external current and / or in a galvanic manner.

Description

초광폭 평면 스크린용 채널 플레이트에 전극으로서의 금속-인쇄 전도체를 부착하는 방법{METHOD FOR ASSEMBLING METAL PRINTED CONDUCTORS AS ELECTRODES ON A CHANNEL PLATE FOR ULTRAWIDE FLAT SCREENS}METHOD FOR ASSEMBLING METAL PRINTED CONDUCTORS AS ELECTRODES ON A CHANNEL PLATE FOR ULTRAWIDE FLAT SCREENS}

플라즈마 디스플레이 패널(PDP) 및 플라즈마-어드레스드 리퀴드 크리스탈 디스플레이(palsma-addressed liquid crystal display : PALC)와 같은 현대의 대형-스크린 평면 디스플레이 패널은 작동을 위해 유리로 만든 채널 플레이트를 필요로 한다. 이 플레이트에는 배리어(barrier) 또는 분리대라고도 불리는 융기부에 의해 형성된 채널이 제공되고, 수직으로(PDP의 경우) 또는 수평으로(PALC의 경우) 뻗어 있는 한정된 수의 전도 패쓰가 어드레스 전극으로서 구비된다. 이 전극들은 리브(rib)-형태의 융기부들 사이에 부착되는데, 이 융기부는 전극이 형성된 후에 만들어지거나 또는 미리 유리 기판에 형성된다. 도 1은 그러한 채널 플레이트의 전형적인 예를 보인다.Modern large-screen flat panel display panels, such as plasma display panels (PDPs) and plasma-addressed liquid crystal displays (PALCs), require channel plates made of glass for operation. The plate is provided with channels formed by ridges, also called barriers or separators, and are provided as address electrodes with a limited number of conducting paths extending vertically (for PDPs) or horizontally (for PALCs). These electrodes are attached between the rib-shaped ridges, which are made after the electrode is formed or are formed in advance on the glass substrate. 1 shows a typical example of such a channel plate.

현대의 평면 패널 디스플레이, 특히 채널 플레이트의 구조는 관련 문헌에 광범위하게 기술되어 있다.The construction of modern flat panel displays, in particular channel plates, is widely described in the literature.

어드레스 전극을 부착하는 것에는 문제가 있는데, 이는 채널 플레이트의 미세구조 - 리브(rib)-형태 융기부 사이의 거리, 즉 피치(pitch)라고도 불리는 채널 폭은 100 내지 600㎛ 대이다 - 때문이다.Attaching address electrodes is problematic because of the microstructure of the channel plate—the distance between the rib-shaped ridges, ie the channel width, also called pitch, is in the range of 100 to 600 μm.

일본특허 95-077892호에는, 실크 스크린 프린팅 또는 다른 프린팅 공정을 통해 반금속 페이스트(metalloid paste)를 구조에 따라 부착함으로써 어드레스 전극이 채널 플레이트에 형성되는 공정이 기술되어 있다. 이 선행기술의 주요 단점은, 적용가능한 프린팅 공정의 부적절한 해상도 및 금속-함유 프린팅 페이스트의 높은 가격으로, 이는 대형-스크린 평면 패널 디스플레이를 비용-효율적으로 제조하지 못하게 한다. 더우기, 이 공정은 융기부를 아직 구비하지 않은 평면 유리 기판에 전극을 부착하는데에만 적절한 것이다.Japanese Patent 95-077892 describes a process in which an address electrode is formed on a channel plate by attaching a metalloid paste in accordance with a structure through silk screen printing or other printing process. The main disadvantage of this prior art is the inadequate resolution of the applicable printing process and the high price of the metal-containing printing paste, which prevents cost-effective manufacturing of large-screen flat panel displays. Moreover, this process is only suitable for attaching electrodes to flat glass substrates that do not yet have ridges.

미국특허출원 4,359,663호에는, 원하는 전극 물질을 유리 기판에 스퍼터링함에 의해 어드레스 전극을 채널에 부착하는 공정이 기술되어 있다. 이 스퍼터링 공정의 실제적인 단점은 높은 설비투자비용에 따른 높은 생산 비용 및 상대적으로 낮은 기판 처리량이다.US patent application 4,359,663 describes a process for attaching an address electrode to a channel by sputtering a desired electrode material onto a glass substrate. The practical disadvantages of this sputtering process are the high production costs and the relatively low substrate throughput resulting from the high capital investment.

일본특허출원 8-222128호에는, 금속막이 디스플레이의 전체 부위에 부착되는 무전해 및 갈바닉 공정을 통해 디스플레이용 채널 플레이트에 전극을 부착하는 공정이 기술되어 있다. 전극이 디스플레이 영역에서 차지하는 부분은 5-20%이기 때문에, 구조에 따른 전극 형성을 위해, 나머지 95-80%의 디스플레이 영역은 전체-영역부착 이후, 에칭되어야 한다. 그리하여, 이 공정에서는 전기도금조의 금속성분을 부적절하게 사용한다. 결과적으로, 금속-함유 또는 중금속-함유 페기물이 나오는데, 이의 처리에는 많은 비용이 들어간다. 더욱이, 여기에서는 베이스로서 단지 단일의 투명한 전도체층(ITO)만을 언급한다. 그러나, 이 층은 진공 처리(스퍼터링 또는 증발)에 의해서만 부착될 수 있어 액체상태로부터 금속층을 형성하는 장점은 부분적으로 감소한다.Japanese Patent Application No. 8-222128 describes a process of attaching an electrode to a channel plate for display through an electroless and galvanic process in which a metal film is attached to the entire portion of the display. Since the electrode occupies 5-20% of the display area, the remaining 95-80% of the display area must be etched after full-area attachment for electrode formation according to the structure. Thus, this process improperly uses the metal components of the electroplating bath. As a result, metal-containing or heavy metal-containing waste is produced, which is expensive. Moreover, here only the single transparent conductor layer (ITO) is mentioned as the base. However, this layer can be attached only by vacuum treatment (sputtering or evaporation) so that the advantage of forming the metal layer from the liquid state is partially reduced.

본 발명은 무전해 및 갈바닉 금속 부착(electroless and galvanic metal deposition) 공정을 사용하며 대형-스크린 평면 디스플레이 패널용 채널 플레이트에 전극으로서의 금속성 전도 패쓰(metallic conductor path)를 부착하는 공정에 관한 것이다.The present invention relates to a process using an electroless and galvanic metal deposition process and attaching a metallic conductor path as an electrode to a channel plate for a large-screen flat panel display panel.

본 발명의 목적은, 처음에 언급한 이 공정에 기초하여, 부착되는 금속의 소비를 감소시키고, 부가적인 에칭 처리 단계와 관련 위험 폐기물을 없애며, 비싼 진공 처리를 하지 않고, 비용-효율적으로 공정을 수행하는 것이다.It is an object of the present invention, on the basis of this process mentioned at the outset, to reduce the consumption of metals to be deposited, to eliminate additional etching treatment steps and associated hazardous wastes, to avoid costly vacuuming, and to process the process cost effectively. To do.

본 발명에 따르면, 이 목적은, 금속성 전도 패쓰(path)가 무전해 및 갈바닉 부착 공정(electrless and/or galvanic deposition process)을 통해 전극 영역에만 선택적으로 부착되는 것으로 달성된다.According to the invention, this object is achieved in that the metallic conducting path is selectively attached only to the electrode region via an electrless and / or galvanic deposition process.

본 발명에 따른 공정은, 선택적인 무전해 금속 부착 및 갈바닉 금속 부착(전류를 인가하지 않고), 즉 액체 상태로부터의 선택적인 부착 방식을 사용한다. 진공 처리(예를 들어, 스퍼터링 또는 증착)에 비해, 이 공정은 비용-효율적인데, 이는 낮은 투자비용으로 높은 기판 처리량을 제공하기 때문이다. 더욱이, 고 진공 기술에 비해, 클린 룸 등급 요건이 실제적으로 더 느슨하다. 본 발명에 따른 공정은, 특히, 상기 일본 특허출원의 경우 처럼 전체-영역의 금속층 형성(metallization)이 일어나지 않고, 전자 패쓰가 유리 기판에 선택적으로 구조에 따라 형성된다는 점에서 이러한 장점들을 갖는다. 이는 금속 소비를 최소 10 만큼 감소시킨다. 더욱이, 상기의 일본 특허 출원에 따른 공정에서처럼 후속의 에칭 단계를 필요로 하지 않는다. 이러한 처리 단계들을 필요로 하지 않으며, 본 발명에 따른 공정은 또한 처리 비용이 비싼 금속 함유 또는 중금속 함유 폐기물을 산출하지 않는다.The process according to the invention uses selective electroless metal deposition and galvanic metal deposition (without application of current), ie selective attachment from the liquid state. Compared to vacuum processing (eg sputtering or deposition), this process is cost-effective because it provides high substrate throughput at low investment costs. Moreover, compared to high vacuum technology, the clean room rating requirements are practically looser. The process according to the invention has these advantages, in particular, in that the full-region metallization does not occur as in the case of the Japanese patent application, and the electronic path is selectively formed depending on the structure of the glass substrate. This reduces metal consumption by at least 10. Moreover, no subsequent etching step is required as in the process according to the above Japanese patent application. It does not require such treatment steps, and the process according to the invention also does not yield expensive metal-containing or heavy metal-containing waste.

다른 기술 분야에서, 예를 들어, LCD 셀과 같은 평면 전자 부품의 컨택 데크(contact deck) 또는 미세 회로용 전도 패쓰 등을 만드는데, 특히 레이저 빔을 사용하여 기판에 구조에 따라 금속층을 부착하는 것이 알려져 있다.In other technical fields, for example, contact decks or conductive paths for microcircuits of planar electronic components such as LCD cells, etc., are known, in particular using a laser beam to attach metal layers depending on the structure to the substrate. have.

전형적으로, 대형-면적의 금속층 형성(metallization)은 마스킹에 의해 선택적으로 부착되고 제거된다. 그러나, 이 공정은 PDP 또는 PALC 용 전극을 부착하는데 적절하지 않은데, 여기에는 대각선 42인치 이상의 큰 면적의 금속층형성(metallization)이 요구되기 때문이다. 또한, 레이저에 의해 큰-면적의 기판을 구조에 맞춰 금속층을 형성하는 것은 비경제적이다.Typically, large-area metallization is selectively attached and removed by masking. However, this process is not suitable for attaching electrodes for PDP or PALC, since it requires a large area of metallization of 42 inches or more diagonally. In addition, it is uneconomical to form a metal layer in conformity with the structure of a large-area substrate by laser.

더욱이, 배리어 리브(barrier rib)의 측면은 레이저 빛에 쉽게 노출될 수 없어 보호층을 원하는 대로 제거하는 것은 불가능하다. 그러나, PDP 또는 PALC 채널 플레이트의 생산에서는, 리브-형태 융기부의 측면을 따라 모든 금속이 완전히 제거되어야하는 것이 요구된다.Moreover, the sides of the barrier ribs cannot be easily exposed to laser light, making it impossible to remove the protective layer as desired. However, in the production of PDP or PALC channel plates it is required that all metals be removed completely along the side of the rib-shaped ridges.

유럽특허 534 576 B1호에는, 더욱이 유리 기판에 전자회로용 전도 패쓰를 선택적으로 부착하는 공정이 기술되어 있는데, 부착될 패쓰 구조의 반대형상(negative)을 가진 마스크가 엑시머 레이저의 빔 패쓰(beam path)에 노출된다. 마스크로부터 나오는 레이저 빔은 평평한 석영 유리 기판으로 가는데, 상기기판의 후측은 환원 구리조(reductive copper bath)와 접촉하고 있다. 이는 레이저 유도(laser induced) 얇은 구리 패쓰가 원하는 구조, 형상(structure)에 따라 선택적으로 부착되게 한다. 이 공정은 다시 레이저, 더우기 특별한 레이저를 사용하는 것을 필요로 하기 때문에, 채널 플레이트와 같은 큰-면적의 유리 기판에는 적절하지 않다. 더욱이, 여기서는 비싼 석영 유리를 사용해야 하는데, 단지 이런 타입의 유리만이 요구되는 엑시머 레이저의 빛을 투과할 수 있고 선택적인 후측 구리 부착을 가능하게 하기 때문이다.EP 534 576 B1 further describes a process for selectively attaching a conductive path for an electronic circuit to a glass substrate, wherein a mask having a negative shape of the path structure to be attached is a beam path of an excimer laser. ). The laser beam from the mask goes to a flat quartz glass substrate, the rear side of which is in contact with a reductive copper bath. This allows laser induced thin copper paths to be selectively attached according to the desired structure, structure. This process is again not suitable for large-area glass substrates, such as channel plates, as it requires the use of lasers, moreover special lasers. Moreover, expensive quartz glass should be used here, since only this type of glass can transmit the light of the excimer laser required and allows for selective backside copper attachment.

이 방법들에 대조적으로, 본 발명에 따른 공정은, 선택적인 어드레스 전극 형성을 위한 진공 기술을 사용하지 않고 큰 표면에 적절한 공정들만을 사용한다. 더욱이, 본 공정은 베이스층으로서의 투명한 전도층 또는 석영 유리 또는 레이저를 필요로하지 않는다. 부가적으로, 본 발명에 따른 공정은 리브-형태의 융기부 또는 배리어 리브(barrier rib)가 이미 구비된 채널 플레이트에 쉽게 사용될 수 있다.In contrast to these methods, the process according to the invention uses only those processes that are suitable for large surfaces without using vacuum techniques for the formation of selective address electrodes. Moreover, this process does not require a transparent conductive layer or quartz glass or laser as the base layer. In addition, the process according to the invention can easily be used for channel plates already equipped with rib-shaped ridges or barrier ribs.

본 발명에 따른 공정은 PDP/PALC 패널의 채널 구조에 특히 장점을 갖는데, 채널 벽의 균일한 금속층 형성(homogeneous metallization)도 또한 가능하기 때문이다.The process according to the invention has particular advantages for the channel structure of PDP / PALC panels, since homogeneous metallization of the channel walls is also possible.

기판을 거칠게 하는 것도 또한 유리한데, 이는 점착성을 향상시키기 때문이다.Roughening the substrate is also advantageous because it improves tack.

더욱이, 본 발명에서는 단일의 물질 또는 다층 형태로, 전류를 인가해서 또는 전류의 인가없이 부착하는데 적절한 모든 금속 및 금속 합금을 사용하는 것이 가능하다.Moreover, it is possible in the present invention to use all metals and metal alloys suitable for attachment in the form of a single material or multilayer, with or without the application of current.

전자제품용 인쇄회로기판 또는 전자회로용 유리 기판을 만들 때, 구성요소를 연결시키도록 금속성 전도 패쓰를 형성하기 위해 선택적인 무전해 부착법을 사용하는 것이 선행기술(독일특허 44 38 779 A1 과 유럽특허 0 083 458 B1)을 통해 알려져 있다. 그러나, 이 공정은, 약 10년동안 알려져 왔는데, 다른 치수 및 다른 경계 조건 때문에 채널 플레이트의 채널을 선택적으로 코팅하는데에는 적절하지 않다.When making printed circuit boards for electronic products or glass substrates for electronic circuits, the use of selective electroless deposition methods to form metallic conductive paths to connect components is known in the art (German Patent 44 38 779 A1 and European Patents). 0 083 458 B1). However, this process has been known for about 10 years and is not suitable for selectively coating channels of channel plates because of different dimensions and different boundary conditions.

그리하여, 이는 대형-스크린 평면-패널 디스플레이용 채널 플레이트에 전극으로서의 금속성 전도 패쓰를 부착하는 기술에는 어떤 영향을 끼치지 않았는데, 대형-스크린 평면-패널 디스플레이용 채널 플레이트에 전극으로서의 금속성 전도 패쓰를 부착하는 것은 큰-면적의 금속층 부착 원리에 의해 조절되었고 마스킹에 의해 전도 패쓰를 선택적으로 현상하였다.Thus, this did not have any effect on the technique of attaching a metallic conductive path as an electrode to a channel plate for a large-screen flat-panel display, while attaching a metallic conductive path as an electrode to a channel plate for a large-screen flat-panel display. It was controlled by the large-area metal layer attachment principle and selectively developed conductive paths by masking.

전도 패쓰를 형성하는데에는 다수의 방법이 있다. 본 발명의 다른 특성에 따라, 먼저 얇은 전도 패쓰가 무전해 방식으로 부착되고, 이후 갈바닉 또는 화학 부착을 통해 증대되면, 특별한 장점이 얻어진다. 먼저 얇은, 전체-영역의 전도층이 개시 층(starter layer)으로 부착되고 다음 이 층의 전극이 형성될 표면이 갈바닉 방식으로 및/또는 무전해 방식으로 선택적으로 덮여지고 선택적으로 증대된다면, 장점이 있는 것으로 밝혀졌다. 마지막으로, 이 얇은 전체-면적의 개시층에서 전극영역 외측은 다시 제거된다. 될 수 있으면, 전극 영역은 자가-조절(self-adjusting) 마스크를 통해 선택적으로 증대된다.There are many ways to form the conducting path. According to another feature of the invention, special advantages are obtained if the thin conductive path is first attached in an electroless manner and then augmented through galvanic or chemical attachment. The advantage is that if a thin, full-area conductive layer is first attached to the starter layer and then the surface on which the electrode of this layer is to be selectively covered and optionally enlarged in a galvanic and / or electroless manner Turned out to be. Finally, the electrode area outside is removed again in this thin full-area starting layer. Where possible, the electrode regions are selectively augmented through a self-adjusting mask.

다른 방식으로는, 먼저 얇은, 전체-영역의 전도층을 개시층으로 부착함으로써 공정이 수행되는데, 사진 현상공정(photolithography)에 의해 구조에 맞게 형성되고 갈바닉 또는 무전해 방식으로 증대된다.Alternatively, the process is performed by first attaching a thin, full-area conductive layer to the initiation layer, which is formed to conform to the structure by photolithography and augmented in a galvanic or electroless manner.

전도성 개시층은 최대 500㎚ 의 층 두께, 될 수 있으면 200㎚의 층 두께로 부착된 금속 또는 전도성 옥사이드(oxide)이다.The conductive initiation layer is a metal or conductive oxide deposited with a layer thickness of up to 500 nm, possibly 200 nm.

선택적인 전도 패쓰의 구조형성을 하기 위해, 전체 채널 플레이트를 덮는 포토 레지스트와 전도 패쓰 구조에 대응하는 양 마스크(positive mask)를 사용하는 사진현상공정(photolithography)에 의해 채널 플레이트에 구조가 형성된다면, 채널 플레이트에 어드레스 전극으로서 금속성 전도 패쓰를 부착하는 본 공정의 다른 장점이 얻어진다. 사진현상공정을 통해 규정된 자유 패쓰는 팔라듐 핵생성이 되고, 나머지 영역에서 포토 레지스트가 벗겨지며, 마지막으로, 핵생성된 패쓰에, 금속성 전도 패쓰가 액체 상태에서 부착되고 여기에 최소 하나의 보호층이 제공된다. 이 방법으로 상대적으로 작은 양의 금속을 사용하는 점착성 전도 패쓰가 보장된다.If the structure is formed in the channel plate by photolithography using a photoresist covering the entire channel plate and a positive mask corresponding to the conductive path structure to form a selective conductive path structure, Another advantage of the present process of attaching a metallic conductive path as an address electrode to the channel plate is obtained. The free path defined by the photodevelopment process results in palladium nucleation, photoresist stripping in the remaining areas, and finally, in the nucleated path, a metallic conductive path is attached in the liquid state and at least one protective layer thereon. This is provided. In this way an adhesive conductive path using a relatively small amount of metal is ensured.

대안으로, 선택적인 전도 패쓰의 구조형성을 위해, 팔라듐 핵이 전도 패쓰 구조에 따라 선택적으로 부착되고 핵생성 패쓰에 금속성 전도 패쓰가 액체상태에서 부착되며 여기에 최소 하나의 보호층이 제공된다는 점에서 본 공정은 유리하게 수행될 수 있다.Alternatively, for the formation of a selective conductive path, the palladium nucleus is selectively attached according to the conductive path structure, the metallic conductive path is attached in the liquid state to the nucleation path, and at least one protective layer is provided thereto. This process can be carried out advantageously.

선택적인 팔라듐 핵 부착에는 몇몇 방법들이 있다. 일 실시예에 따르면, 팔라듐 핵을 부착하는데 잉크 젯 기술이 사용된다. 다른 방식으로, 본 발명의 다른 실시예에 따르면, 기계적으로 또는 사진현상공정을 통해 구조가 형성된, 전도 패쓰 구조에 따른 구멍을 갖는 마스크를 사용하여 채널 플레이트를 블래스팅하거나 에칭함에 의해 팔라듐 핵을 선택적으로 부착할 수 있다. 이는 팔라듐 조(palladiumbath)로부터의 선택적인 핵생성을 위한, 덮이지 않은 패쓰 영역을 거칠게 한다.There are several methods for selective palladium nucleation. According to one embodiment, ink jet technology is used to attach the palladium nuclei. Alternatively, according to another embodiment of the present invention, the palladium nucleus is selectively selected by blasting or etching the channel plate using a mask having holes according to the conductive path structure, the structure being formed mechanically or through a photolithography process. Can be attached. This roughens the uncovered path area for selective nucleation from a palladium bath.

본 공정을 수행하는 다른 방식에서는, 선택적으로 전도 패쓰를 부착하기 위해 먼저, 팔라듐 핵으로 전체 채널 플레이트를 덮는다. 다음, 전체 채널 플레이트를 덮는 포토 레지스트와 마스크를 사용하는 사진현상공정을 통해 선택적으로 금속을 패쓰에 부착함으로써 전극 구조용 패쓰가 만들어진다. 나머지 영역에서 하부에 팔라듐 핵을 갖는 포토 레지스트는 벗겨지고, 부착되어진 전도 패쓰에는 최소 하나의 보호층이 제공된다. 전체 영역 팔라듐 핵생성은 연속적인 금속층은 아니고 단지 각 독립 핵들이 분포된 것이다. 그리하여, 기껏해야 매우 얇은 전체-영역의 개시층이 필요되어지고, 상기한 바와 같이 선택적으로 증대된다.In another way of carrying out this process, the entire channel plate is first covered with a palladium nucleus to selectively attach the conducting path. Next, an electrode structural path is made by selectively attaching a metal to the path through a photolithography process using a photoresist and a mask covering the entire channel plate. In the remaining areas, the photoresist having the palladium nucleus at the bottom is stripped off, and the attached conductive path is provided with at least one protective layer. Full-area palladium nucleation is not a continuous metal layer, but merely a distribution of individual nuclei. Thus, at most very thin, full-area initiation layers are needed and are optionally enlarged as described above.

"사진현상방식의 구조형성(photolithographic structuring)"이라는 용어는 다음의 단계를 포함하는 것으로 이해되어져야 한다 : 포토 레지스트의 도포, 노광, 현상, 기판의 노광 부위 에칭, 포토 레지스크를 벗김(또는 리프트-오프(lift-off)와 같은 유사한 공정).The term "photolithographic structuring" should be understood to include the following steps: application of photoresist, exposure, development, etching of exposed areas of the substrate, peeling off (or lift) of the photoresist. Similar process such as lift-off).

유리와의 반응을 막기 위해 전체-영역 팔라듐 핵생성 층 하부의 전체 영역에 SiO2확산 배리어를 가하는 것이 유리하다.It is advantageous to apply a SiO 2 diffusion barrier to the entire area underneath the full-area palladium nucleation layer to prevent reaction with the glass.

본 공정은 무전해 또는 갈바닉 부착공정에 금속 또는 금속 합금을 사용함으로 인해 특히 비용-효율적으로 수행될 수 있는데, 이는 전류를 전송하는 기능과 함께 부식 보호 및 스퍼터 보호 기능도 수행한다. 본 발명의 일 실시예에 따르면, 전극 물질은, 금속성 부식 방지제와 함께 니켈 및/또는 구리로 구성되면 유리한데,부식 방지 금속은 무전해 방식으로 부착될 수 있는 것으로, 될 수 있으면 니켈, 팔라듐 또는 금 인것이 좋다. 대안으로, 전극 물질은 금속성 부식 방지제와 함께 니켈 및/또는 귀금속으로 구성되어도 장점을 갖는다. 이 경우, 귀금속은 팔라듐, 은 또는 금과 같은, 무전해 또는 갈바닉 방식으로 부착될 수 있는 금속이고, 부식 방지 금속은 무전해 방식으로 부착될 수 있는 것으로, 될 수 있으면 니켈, 팔라듐 또는 금 인것이 좋다.The process can be performed particularly cost-effectively due to the use of metals or metal alloys in electroless or galvanic deposition processes, which also carry out corrosion protection and sputter protection as well as the ability to carry current. According to one embodiment of the invention, it is advantageous if the electrode material consists of nickel and / or copper together with a metallic corrosion inhibitor, the corrosion resistant metal can be attached in an electroless manner, preferably nickel, palladium or It is good to be gold. Alternatively, the electrode material has the advantage of being composed of nickel and / or precious metals together with metallic corrosion inhibitors. In this case, the precious metal is a metal that can be attached in an electroless or galvanic manner, such as palladium, silver or gold, and the corrosion resistant metal can be attached in an electroless manner, preferably nickel, palladium or gold. good.

무전해 부착에서, 금속은 환원조(reductive bath)에 존재한다. 예를 들어, 구리가 부착된다면, 환원 구리조(reductive copper bath)가 제공되는데, "케미컬 구리(chemical copper)" 라고도 불리며, 금속의 자가촉매적인 부착을 가능하게 한다.In electroless deposition, the metal is present in a reductive bath. For example, if copper is attached, a reductive copper bath is provided, also referred to as "chemical copper", which allows for self-catalytic attachment of metals.

하기의 예들은 본 발명에 따른 공정 과정을 자세히 설명하고 그 장점을 명확히 보인다.The following examples illustrate the process according to the invention in detail and clearly show its advantages.

예 1 (도2)Example 1 (Figure 2)

평평한 AF45 유리 기판(100 ×100 ×3 ㎜3)의 일측은, 2㎛ 두께로 양 레지스트(positive resist)(포토 레지스트), 예를 들어, (Shipley 1818)로 코팅되고 요구되는 전극 구조에 대응하는 마스크를 통해 선택적으로 노광된다(단계1). 현상 후, 기판은 불화수소 암모늄 용액에 3분간 담그어진다. 이로 인해 유리 표면을 약간 화학적으로 거칠게 하여 금속이 유리에 더 잘 붙게 한다. 유리 기판은 단지 유리의 한쪽 면만이 용액에 노출되도록 프레임에 고정된다. 유리 기판은 5% 염산 주석(Ⅱ)염화물 용액에 담궈지고 증류수로 30초간 헹궈지며, 팔라듐 핵생성을 시작하기 위해 1분간 0.05% 염산 팔라듐(Ⅱ)염화물 용액에 담궈진다(단계2). 다음 유리 기판은 흐르는 증류수에서 1분간 헹궈진다. 아세톤에 담금으로써 포토 레지스트는 벗겨진다. 이로 인해 팔라듐 핵만이 유리에 남는데, 이는 계속되는 전극의 구조 형성에 필요한 것이다(단계 3).One side of the flat AF45 glass substrate (100 × 100 × 3 mm 3) is coated with a positive resist (photoresist), for example (Shipley 1818), 2 m thick, corresponding to the required electrode structure. It is selectively exposed through a mask (step 1). After development, the substrate is immersed in an ammonium hydrogen fluoride solution for 3 minutes. This causes the glass surface to be slightly chemically roughened, allowing the metal to stick to the glass better. The glass substrate is fixed to the frame such that only one side of the glass is exposed to the solution. The glass substrate is immersed in 5% tin (II) hydrochloride solution, rinsed with distilled water for 30 seconds, and soaked in 0.05% palladium (II) hydrochloride solution for 1 minute to start palladium nucleation (step 2). The glass substrate is then rinsed for one minute in running distilled water. The photoresist is stripped off by dipping in acetone. This leaves only the palladium nuclei in the glass, which is necessary for the subsequent formation of the electrode's structure (step 3).

이렇게 처리된 유리는 온도 70℃, 케미컬 니켈 조(chemical nickel bath : Ni 성분 4.5 g/ℓ, 차아인산염 성분 22 g/ℓ, pH 값 4.5)에 1분간 담그어진다. 이로 인해 150 ㎚의 두께와 사진현상공정에서 규정되는 폭으로 니켈 패쓰가 선택적으로 부착된다(단계 4). 더 잘 부착되기 위해 이 전도 패쓰는 200℃에서 건조된다. 이렇게 선택적으로 니켈-도금된 유리는 40℃, 캐미컬 구리 조(chemical copper bath : Cu 성분 2.5 g/ℓ,포르말린 농도 37% 8 ㎖/ℓ, pH 값 8.2)에 45분간 담그어지는데, 이로 인해 니켈에 2.5㎛의 구리가 부착된다.(단계 5). 이제 구리 패쓰는 부식 방지를 위해 니켈-도금된다. 기판은 5% 염산 주석(Ⅱ)염화물 용액에 30초간 담궈지고 증류수로 15초간 헹궈지며, 활성조(activator : Pd 성분 50 ㎎/ℓ, pH 값 2)에 30초간 담궈진다. 증류수로 헹군 후, 유리 기판은 다시 상기 케미컬 니켈 용액에 5분간 65℃로 담궈지는데, 이로 인해 1㎛ 두께의 니켈-인 층(nickel phosphorous layer)이 형성되어 부식 방지 역할을 한다(단계 6).The glass thus treated is immersed in a chemical nickel bath (chemical nickel bath: Ni component 4.5 g / l, hypophosphite component 22 g / l, pH value 4.5) for 1 minute. This selectively attaches a nickel path to a thickness of 150 nm and a width specified in the photolithography process (step 4). The conductive paths are dried at 200 ° C. for better adhesion. This selectively nickel-plated glass is immersed in a 40 ° C., chemical copper bath (2.5 g / l Cu component, formalin concentration 37% 8 ml / l, pH value 8.2) for 45 minutes. 2.5 μm of copper is attached to the sample (step 5). Copper paths are now nickel-plated to prevent corrosion. The substrate is immersed in a 5% tin (II) hydrochloride solution for 30 seconds, rinsed with distilled water for 15 seconds, and immersed in an activator (50 mg / L Pd component, pH value 2) for 30 seconds. After rinsing with distilled water, the glass substrate was again immersed in the chemical nickel solution at 65 ° C. for 5 minutes, thereby forming a 1 μm thick nickel phosphorous layer to act as a corrosion protection (step 6).

예 2 (도 2)Example 2 (FIG. 2)

팔라듐 핵을 직접 구조에 따라 부착하기 위해 잉크 젯 기술이 사용된다는 점만을 제외하고는, 유리 기판에는 다시 예 1에서와 같이, 팔라듐 핵이 선택적으로 제공된다. 그렇게 처리된 기판은 상기의 케미컬 니켈 조에 70℃로 1분간 담궈지는데, 이로 인해 프린팅 기술에 의해 규정되는 폭을 갖는 150 ㎚ 두께의 니켈 패쓰가 선택적으로 부착된다(단계 4). 프린팅 공정 후, 층은 200℃에서 열적으로 고정된다. 이렇게 선택적으로 니켈-도금된 유리는 전술한 구리조에 40℃로 45분간 담궈지는데, 이로 인해 니켈에 2,5 ㎛ 두께의 구리층이 부착된다(단계 5). 이제 구리 패쓰는 부식 방지를 위해 니켈-도금된다. 기판은 5% 염산 주석(Ⅱ)염화물 용액에 30초간 담궈지고 증류수로 15초간 헹궈지며, 예 1에서 언급된 활성조에 30 초간 담궈진다. 증류수로 헹군 후, 유리 기판은 다시 상기의 케미컬 니켈 용액에 65 ℃로 5분간 담궈진다. 이로 인해 1 ㎛ 두께의 니켈 인 층(nickel phosphorous layer)이 형성되어 부식 방지 기능을 한다(단계 6).The glass substrate is optionally provided with a palladium nucleus again, as in Example 1, except that ink jet technology is used to attach the palladium nuclei directly according to the structure. The substrate thus treated is immersed in the chemical nickel bath at 70 ° C. for 1 minute, thereby selectively attaching a 150 nm thick nickel path having a width defined by the printing technique (step 4). After the printing process, the layer is thermally fixed at 200 ° C. This optionally nickel-plated glass is immersed in the copper bath described above for 40 minutes at 40 ° C., which attaches a 2,5 μm thick layer of copper to nickel (step 5). Copper paths are now nickel-plated to prevent corrosion. The substrate is immersed in 5% tin (II) hydrochloride solution for 30 seconds, rinsed with distilled water for 15 seconds, and immersed in the activation bath mentioned in Example 1 for 30 seconds. After rinsing with distilled water, the glass substrate was again immersed in the chemical nickel solution at 65 ° C. for 5 minutes. This results in the formation of a 1 μm thick nickel phosphorous layer that provides corrosion protection (step 6).

예 3 (도 3)Example 3 (FIG. 3)

유리에 금속이 잘 부착되도록 유리 표면을 약간 화학적으로 거칠게 하기 위하여, 평평한 D 263 유리 기판(100 ×100 ×3 ㎜3)이 불화수소 암모늄 용액에 5분간 담그어진다. 유리 기판은 단지 유리의 한쪽 면만이 용액에 노출되도록 프레임에 고정된다. 유리 기판은 5% 염산 주석(Ⅱ)염화물 용액에 담궈지고 증류수로 30초간 헹궈지며, 팔라듐 핵생성을 시작하기 위해 1분간 0.05% 염산 팔라듐(Ⅱ)염화물 용액에 담궈진다(단계1). 다음, 유리 기판은 흐르는 증류수에서 1분간 헹궈진다.To slightly chemically roughen the glass surface so that the metal adheres well to the glass, a flat D 263 glass substrate (100 × 100 × 3 mm 3) is immersed in the ammonium bifluoride solution for 5 minutes. The glass substrate is fixed to the frame such that only one side of the glass is exposed to the solution. The glass substrate is immersed in a 5% tin (II) hydrochloride solution, rinsed with distilled water for 30 seconds, and soaked in 0.05% palladium (II) hydrochloride solution for 1 minute to start palladium nucleation (step 1). The glass substrate is then rinsed for one minute in running distilled water.

다음, 네거티브 포토 레지스트(3 ㎛)가 유리의 화학처리된 쪽 면에 도포되고대응 마스크로 구조형성된다(단계 2). 이렇게 처리된 유리는 전술한 니켈조에 60℃로 1분간 담궈진다. 이로 인해 니켈 패쓰가 사진현상공정으로 규정된 폭과 100 ㎚ 두께로 선택적으로 부착된다(단계 3). 이렇게 선택적으로 니켈-도금된 유리는 전술한 구리조에 40 ℃ 로 45분간 담궈지는데, 이로 인해 니켈에 2.5 ㎛ 의 구리가 부착된다(단계 4). 100 g/ℓ의 농도로 합성제 에틸렌디아민 테트라아세틱 산(ethylenediamine tetraacetic acid : EDTA) 을 함유하는 알칼리 수용액(10% 수산화 나트륨 용액)에 담금에 의해 포토 레지스트와 그 하부의 팔라듐 핵은 벗겨진다(단계 5). 그리고 구리 패쓰는 부식 방지를 위해 니켈-도금된다. 기판은 5% 염산 주석(Ⅱ)염화물 용액에 30초간 담궈지고 증류수로 15초간 헹궈지며, 전술한 활성조(activator)에 30초간 담궈진다. 증류수로 헹군 후, 유리 기판은 다시 상기 케미컬 니켈 용액에 5분간 담궈진다. 이로 인해 1㎛ 두께의 니켈-인 층이 형성되어 부식 방지 기능을 한다(단계 6).Next, a negative photoresist (3 mu m) is applied to the chemically treated side of the glass and structured with a corresponding mask (step 2). The glass thus treated is dipped in the aforementioned nickel bath at 60 ° C. for 1 minute. This causes the nickel path to be selectively attached to the width and 100 nm thickness defined by the photolithography process (step 3). This optionally nickel-plated glass is immersed in the copper bath described above at 40 ° C. for 45 minutes, thereby attaching 2.5 μm of copper to nickel (step 4). The photoresist and its underlying palladium nucleus are stripped by dipping in an aqueous alkali solution (10% sodium hydroxide solution) containing the synthetic ethylenediamine tetraacetic acid (EDTA) at a concentration of 100 g / l ( Step 5). And the copper paths are nickel-plated to prevent corrosion. The substrate is soaked in 5% tin (II) hydrochloride solution for 30 seconds, rinsed with distilled water for 15 seconds, and soaked in the above-described activator for 30 seconds. After rinsing with distilled water, the glass substrate is again dipped in the chemical nickel solution for 5 minutes. This results in the formation of a 1-micron thick nickel-phosphorus layer to provide corrosion protection (step 6).

예 4 (도 4)Example 4 (FIG. 4)

평평한 AF45 유리 기판(200 ×150 ×3 ㎜3)이 실크-스크리닝(silk-screening)에 의해 기계적 레지스트로 코팅된다(단계 1). 그리하여 구조가 형성된 유리 기판에 산화 알미늄 그레인(aluminum oxide grains)을 사용하는 블레스팅 처리가 수행된다(단계 2). 블래스팅 후, 레지스트는 벗겨지고 유리 기판의 블래스팅에 의해 거칠게 된 구조만 남는다(단계 3). 이로 인해 ca 5 ㎛ 깊이의 채널이 만들어진다. 채널 바닥에서, 최고점에서 최하점까지의 높이는 0.5 ㎛ 이다. 이렇게 형성된, 거칠게 처리된 유리 기판은, 5% 염산 주석(Ⅱ)염화물 용액에 담궈지고 증류수로 30초간 헹궈지며, 팔라듐 핵생성을 시작하기 위해 1분간 0.05% 염산 팔라듐(Ⅱ)염화물 용액에 담궈진다(단계4). 다음, 유리 기판은 스프레이에 의해 증류수로 5분간 헹궈진다. 이로 인해 유리 기판의 거칠게 처리되지 않은 부분에서 핵이 제거되는데, 거칠게 처리된 채널 영역에는 충분한 핵이 남겨진다(단계 5). 이렇게 처리된 유리는 전술한 니켈조에 60℃로 1분간 담궈져, 규정된 폭과 100 ㎚ 두께로 니켈 패쓰가 부착된다(단계 6). 이렇게 선택적으로 니켈-도금된 유리는 상기 구리조에 40℃로 45분간 담궈져, 니켈에 2.5 ㎛ 의 구리가 부착된다(단계 7). 이제 구리 패쓰는 부식 방지를 위해 금-도금된다. 기판은 금 조(gold bath : 금 성분 3g/ℓ, pH 값 4.6)에 85 ℃, 15분간 담궈진다. 이로 인해 100㎚ 두께의 금층이 구리에 선택적으로 부착된다(단계 8).A flat AF45 glass substrate (200 x 150 x 3 mm3) is coated with a mechanical resist by silk-screening (step 1). Thus, a blasting process using aluminum oxide grains is performed on the glass substrate on which the structure is formed (step 2). After blasting, the resist is stripped away leaving only the structure that was roughened by the blasting of the glass substrate (step 3). This results in a ca 5 μm deep channel. At the bottom of the channel, the height from the highest point to the lowest point is 0.5 μm. The roughened glass substrate thus formed is immersed in a 5% tin (II) hydrochloride solution, rinsed with distilled water for 30 seconds, and then immersed in 0.05% palladium (II) hydrochloride solution for 1 minute to start palladium nucleation. (Step 4). The glass substrate is then rinsed with distilled water for 5 minutes by spraying. This removes nuclei from the roughened portion of the glass substrate, leaving enough nuclei in the roughened channel region (step 5). The glass thus treated is immersed in the aforementioned nickel bath at 60 ° C. for 1 minute to attach a nickel path to the prescribed width and thickness of 100 nm (step 6). This optionally nickel-plated glass was immersed in the copper bath at 40 ° C. for 45 minutes to attach 2.5 μm of copper to nickel (step 7). Copper paths are now gold-plated to prevent corrosion. The substrate is immersed in a gold bath (gold component 3 g / l, pH value 4.6) at 85 ° C. for 15 minutes. This selectively attaches a 100 nm thick gold layer to the copper (step 8).

본 발명을 통해 평면 디스플레이용 채널 플레이트에 어드레스 전극을 비용-효율적으로 부착할 수 있어, 본 발명이 공정 그 자체로, 또한 금속성 전도 패쓰를 선택적으로 부착함에 의해 상당히 절약되는 금속소비량을 감안하여서도, 경제적인 공정을 제공함을 상기 예들은 보이고 있다.The present invention enables cost-effective attachment of address electrodes to a channel plate for a flat panel display, even in view of the metal consumption which is significantly saved by the process itself and by selectively attaching a metallic conductive path, The examples above show an economical process.

Claims (21)

금속 부착을 위한 무전해 및 갈바닉 공정을 통해 대형-스크린 평면 패널 디스플레이용 채널 플레이트에 전극으로서의 금속성 전도 패쓰를 부착하는 공정에 있어서,In the process of attaching a metallic conductive path as an electrode to a channel plate for a large-screen flat panel display through an electroless and galvanic process for metal attachment, 무전해 및/또는 갈바닉 부착 공정을 통해 금속성 전도 패쓰가 선택적으로 전극 영역에만 부착되는 것을 특징으로 하는 공정.Wherein the metallic conductive path is optionally attached only to the electrode region via an electroless and / or galvanic attachment process. 제1항에 있어서, 먼저 얇은 전도 패쓰가 무전해 방식으로 부착되고, 이후 갈바닉 또는 화학적 부착에 의해 증대되는 것을 특징으로 하는 공정.The process according to claim 1, wherein the thin conductive path is first attached in an electroless manner and then augmented by galvanic or chemical attachment. 제2항에 있어서, 먼저 얇은 전체-영역의 전도층이 개시층으로서 부착되고, 선택적으로 덧씌워지며, 상기 층의 전극이 형성될 영역이 갈바닉 방식으로 및/또는 무전해 방식으로 선택적으로 덮여지고, 증대되며, 상기 얇은 전체-면적의 개시층의 전극영역 외측은 다시 제거되는 것을 특징으로 하는 공정.3. A thin, full-area conductive layer is first attached as an initiation layer, optionally overlaid, and the region in which the electrode of the layer is to be formed is selectively covered in a galvanic manner and / or in an electroless manner. And, wherein the electrode area outside of the thin full-area starting layer is removed again. 제3항에 있어서, 전극 영역이 자가-조절(self-adjusting) 마스크에 의해 선택적으로 증대되는 것을 특징으로 하는 공정.4. The process of claim 3, wherein the electrode region is selectively enlarged by a self-adjusting mask. 제2항에 있어서, 먼저 얇은 전체-영역의 전도층이 개시층으로서 부착되고,다음 사진현상공정(photolithography)에 의해 구조에 맞게 형성되며(structured), 갈바닉 및/또는 무전해 방식으로 증대되는 것을 특징으로 하는 공정.3. The method of claim 2, wherein a thin, full-area conductive layer is first deposited as an initiation layer, then structured by photolithography, and augmented in a galvanic and / or electroless manner. Process characterized. 제2항에 있어서, 될 수 있으면 잉크 젯 기술에 의해 그리고 될 수 있으면 금속-함유 용액, 현탁액 또는 페이스트를 스프레이함에 의해 먼저 얇은 전도층이 개시층으로서 선택적으로 구조형성되고, 갈바닉 및/또는 무전해 방식으로 증대되는 것을 특징으로 하는 공정.The thin conductive layer of claim 2, wherein the thin conductive layer is optionally structured as an initiating layer, optionally by ink jet technology and preferably by spraying a metal-containing solution, suspension or paste, and galvanic and / or electroless Characterized in that it is augmented in a manner. 제3항 내지 제6항 중 어느 한 항에 있어서, 최대 550 ㎚ 두께의 금속층이 전도성 개시층으로 형성되는 것을 특징으로 하는 공정.The process according to any one of claims 3 to 6, wherein a metal layer up to 550 nm thick is formed as a conductive initiation layer. 제7항에 있어서, 층 두께는 최대 200 ㎚인 것을 특징으로 하는 공정.8. The process of claim 7, wherein the layer thickness is at most 200 nm. 제3항 내지 제5항 중 어느 한 항에 있어서, 최대 500 ㎚ 두께의 전도성 옥사이드 층이 전도성 개시층으로 형성되는 것을 특징으로 하는 공정.6. The process according to any one of claims 3 to 5, wherein a conductive oxide layer up to 500 nm thick is formed as a conductive initiation layer. 제9항에 있어서, 층 두께는 최대 200 ㎚ 인 것을 특징으로 하는 공정.The process of claim 9, wherein the layer thickness is at most 200 nm. 제1항 또는 제2항에 있어서, 선택적인 전도 패쓰의 구조형성을 하기 위해, 전체 채널 플레이트를 덮는 양 마스크(positive mask)와 포토 레지스트를 사용하는사진현상공정(photolithography)을 통해 채널 플레이트가 전도성 패쓰 구조에 따라 구조형성되고, 팔라듐 핵이 사진현상공정을 통해 규정된 자유 패쓰에 씌워지며, 나머지 영역에서 포토 레지스트가 벗겨지고, 핵생성된 패쓰에 금속성 전도 패쓰가 액체 상태에서 부착되며 여기에 최소 하나의 보호층이 제공되는 것을 특징으로 하는 공정.The channel plate of claim 1 or 2, wherein the channel plate is conductive through photolithography using a positive mask and a photoresist covering the entire channel plate in order to structure the selective conductive path. Structured according to the path structure, the palladium nucleus is covered by the free path defined by the photolithography process, the photoresist is stripped from the remaining areas, and the metallic conducting path is attached in the liquid state to the nucleated path, with minimal A process, characterized in that one protective layer is provided. 제1항 또는 제2항에 있어서, 선택적인 전도 패쓰의 구조형성을 위해, 팔라듐 핵이 전도 패쓰 구조에 따라 선택적으로 부착되고, 핵생성된 패쓰에 금속성 전도 패쓰가 액체상태에서 부착되며 여기에 최소 하나의 보호층이 제공되는 것을 특징으로 하는 공정.3. The method of claim 1 or 2, wherein for the formation of a selective conducting pass, a palladium nucleus is selectively attached according to the conducting pass structure, and a metallic conducting pass is attached in the liquid state to the nucleated path and at least A process, characterized in that one protective layer is provided. 제12항에 있어서, 팔라듐 핵이 잉크 젯 기술을 통해 부착되는 것을 특징으로 하는 공정.The process of claim 12 wherein the palladium nuclei are attached via ink jet technology. 재12항에 있어서, 팔라듐 조(palladium bath)로부터 선택적인 핵생성이 되는, 덮이지 않은 패쓰 영역을 거칠게 하기 위해, 기계적으로 또는 사진현상공정을 통해 구조가 형성된, 전도 패쓰 구조에 따른 구멍을 갖는 마스크를 통해 채널 플레이트를 블래스팅하거나 에칭함으로써 팔라듐 핵이 선택적으로 부착되는 것을 특징으로 하는 공정.13. A hole according to a conductive path structure according to claim 12, wherein the structure is formed mechanically or through a photolithography process to roughen the uncovered path area that is selectively nucleated from a palladium bath. And selectively attaching the palladium nucleus by blasting or etching the channel plate through the mask. 제1항 또는 제2항에 있어서, 선택적으로 전도 패쓰를 부착하기 위해, 먼저 전체 채널 플레이트가 팔라듐 핵으로 덮어지고, 전체 채널 플레이트를 덮는 포토 레지스트와 마스크를 사용하는 사진현상공정을 통해 선택적으로 금속을 패쓰에 부착함으로써 전극 구조용 패쓰가 만들어지며, 포토 레지스트가 하부의 팔라듐 핵과 함께 벗겨지고, 부착된 전도 패쓰에는 최소 하나의 보호층이 제공되는 것을 특징으로 하는 공정.3. The method of claim 1 or 2, wherein to selectively attach the conductive path, the entire channel plate is first covered with a palladium nucleus, and optionally the metal is subjected to a photolithography process using a photoresist and mask covering the entire channel plate. Attaching to the path to form an electrode structural path, wherein the photoresist is stripped with the underlying palladium nucleus, and the attached conductive path is provided with at least one protective layer. 제1항 내지 제15항에 있어서, 될 수 있으면 SiO2확산 배리어가 채널 플레이트의 전체 영역에, 될 수 있으면 전체-영역 팔라듐 핵생성 층 하부에 부착되는 것을 특징으로 하는 공정.The process according to claim 1, wherein a SiO 2 diffusion barrier is attached to the entire region of the channel plate, if possible, and under the full-region palladium nucleation layer. 제1항 내지 제16항에 있어서, 무전해 또는 갈바닉 부착공정에, 전류 전송 기능과 함께 부식 보호 및 스퍼터 보호 기능을 수행하는 금속 또는 금속 합금이 사용되는 것을 특징으로 하는 공정.The process according to claim 1, wherein a metal or a metal alloy is used for the electroless or galvanic deposition process, which performs corrosion protection and sputter protection with a current transfer function. 제17항에 있어서, 전극 물질은, 금속성 부식 방지제와 함께 니켈 및/또는 구리로 구성되고, 부식 방지 금속은 무전해 방식으로 부착될 수 있는 부식 방지 금속, 될 수 있으면 니켈, 팔라듐 또는 금으로 구성되는 것을 특징으로 하는 공정.18. The electrode material of claim 17, wherein the electrode material consists of nickel and / or copper with a metallic corrosion inhibitor, and the corrosion resistant metal consists of a corrosion resistant metal that can be attached in an electroless manner, preferably nickel, palladium or gold. Process characterized in that. 제17항에 있어서, 전극 물질은 금속성 부식 방지제와 함께 니켈 및/또는 귀금속으로 구성되고, 귀금속은 팔라듐, 은 또는 금과 같은, 무전해 또는 갈바닉 방식으로 부착될 수 있는 금속으로 구성되며, 부식 방지 금속은 무전해 방식으로 부착될 수 있는 부식 방지 금속, 될 수 있으면 니켈, 팔라듐, 크롬 또는 금으로 구성되는 것을 특징으로 하는 공정.18. The electrode material of claim 17, wherein the electrode material is comprised of nickel and / or precious metals with a metallic corrosion inhibitor, and the precious metal is comprised of metals that can be attached in an electroless or galvanic manner, such as palladium, silver or gold, and corrosion resistant The metal is a process characterized in that it consists of an anti-corrosion metal which can be attached in an electroless manner, preferably nickel, palladium, chromium or gold. 제1항 내지 제19항 중 어느 한 항에 있어서, 전극을 형성하는 층은 다층으로 구성된 층으로 만들어지는 것을 특징으로 하는 공정.The process according to any one of claims 1 to 19, wherein the layer forming the electrode is made of a multilayered layer. 제20항에 있어서, 다층으로 구성된 층은 각각 접착 촉진 층, 전기 전도 층 및 최소 하나의 보호층으로 구성되는 것을 특징으로 하는 공정.21. The process according to claim 20, wherein the multilayered layer consists of an adhesion promoting layer, an electrically conductive layer and at least one protective layer, respectively.
KR1020017003105A 1998-09-11 1999-08-03 Method for assembling metal printed conductors as electrodes on a channel plate for ultrawide flat screens KR20010090726A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19841900.7 1998-09-11
DE19841900A DE19841900A1 (en) 1998-09-11 1998-09-11 Process for applying metallic conductor tracks as electrodes on a channel plate for large flat screens
PCT/EP1999/005615 WO2000016366A2 (en) 1998-09-11 1999-08-03 Method for assembling metal printed conductors as electrodes on a channel plate for ultrawide flat screens

Publications (1)

Publication Number Publication Date
KR20010090726A true KR20010090726A (en) 2001-10-19

Family

ID=7880821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003105A KR20010090726A (en) 1998-09-11 1999-08-03 Method for assembling metal printed conductors as electrodes on a channel plate for ultrawide flat screens

Country Status (9)

Country Link
EP (1) EP1112586A2 (en)
JP (1) JP2002525797A (en)
KR (1) KR20010090726A (en)
CN (1) CN1319245A (en)
CA (1) CA2343386A1 (en)
DE (1) DE19841900A1 (en)
HK (1) HK1040322A1 (en)
TW (1) TW442817B (en)
WO (1) WO2000016366A2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10011455B4 (en) * 2000-03-10 2005-12-08 Schott Ag Method for applying metallic conductor tracks as electrodes to a channel plate made of glass for large-surface flat screens
DE10026974A1 (en) * 2000-05-31 2002-01-03 Schott Glas Channel plate made of glass for flat screens and process for their manufacture
DE10026976C2 (en) * 2000-05-31 2002-08-01 Schott Glas Channel plate made of glass for flat screens and process for their manufacture
JP3960064B2 (en) * 2002-02-05 2007-08-15 松下電器産業株式会社 Method for manufacturing plasma display panel
CN101489356B (en) * 2008-01-16 2011-03-30 富葵精密组件(深圳)有限公司 Circuit board and production method thereof
CN102522292B (en) * 2011-12-31 2015-07-15 四川虹欧显示器件有限公司 Display electrode of plasma display panel and production method of display electrode
CN102496547A (en) * 2011-12-31 2012-06-13 四川虹欧显示器件有限公司 Addressing electrode in plasma display screen and preparation method thereof
CN102522293B (en) * 2011-12-31 2015-06-17 四川虹欧显示器件有限公司 Addressing electrode in plasma display screen and manufacturing method thereof
CN103384452A (en) * 2012-05-02 2013-11-06 力达通讯股份有限公司 Circuit pattern manufacturing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53112056A (en) * 1977-03-11 1978-09-30 Fujitsu Ltd Gas discharging panel of self shift type
DE3132452A1 (en) * 1981-08-17 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Method for producing a pattern plane which after build-up of metallic patterns by electroplating is planar
NL8105922A (en) * 1981-12-31 1983-07-18 Philips Nv METHOD FOR PARTIAL METALLIZATION OF ELECTRICALLY CONDUCTIVE NON-METALLIC CARTRIDGES
JPS60221928A (en) * 1984-04-19 1985-11-06 Sony Corp Manufacture of discharge display device
US4686114A (en) * 1986-01-17 1987-08-11 Halliwell Michael J Selective electroless plating
JP2962776B2 (en) * 1989-08-31 1999-10-12 大日本印刷株式会社 Composition for forming conductive pattern and method for forming conductive pattern
US5137618A (en) * 1991-06-07 1992-08-11 Foster Miller, Inc. Methods for manufacture of multilayer circuit boards
DE4125863A1 (en) * 1991-08-03 1993-02-04 Lpkf Cad Cam Systeme Gmbh METHOD FOR APPLYING STRUCTURED METAL LAYERS TO GLASS SUBSTRATES
DE4330961C1 (en) * 1993-09-09 1994-07-28 Krone Ag Producing structured metallised coatings on substrates
BE1007610A3 (en) * 1993-10-11 1995-08-22 Philips Electronics Nv METHOD FOR ENERGIZE APPLYING A PATTERN ON METAL an electrically insulating substrate.
EP0757885B1 (en) * 1994-04-25 1998-08-12 Siemens S.A. Method of forming metallic conductive patterns on insulating substrates
DE4438799A1 (en) * 1994-10-18 1996-04-25 Atotech Deutschland Gmbh Process for coating electrically non-conductive surfaces with metal structures
JPH08222128A (en) * 1995-02-14 1996-08-30 Fujitsu Ltd Electrode formation for display panel
US5804920A (en) * 1996-01-19 1998-09-08 Philips Electronics North America Corporation Plasma addressed liquid crystal display with etched glass spacers
DE69738794D1 (en) * 1996-02-08 2008-08-14 Canon Kk A method of manufacturing an electron-emitting device, an electron source and an image forming apparatus, and a method of checking the production

Also Published As

Publication number Publication date
WO2000016366A3 (en) 2000-07-13
TW442817B (en) 2001-06-23
CA2343386A1 (en) 2000-03-23
DE19841900A1 (en) 2000-03-30
EP1112586A2 (en) 2001-07-04
CN1319245A (en) 2001-10-24
JP2002525797A (en) 2002-08-13
HK1040322A1 (en) 2002-05-31
WO2000016366A2 (en) 2000-03-23

Similar Documents

Publication Publication Date Title
JP4134172B2 (en) Manufacturing method of double-sided wiring glass substrate
US6127052A (en) Substrate and method for producing it
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
US4640739A (en) Process of producing galvanic layers of solder of precise contour on inorganic substrates
CN102569171A (en) Wiring structure for improving crown-like defect and fabrication method thereof
KR20010090726A (en) Method for assembling metal printed conductors as electrodes on a channel plate for ultrawide flat screens
US4478690A (en) Method of partially metallizing electrically conductive non-metallic patterns
JPH08227656A (en) Formation of conductive pattern for plasma display
US4824693A (en) Method for depositing a solderable metal layer by an electroless method
JP2000321594A (en) Cog type liquid crystal display device
US6518160B1 (en) Method of manufacturing connection components using a plasma patterned mask
KR910000079B1 (en) Forming method for circuit
US6003225A (en) Fabrication of aluminum-backed printed wiring boards with plated holes therein
EP0402811A2 (en) Method of manufacturing printed circuit boards
JPS60245781A (en) Plating method onto transparent conductive film pattern
DE10011455B4 (en) Method for applying metallic conductor tracks as electrodes to a channel plate made of glass for large-surface flat screens
JPS60198517A (en) Partial plating method of liquid crystal panel
JP4439681B2 (en) Manufacturing method of inspection board for wiring board
KR100757421B1 (en) Manufacturing method for metal electrode in plasma display panel
KR100293510B1 (en) Electrodes of Plasma Display Panel and Manufacturing Method Thereof
JPH10135604A (en) Manufacture of hybrid printed circuits whose film thickness is 105-400 micron and 17-105 micron
JP2913935B2 (en) Printed circuit board manufacturing method
JP2000259095A (en) Substrate for image display device
JPH11284316A (en) Formation of conductor pattern of wiring board
JPH0661619A (en) Production of circuit board

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid