KR20010085606A - 전자 부품, 전자 장치 및 통신기 장치 - Google Patents

전자 부품, 전자 장치 및 통신기 장치 Download PDF

Info

Publication number
KR20010085606A
KR20010085606A KR1020010009671A KR20010009671A KR20010085606A KR 20010085606 A KR20010085606 A KR 20010085606A KR 1020010009671 A KR1020010009671 A KR 1020010009671A KR 20010009671 A KR20010009671 A KR 20010009671A KR 20010085606 A KR20010085606 A KR 20010085606A
Authority
KR
South Korea
Prior art keywords
electrode
electronic component
metal
electrode pad
pad
Prior art date
Application number
KR1020010009671A
Other languages
English (en)
Inventor
다가시게토
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20010085606A publication Critical patent/KR20010085606A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

페이스다운 실장에 적합한 전자 부품은, 기판, 기판에 구비된 전극, 전극에 접속된 전극 패드, 전극 패드에 배치되고 금속 범프에 접속된 상부 전극, 및 전극 패드와 상부 전극 사이에 위치한 중간 전극을 포함한다. 중간 전극은 전극 패드 또는 상부 전극을 구성하는 금속 이외의 금속으로 구성된 단일층을 포함하며, 중간 전극의 두께는 약 50㎚가 넘는 것이 바람직하다.

Description

전자 부품, 전자 장치 및 통신기 장치{Electronic Element, Electronic Device and Communication Apparatus}
본 발명은 전자부품의 기판에 구비된 금속 범프가 세라믹 또는 다른 적당한 재료로 형성된 패키지에 실장되거나, 회로 기판 또는 다른 적당한 기판의 전극 패턴에 실장됨으로서, 접속되는 페이스다운(facedown) 실장에 알맞는 전자 부품의 구조에 관한 것이다.
최근, 전자 장치는 소형이면서 얇은 형상으로 되어왔다. 또한, 리드선(lead wire)을 사용하는 종래의 접속방법을 사용하는 대신에, 전자 부품의 전극 패드 및 패키지의 전극 패턴을 접속하는 페이스다운 실장법이 발전해왔다. 페이스다운 실장법에서는, 전자 부품의 기능적 표면을 패키지의 접속면에 접하게 정렬하고 그 위에 직접 실장한다.
페이스다운 실장법을 이용하여 전자 부품의 전극 패드와 패키지의 전극 패턴을 확실하게 접속하기 위하여, 접속이 쉽게 된다는 이유로 솔더 범프를 자주 사용해왔다. 그러나, 재료 특성상 전자 부품의 전극패드 및 패키지의 전극 패턴을 따라 솔더 범프가 퍼지는 문제가 발생했다. 또한, 소형의 솔더 범프를 형성하기 곤란한 인쇄법, 또는 범프를 형성하는데 오랜 공정이 필요한 도금방법으로 솔더 범프를 형성해야만 한다.
그러므로, Au 범프 등의 금속 범프 사용에 대한 조사가 이루어져 왔다. 솔더 범프의 폭은 약 500㎛이었다. 한편, Au 범프등의 금속 범프는 Au선을 사용하여 약 100㎛의 폭으로 형성하여, 금속 범프가 소형 전자부품 장치에 적합하도록 할 수 있다.
상술한 금속 범프를 사용하는 페이스다운 실장법을 이용하기 위해 채택된 전자 부품 장치의 실시예로서, 탄성 표면파 장치의 일반적인 구조를, 도 6 내지 도 8을 참조로 설명할 것이다.
도 6은 탄성 표면파 장치에 사용되는 탄성 표면파 소자의 평면도이다. 도 7은 탄성 표면파 소자가 패키지에 놓인 탄성 표면파 장치의 단면도이다. 도 8은 탄성 표면파 소자의 전극 패드 부분 및 그 사이에 금속 범프가 배치된 패키지의 패턴전극의 확대 단면도이다.
도 6에 도시된 바와 같이, 탄성 표면파 소자(102)는 압전 기판(103) 및 IDT(104), 주성분으로 Al를 함유하는 도전성 박막으로 형성되고, 압전 기판(103)에 있는 반사기(105), 입력 전극(106), 출력 전극(107), 및 접지 전극(108)으로 구성된다. 이들 전극들 중 IDT(104) 및 반사기(105)는 탄성 표면파 소자(102)가 작용하기 위한 소자 전극이며, 입력 전극(106), 출력 전극(107), 및 접지 전극(108)은 회로 기판 및 패키지에 접속되는 전극 패드이다.
도 7에 도시된 바와 같이, 탄성 표면파 장치(101)에서, 탄성 표면파 소자 (102)는 패키지(109) 내의 페이스다운 실장된다. 패키지(109)에 배치된 출력 전극 (107) 및 전극 패턴(109a), 및 패키지(109)에 배치된 하나의 접지 전극(108) 및 전극 패턴(109b)는 각각 Au 범프(110)에 의해 접속된다. 또한, 도면에 도시하지는 않았지만, 입력 전극(106) 및 다른 접지 전극(108)은 Au 범프(110)를 통해 패키지 (109)에 구비된 전극 패턴에 접속된다. 참조 부호(109c, 109d)는 각각 전극 패턴(109a, 109b)에 접속된 외부 전극을 나타낸다.
압전 기판(103)에 배치된 각 전극(104~108)을, 증착법(vapor deposition method) 또는 스퍼터링법(sputtering method)을 이용하여 압전 기판(103)상에 주성분으로 Al를 함유하는 약 0.1㎛~0.2㎛ 두께의 금속 박막을 생성한 후, 박막을 석판술(photolithography) 및 식각을 통해 소정의 형상으로 패터닝(patterning)함으로서 형성한다. 상술한 바와 같이, 각 전극은 증착법 등을 이용하여 동시에 형성되기 때문에, 전극 패드가 되는 입력 전극(106), 출력 전극(107), 및 접지 전극(108)의 막 두께는 IDT(104)의 막 두께를 토대로 결정된다. 즉, IDT(104)의 막 두께가 약 0.1㎛~0.2㎛인 경우에는, 전극 패드의 두께가 IDT의 상술한 두께를 초과할 수 없다. 그러므로, Au 범프를 상술한 전극 패드에 약 0.1㎛~0.2㎛의 두께로 직접 형성하는 경우와, 탄성 표면파 소자(102)를 사이에 Au 범프가 있는 상태로 패키지 (109)에 페이스다운 실장하는 경우에는, 전극 패드부분의 강도가 감소하여, 예를 들어, 전극 패드가 벗겨지고, 따라서 충분한 결합 강도를 얻을 수 없다.
도 8에 도시된 바와 같이, 종래의 탄성 표면파 소자(102)에서는, 증착 또는 스퍼터링을 통해 주성분으로 Al를 함유하는 금속으로 형성된 약 1㎛ 두께의 상부 전극(111)을 압전 기판(103)에 형성된 전극 패드인 접지 전극(108)에 더 구비하였으며, 따라서, 충분한 결합 강도를 갖도록 전극 패드의 두께가 확실해졌다. 또한, 도면에 도시하지는 않았지만, 접지 전극(108)과 유사한 방법으로 상부 전극(111)을 또한 입력 전극(106) 및 출력 전극(107)에 형성한다. 입력 전극(106), 출력 전극(107), 및 접지 전극(108)은 주성분으로 Al를 함유하는 금속으로 이루어지기때문에, 이들 전극의 표면은 산화되기 쉽다. 상술한 Al과 동일한 Al로 형성된 상부 전극(111)이 표면이 산화된 입력 전극(106), 출력 전극(107), 및 접지 전극 (108)에 직접 구비되는 경우, 충분한 결합 강도를 실현할 수 없다. 그러므로, 충분한 결합 강도를 실현하기 위하여, Al과 우수한 결합 강도를 갖는 중간 전극(112), 예를 들어 Ti를, 상부 전극(111) 및 입력 전극(106), 출력 전극(107), 및 접지 전극 (108) 사이에 구비하였다.
그러한 종래의 탄성파 표면 소자에서는, 그러나, 하기에 설명하는 것처럼 문제점이 있었다. 즉, 탄성 표면파 소자를 사이에 Au 범프가 있는 상태로 패키지에 배치된 전극 패턴에 접하도록 정렬하는 경우, 전극 패턴 및 Au 범프를 접속하기 위해 초음파 또는 열을 인가할 때 압력이 가해지고, Au 범프에 부착된 탄성 표면파 소자의 일부에 큰 응력이 가해진다. 즉, 입력 전극, 출력 전극, 접지 전극, 및 그위에 형성된 상부 전극에 큰 응력이 가해진다.
열응력 또는 기계적 응력이 밀폐 밀봉공정(airtight sealing process)등 조립공정 중에 가해지는 경우나, 주위 온도의 변화로 인해 다른 외부 충격 또는 열응력이 가해지는 경우, 또한 큰 외부력이 입력 전극, 출력 전극, 접지 전극, 및 그 위에 형성된 상부 전극에 가해진다.
종래의 탄성 표면파 소자에서는, 결합 강도를 증가시키기 위해, 예를 들어, Al과 우수한 결합 강도를 갖는 Ti로 형성된, 중간 전극을 상부 전극과 입력 전극, 출력 전극, 및 접지 전극 사이에 구비하였기 때문에, 중간 전극의 결합부에는 응력이 집중되지 않았으나, 압전 기판에는 응력이 집중되었다. 결국, 압전 기판에 크랙및 파단이 발생하는 문제가 있었다. 압전 기판 내의 크랙 및 파단으로 인해, 예를 들어, 소자가 손상되고, 결합 강도가 감소되며, 전기적 연속성이 끊기는 문제들이 야기되고, 탄성 표면파 장치의 기능이 악화되는 것을 발견하였다.
압전 기판 내의 크랙 및 파단은 페이스다운 실장 공정, 밀봉 공정, 및 다른 관련 공정 중에 압전 기판에 인가된 다양한 응력에 의해 야기된다. 본 발명의 발명자는, 페이스다운 실장 공정에 사용되는 초음파의 세기(power) 및 인가 시간, 가열 온도, 또는 압착 중량 등의 다양한 변수, 및 밀봉 공정에 사용되는 전극의 가열 온도, 가열 시간량 등의 변수를 최적화하여 크랙 및 파단의 발생을 줄이더라도, 압전 기판에 생기는 크랙을 방지하고 전극 및 범프 사이에 충분한 결합 강도를 확실히 하기는 불가능하다는 것을 확인하였다.
상술한 문제를 극복하기 위해서, 본 발명의 바람직한 실시예는 전자 부품을 제공하며, 전자 부품이 사이에 Au 범프를 두고 패키지 또는 회로 기판에 구비된 전극 패턴와 접하는 경우, 초음파 또는 열이 인가될 때 전극 패턴 및 Au 범프가 접속되도록 압력이 가하고, Au 범프에 부착된 전자 부품의 일부에 큰 응력이 가하더라도, 소자 기판에 크랙 및 파단이 생기는 문제가 발생하지 않는다.
도 1은 본 발명의 바람직한 실시예에 따른 탄성 표면파 소자의 평면도이다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 탄성 표면파 장치의 단면도이다.
도 3은 본 발명의 바람직한 제 2 실시예에 따른 탄성 표면파 장치의 패키지에 금속 범프를 통해 결합된 실장부분의 확대 단면도이다.
도 4는 본 발명의 바람직한 제 3 실시예에 따른 탄성 표면파 장치의 패키지에 금속 범프를 통해 결합된 실장부분의 확대 단면도이다. 이는 탄성 표면파 소자의 평면도이다.
도 5는 본 발명의 바람직한 제 4 실시예에 따른 통신기 장치의 일부를 나타내는 블럭도이다.
도 6은 종래의 탄성 표면파 소자의 평면도이다.
도 7은 종래의 탄성 표면파 장치의 단면도이다.
도 8은 종래의 탄성 표면파 소자의 패키지에 범프 전극을 통해 결합된 실장부분의 확대 단면도이다.
본 발명의 바람직한 실시예에 따른 전자 부품은 기판, 기판에 배치된 전극, 전극에 접속된 전극 패드, 전극 패드에 배치되고 금속 범프에 접속된 상부 전극, 및 전극 패드와 상부 전극 사이에 배치된 중간 전극을 포함한다. 중간 전극은 전극패드 또는 상부 전극을 구성하는 금속 이외의 금속으로 구성된 단일층을 포함하는 것이 바람직하며, 중간 전극의 두께는 약 50㎚ 보다 크게 하는 것이 바람직하다.
중간 전극은 전극 패드 또는 상부 전극을 구성하는 금속 이외의 금속으로 구성된 복수의 층으로 이루어질 수 있으며, 복수의 층의 전체 두께는 약 50㎚를 넘게하는 것이 바람직하다.
상술한 중간 전극 또는 복수의 층의 총합의 두께는 약 100㎚이상인 것이 바람직하다. 상술한 전극 패드 또는 상술한 상부 전극을 구성하는 금속은 Al이며, 상술한 중간 전극은 Ni, Cr, NiCr, 및 Ti로 구성된 그룹으로부터 선택된 하나의 금속인 것이 바람직하다.
상술한 금속 범프는 Au 또는 주성분으로 Au를 함유하는 금속 재료인 것이 바람직하다.
기판 전극의 적어도 한 층은 전극 패드 및 소자 기판 사이에 구비될 수 있다. 초음파를 사용하여 상술한 페이스다운 실장을 실시하는 것이 바람직하다. 또한, 전자 부품은 탄성 표면파 소자인 것이 바람직하고, 전자 부품은 페이스다운 실장법을 통해 패키지 내에 실장되는 것이 바람직하다.
종래 방법에서 기판에 발생했던 크랙 및 파단은, 전극 패드 및 상부 전극의 재료와 중간 전극의 재료가 다르기 때문에 발생하지 않으며, 실장 중에 압전 기판에 가해진 응력을 전극 패드, 중간 전극, 및 상부 전극의 각 층이 있는 주위로 분산한다. 전극 패드 또는 상부 전극의 재료와 중간 전극의 재료를 달리함으로서 압전 기판 내의 크랙이 발생하는 것이 방지된다. 본 발명의 바람직한 실시예에서는,중간 전극이 단일층일 경우, 압전 기판에 크랙이 발생하는 것을 방지하기 위하여, 중간 전극의 두께가 약 50㎚를 넘는 것이 적절하고, 약 100㎚이상이 되는 것이 바람직하다. 이는 중간 전극의 두께가 감소하는 경우, 중간 전극이 전극 패드 또는 상부 전극으로 분산되어, 따라서, 중간 전극의 층이 없어지고, 전극 패드, 중간 전극, 및 상부 전극을 하나의 전극 패드로 만들어, 층의 주위로 응력이 분산될 수 없기 때문이다.
중간 전극이 복수의 층을 포함하는 전자 부품에서, 전극 패드 및 상부 전극 이외의 금속층의 수를 증가시키면, 각 금속층의 두께를 줄일 수 있다. 그러나, 층의 수를 이렇게 늘려 모든 층을 없애려는 생각은 아니며, 응력을 층의 경계로 분산시킬 수 있다. 따라서, 전극 패드 및 상부 전극 이외의 금속층의 전체 두께를 약 50㎚에 대응하는 두께 보다 크게하며, 전극 패드 및 상부 전극 이외의 금속층의 전체 두께를 약 100㎚ 보다 크게하는 것이 바람직하다.
상술한 실장 방법을 이용하여 전자 부품 또는 탄성 표면파 소자를 패키지에 실장할 수 있으며, 패키지 용기를 두껑으로 밀폐되게 밀봉하여 전자 부품 또는 탄성 표면파 장치를 제조할 수 있다.
본 발명의 다양한 바람직한 실시예에 따르면, 전자 부품 장치에서는, 금속 범프 및 전극 패드 사이의 결합 강도가 충분하기 때문에, 크랙 및 파단이 소자 기판에 발생하지 않으며, 전자 부품에 대한 손상 및 결합 강도의 감소가 향상될 수 있다. 그러므로, 전자 부품 및 전자 부품 장치의 수율을 향상시키고, 불량율을 감소시키며, 신뢰도 및 다른 특성을 향상시키는데 유용하다.
본 발명의 다른 특징, 특성, 구성 요소 및 이점들이 첨부 도면을 참조로한 바람직한 실시예에 대한 상세한 설명으로부터 더욱 명백해질 것이다.
본 발명을 기술하는 목적에 대해, 바람직한 실시예를 도면에 나타내며, 본 발명을 도시된 정확한 정렬 및 수단으로 한정하지 않는다.
본 발명에 따른 바람직한 실시예, 전자 부품 장치의 실시예로서 도 1 및 도 2를 참조로 탄성 표면파 장치가지고 설명할 것이다. 도 1은 탄성 표면파 장치에 사용되는 탄성 표면파 소자의 평면도이고, 도 2는 탄성 표면파 소자가 패키지에 놓인 탄성 표면파 장치의 단면도이다.
도 1에 도시된 바와 같이, 탄성 표면파 소자(2)는 바람직하게는 리튬 탄탈라이트(lithium tantalite) 또는 다른 적당한 물질로 구성된 압전 기판(3), 압전 기판(3)에 Al로 형성된 약 100㎚~약 400㎚ 두께의 박막으로된 두개의 길이방향 정합 이중 모드 탄성 표면파 필터(4, 5)의 IDT 및 반사기, 및 사이에 중간 전극을 두고 입력 전극(6), 출력 전극(7) 및 접지 전극(8)에 배치된 상부 전극(11)을 포함하는 것이 바람직하다. 이들 전극 중에서, 두개의 길이방향 정합 이중 모드 탄성 표면파 필터(4, 5)의 IDT 및 반사기는 탄성 표면파 소자(2)로 작용하는 소자 전극이고, 입력 전극(6), 출력 전극(7) 및 접지 전극(8)은 회로 기판 및 패키지에 접속하기 위한 전극 패드이다.
도 2에 도시된 바와 같이, 탄성 표면파 장치(1)는 탄성 표면파 소자(2)가, 바람직하게는 세라믹으로 형성된 패키지(9) 내에 페이스다운 실장된 것이다. Al로 형성되고, 사이에 약 200㎚ 두께의 NiCr 합금막으로 형성된 중간 전극(12)을 두고출력 전극(7)에 위치한 약 1㎛ 두께의 상부 전극(11), 및 Au로 형성되고 패키지(9)에 구비된 전극 패턴(9a)은 사이에 Au 범프(10)를 두고 접속된다. Al로 형성되고 사이에 약 200㎚ 두께의 NiCr 합금막으로 형성된 중간 전극(12)을 두고 하나의 접지 전극(8)에 배치된 약 1㎛ 두께의 상부 전극(11), 및 Au로 형성되고 패키지(9)에 배치된 전극 패턴(9b)은 사이에 Au 범프(10)를 두고 접속된다. 도면에 도시하지는 않았지만, 입력 전극(6) 및 다른 접지 전극(8)은 사이에 Au 범프(10)를 두고 패키지(9)에 배치된 전극 패턴에 유사하게 접속된다. 참조 부호 (9c) 및 (9d)는 Au로 형성된 외부 전극을 나타내며, 이들 전극은 전극 패턴(9a, 9b)에 각각 접속된다. 패키지(9)의 두껑은 탄성 표면파 소자(2)를 포함하는 부분과 동일한 세라믹으로 형성될 수 있거나, 금속판일 수 있다.
다음으로, 본 발명의 바람직한 실시예에 따라 탄성 표면파 소자의 제조방법을 설명할 것이다. 우선, 약 100㎚~약 400㎚ 두께의 Al 박막을, 예를 들어, 증착법 또는 스퍼터링법을 이용하여 압전 기판(3)에 형성하고, 그런후, 길이방향 정합 이중 모드 탄성 표면파 필터(4, 5)의 IDT 및 반사기를 형성하고, 전극 패드이 되는 입력 전극(6), 출력 전극(7) 및 접지 전극(8)을 형성하기 위하여, 박막을 석판술 및 식각을 이용하여 소정의 형상으로 패턴한다. 그런후, NiCr로 형성된 약 200㎚ 두께의 중간 전극(12)을, 예를 들어, 리프트오프(lift-off)법 또는 다른 적당한 방법을 이용하는 증착, 및 스퍼터링 공정으로 입력 전극(6), 출력 전극(7) 및 접지 전극(8)에 형성하며, 그런후, 상술한 것과 동일한 방법으로, Al로 형성된 약 1㎛ 두께의 상부 전극(11)을 증착, 스퍼터링, 또는 다른 적당한 공정으로 중간전극(12)에 형성한다. 이렇게 형성된 상부 전극(11)에 바람직하게는 볼 접합법으로 Au 범프(10)를 형성한다. 구체적으로, 초음파가 인가되는 동안 Au선의 끝에 형성된 볼에 압력을 가하여 상부 전극(11)에 접합하며, 그런후, Au선을 볼 부분에서 절단하여 Au 범프(10)를 형성한다.
상술한 공정으로 형성된 탄성 표면파 소자의 표면은 사이에 Au 범프(10)를 두고 패키지(9)에 형성된 전극 패턴(9a, 9b)에 접하게 정렬하며, 초음파와 열이 가해지는 동안 소자에 압력을 가하여 전극 패턴과 소자가 접속되게 한다. 그런후, 패키지(9)를 두껑으로 밀폐되게 밀봉하여 탄성 표면파 장치(1)를 완성한다.
표 1은 중간 전극(12)의 층두께 및 압전 기판에 발생하는 크랙의 발생률을 조사한 결과를 보여준다. 이때, 조사한 탄성 표면파 장치는 전극 패드 및 소자 전극이 약 350㎚의 Al 전극이었고, 중간 전극은 NiCr 전극이었으며, 상부 전극은 약 1㎛의 Al 전극이었고, 다른 구체적인 사항들은 도 2에 도시된 바와 같이 탄성 표면파 장치(1)에서와 동일한 조건이었다. 크랙을 조사하기 전에 불량으로 결정되는 항목들이 불합격처리 되었기 때문에, 중간 전극의 층두께가 약 400㎚ 및 약 500㎚인 경우, 조상 대상의 수는 약 150미만이었다.
중간 전극 두께[㎚] 크랙발생수 / 조사횟수 크랙 발생율
10 7/200 3.5%
50 6/200 3.0%
100 0/200 0.0%
150 0/150 0.0%
200 0/200 0.0%
250 0/150 0.0%
300 0/150 0.0%
400 0/149 0.0%
500 0/148 0.0%
표 1에 명확하게 나타난 바와 같이, 중간 전극의 층두께가 증가함에 따라 불량 항목의 비율이 감소하는 경향이 있다. 즉, 층두께를 증가시킴으로서 압전 기판과 관련된 응력을 감소시킬 수 있다. 표 1에 나타난 바와 같이 불량 항목의 비율은 3% 미만이 바람직하며, 중간 전극의 층두께는 약 50㎚을 넘는 것이 바람직하다.
표 1에 명확하게 나타난 바와 같이, 중간 전극의 층두께가 약 100㎚이상이면, 압전 기판에 크랙이 발생하는 것을 방지할 수 있다. 표 1에 나타난 바와 같이, 중간 전극의 층두께를 증가시킴에 따라 불량 항목의 비율이 감소함이 명백하지만, 층두께를 증가시키는데는 많은 비용과 시간이 필요하기 때문에, 중간 전극의 층두께는 약 200㎚로 하는 것이 최적으로 생각된다.
본 발명에 따른 바람직한 제 2 실시예를 도 3을 참조로 설명할 것이다. 도 3은 바람직한 제 2 실시예에 따른 탄성 표면파 장치의 패키지에 금속 범프를 통해 부품을 실장하는 확대 단면도이다. 여기서, 도 1 및 도 2에 도시된 바와 같이 본 발명에 따른 바람직한 제 1 실시예와 동일한 구성 요소들은 바람직한 제 1 실시예와 동일한 참조 부호로 나타내며, 상세한 설명은 생략한다.
본 바람직한 실시예를 바람직한 제 1 실시예와 비교해 보면, 바람직한 제 1실시예에 따른 중간 전극이 NiCr로 형성된 약 200㎚ 두께의 단층 전극인 한편, 본 바람직한 실시예에 따른 중간 전극은 복수의 층을 포함하는 다층 전극이라는 점이 다르다.
도 3에 도시된 바와 같이, 압전 기판(3)에 배치된 접지 전극(8) 및 상부 전극(11) 사이의 중간 전극(12)은 3층 구조를 갖는다. 즉, 압전 기판(3)의 측면으로 부터 순서대로 중간 전극은 약 50㎚ 두께의 NiCr층(12a), 약 1㎛ 두께의 Al층 (12b), 및 약 50㎚ 두께의 Ti층(12c)을 포함하는 것이 바람직하다. 도면에 나타내지는 않았지만, 다른 접지 전극, 입력 전극, 및 출력 전극은 도 4에 나타낸 구조와 유사한 구조를 갖는다.
본 바람직한 실시예에서는, 중간 전극(12)의 두께가 약 100㎚인 것이 바람직하다. 접지 전극(8) 및 전극 패드인 상부 전극(11)과 동일한 종류의 금속으로 형성된 중간 전극(12)에서, 층두께를 증가시킨 결과로 중간 전극(12)의 전체 두께가 약 100㎚이상이 되더라도, 압전 기판(3) 내에 크랙이 발생하는 것으 방지할 수는 없다. 따라서, NiCr층(12a) 및 Ti층(12c)의 전체 두께가 약 50㎚를 넘는 것이 바람직하며, 본 바람직한 실시예에서는 구체적으로 약 100㎚인 것이 바람직하다.
상술한 구조로 인해, 층의 경계로 응력을 확실하게 분산시킬 수 있으며, 따라서, 압전 기판에 크랙 및 파단이 발생하는 것이 방지된다.
본 발명에 따른 바람직한 제 3 실시예를 도 4를 참조로 설명할 것이다. 도 4는 바람직한 제 3 실시예에 따른 탄성 표면파 장치의 패키지에 금속 범프를 통해 결합된 실장 부분에 대한 확대 단면도이다. 여기서, 도 1 및 도 2에 도시된 바와같이 본 발명에 따른 제 1 실시예, 및 도 3에 도시된 바와 같이 본 발명에 따른 바람직한 제 2 실시예와 동일한 요소들은 바람직한 제 1 및 제 2 실시예와 동일한 참조부호로 나타내며, 그것에 대한 상세한 설명은 생략한다.
본 바람직한 실시예를 바람직한 제 2 실시예와 비교해 보면, 기판 전극(13)은 전극 패드인 접지 전극(8) 및 압전 기판(3) 사이에 배치되며, 바람직한 제 2 실시예의 중간 전극(12) 내의 Al층(12b)은 구비되지 않는다.
도 4에 도시된 바와 같이, 압전 기판(3)에 배치된 접지 전극(8) 및 상부 전극(11) 사이의 중간 전극(12)은 2층 구조를 갖는다. 즉, 중간 전극은 압전 기판(3)의 측면으로부터 순서대로 약 50㎚ 두께의 NiCr층(12a) 및 약 50㎚ 두께의 Ti층 (12c)을 포함하는 것이 바람직하다. 상술한 구조에 의해, 층의 경계로 응력을 분산시킬 수 있으며, 압전 기판에 크랙 및 파단이 발생하는 것을 방지할 수 있다.
도 4에 도시된 바와 같이, Ti로 형성된 약 10㎚ 두께의 기판 전극(13)은 압전 기판(3) 및 전극 패드인 접지 전극(8) 사이에 배치된다. 이 기판 전극(13)에 의해, 압전 기판(3) 및 전극 패드인 접지 전극(8)의 결합 강도가 크게 향상되며, 탄성 표면파 소자의 전기적 특성이 크게 향상된다. 도면에 나타내지는 않았지만, 다른 접지 전극, 입력 전극, 및 출력 전극은 도 4에 도시된 구조와 유사한 구조를 갖는다.
상술한 바람직한 제 1 내지 제 3 실시예에서는, 소자 기판으로서 리튬 탄탈레이트로 구성된 압전 기판을 사용하는 것을 설명하였다. 그러나, 리튬 니오베이트 (lithium niobate) 또는 산화 아연막이 구비된 절연 기판, 석영 및 랑거사이트(langasite)등의 압전 기판, 및 다른 적당한 기판을 사용할 수 있으며 비슷한 효과를 나타낼 수 있다.
본 발명의 상술한 바람직한 제 1 내지 제 3 실시예에서는, 소자 전극 및 전극 패드, 및 상부 전극을 Al 전극으로 한정하는 것이 바람직하다. 그러나, Al과 5%의 Cu이 첨가된 합금, 및 Au 등의 금속 재료를 섞으면 비슷한 효과가 나타날 수 있다. 다른 적당한 물질을 또한 사용할 수 있다.
또한, 상술한 바람직한 제 1 내지 제 3 실시예에서는, 예를 들어, 전자 부품이 패키지 내에 페이스다운 실장된, 전자 부품 장치에 대해 설명하였다. 그러나, 본 발명은 전자 부품이 회로 기판 또는 다른 적당한 기판에 직접 페이스다운 실장된 경우에도 적용할 수 있다.
상술한 바람직한 제 1 내지 제 3 실시예에서는, 중간 전극의 예로서 NiCr 및 Ti에 대해 설명하였다. 그러나, 전극 패드 및 상부 전극을 구성하는 금속을 제외한 임의의 금속을 사용할 수 있으며, 전극 패드 및 상부 전극이 Al를 함유하는 경우에는, 결합성을 고려하여, Ni, Cr, Ti 및 NiCr가 바람직하다.
상술한 바람직한 제 1 내지 제 3 실시예에서는, 실시예로서 볼 접합을 이용하여 형성된 Au 범프에 대해 설명하였다. 그러나, 예를 들어, 도금에 의한 범프 형성방법을 사용할 수 있다. 범프 그 자체는 Al 범프 등의 금속 범프일 수 있다. 그러나, 제조를 쉽게 하려고 생각한다면, 볼 접합을 이용하여 형성된 Au 범프가 바람직하다.
상술한 바람직한 제 3 실시예에서는, 실시예로서 Ti로 형성된 기판 전극에대해 설명하였다. 그러나, Cu, Cr, 또는 다른 적당한 물질을 기판 전극으로서 사용할 수 있으며, 따라서 압전 기판과 전극 패드의 결합 강도를 향상시킬 수 있는 한,두께를 약 10㎚로 제한하지 않는다.
상술한 바람직한 제 1 내지 제 3 실시예에서는, 페이스다운 실장하는 때와 동일한 시간에 초음파 및 열을 가하는 것이 바람직하다. 그러나, 열만을 가하거나 초음파만을 가하는 방법을 사용할 수 있다. 초음파을 가하는 방법을 사용하는 경우에는, 특히, 응력이 발생하기 쉽기 때문에, 본 발명의 다양한 바람직한 실시예이 구조가 적어도 초음파를 인가하는 방법을 이용하여 페이스다운 실장하는데 적합하다.
본 발명의 바람직한 실시예를 통신기 장치에 성공적으로 적용할 수 있다. 도 5에 도시된 바와 같이, 본 발명의 다른 바람직한 실시예에 따른 통신기 장치는 안테나(30), 안테나(30)에 접속된 듀플렉서(31), 듀플렉서(30)에 접속된 송신 회로 및 수신 회로를 포함하는 것이 바람직하다. 송신 회로는 발진기(33)에서 생성되고 디바이더(divider)(32)에 의해 나눠진 신호를 여과하는 내부 층계 필터(inter-stage filter)(34), 송신 신호를 증폭하는 전력 증폭기 및 수신 신호가 송신 회로로 전송되는 것을 방지하는 아이솔레이터(36)를 포함한다. 수신 회로는 안테나(30)로부터 수신 신호를 증폭하는 저소음 증폭기(37) 및 수신 신호를 여과하는 내부 층계 필터(38)를 포함한다. 수신 신호와 지역(local) 신호를 혼합하여 믹서(39)로부터 IF 신호를 출력한다.
본 발명의 바람직한 실시예를 기재하였지만, 명세서에 기재된 원리를 실행하는 다양한 방법들을 청구항의 범위에서 생각할 수 있다. 따라서, 본 발명의 범위를 청구항에 기재된 사항들로 한정됨을 알 수 있다.
본 발명의 전자 부품에 따르면, 전자 부품이 사이에 Au 범프를 두고 패키지 또는 회로 기판에 구비된 전극 패턴와 접하는 경우, 초음파 또는 열이 인가될 때 전극 패턴 및 Au 범프가 접속되도록 압력이 가하고, Au 범프에 부착된 전자 부품의 일부에 큰 응력이 가하더라도, 소자 기판에 크랙 및 파단이 생기는 문제가 발생하지 않는다.

Claims (30)

  1. 기판,
    상기 기판에 배치된 소자 전극,
    상기 소자 전극에 접속된 전극 패드,
    금속 범프,
    상기 전극 패드에 배치되고 상기 금속 범프에 접속된 상부 전극, 및
    상기 전극 패드와 상기 상부 전극 사이에 위치한 중간 전극을 포함하며,
    상기 중간 전극이 상기 전극 패드 또는 상기 상부 전극을 구성하는 금속 이외의 금속으로 구성된 단일층을 포함하며, 상기 중간 전극의 두께가 약 50㎚ 보다 큰 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  2. 제 1항에 있어서, 상기 중간 전극의 두께가 약 100㎚이상인 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  3. 제 1항에 있어서, 상기 전극 패드 및 상기 상부 전극 중 적어도 하나를 구성하는 금속이 Al이며, 상기 중간 전극이 Ni, Cr, NiCr, 및 Ti로 구성된 그룹으로부터 선택된 금속으로 구성되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  4. 제 1항에 있어서, 상기 금속 범프는 Au 및 주성분으로 Au를 함유하는 금속 재료 중 하나로 형성되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  5. 제 1항에 있어서, 상기 소자 전극이 복수의 층을 포함하며, 상기 소자 전극의 상기 복수의 층 중 적어도 하나가 상기 전극 패드 및 상기 기판 사이에 구비되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  6. 제 1항에 있어서, 상기 전자 부품이 탄성 표면파 소자인 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  7. 제 1항에 따른 전자 부품 및, 패키지를 포함하며,
    상기 전자 부품은 페이스다운 정렬로 상기 패키지에 실장되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품 장치.
  8. 제 1항에 따르는 전자 부품을 포함하는 통신기 장치.
  9. 기판,
    상기 기판에 배치된 소자 전극,
    상기 소자 전극에 접속된 전극 패드,
    금속 범프,
    상기 전극 패드에 배치되고 상기 금속 범프에 접속된 상부 전극, 및
    상기 전극 패드 및 상기 상부 전극 사이에 위치한 중간 전극을 포함하며,
    상기 중간 전극이 상기 전극 패드 또는 상기 상부 전극을 구성하는 금속 이외의 금속으로 구성된 복수의 층을 포함하며, 상기 복수의 층의 전체 두께가 약 50㎚ 보다 큰 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  10. 제 9항에 있어서, 상기 중간 전극의 두께가 약 100㎚이상인 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  11. 제 9항에 있어서, 상기 전극 패드 및 상기 상부 전극 중 적어도 하나를 구성하는 금속이 Al이며, 상기 중간 전극이 Ni, Cr, NiCr, 및 Ti로 구성된 그룹으로부터 선택된 금속으로 구성되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  12. 제 9항에 있어서, 상기 금속 범프가 Au 및 주성분으로 Au를 함유하는 금속 재료 중 하나로 형성되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  13. 제 9항에 있어서, 상기 소자 전극이 복수의 층을 포함하며, 상기 소자 전극의 상기 복수의 층 중 적어도 하나가 상기 전극 패드 및 상기 기판 사이에 구비되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  14. 제 9항에 있어서, 상기 전자 부품이 탄성 표면파 소자인 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  15. 제 9항에 따른 전자 부품 및, 패키지를 포함하며,
    상기 전자 부품은 페이스다운 정렬로 상기 패키지에 실장되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품 장치.
  16. 제 9항에 따른 전자 부품을 포함하는 통신기 장치.
  17. 기판,
    상기 기판에 배치된 소자 전극,
    상기 소자 전극에 접속된 전극 패드,
    상기 전극 패드에 배치되고 상기 금속 범프에 접속된 상부 전극, 및
    상기 전극 패드 및 상기 상부 전극 사이에 배치된 중간 전극을 포함하며,
    상기 중간 전극이 복수의 층을 포함하며, 상기 전극 패드 및 상기 상부 전극 중 하나를 구성하는 금속과 동일한 금속으로 구성된 층을 제외한, 상기 복수의 층의 전체 두께가 약 50㎚ 보다 큰 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  18. 제 17항에 있어서, 상기 중간 전극의 두께가 약 100㎚이상인 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  19. 제 17항에 있어서, 상기 전극 패드 및 상기 상부 전극 중 적어도 하나를 구성하는 금속이 Al이고, 상기 중간 전극은 Ni, Cr, NiCr, 및 Ti로 구성된 그룹으로부터 선택된 금속으로 형성되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  20. 제 17항에 있어서, 상기 금속 범프가 Au 및 주성분으로 Au를 함유하는 금속 재료 중 하나로 형성되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  21. 제 17항에 있어서, 상기 소자 전극이 복수의 층을 포함하며, 상기 소자 전극의 상기 복수의 층 중 적어도 하나가 상기 전극 패드 및 상기 기판 사이에 구비되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자부품.
  22. 제 17항에 있어서, 상기 전자 부품이 탄성 표면파 소자인 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품.
  23. 제 17항에 따른 전자 부품 및, 패키지를 포함하며,
    상기 전자 부품은 페이스다운 정렬로 상기 패키지에 실장되는 것을 특징으로 하는 페이스다운 실장에 적합한 전자 부품 장치.
  24. 제 17항에 따른 전자 부품을 포함하는 통신기 장치.
  25. 기판을 준비하고,
    상기 기판에 소자 전극을 형성하고,
    상기 소자 전극에 접속된 전극 패드를 형성하고,
    상부 전극을 상기 전극 패드에 형성하고,
    상기 금속 범프에 상기 상부 전극을 접속하며,
    상기 전극 패드 및 상기 상부 전극 사이에 중간 전극을 형성하는 것을 포함하며,
    상기 중간 전극이 상기 전극 패드 또는 상기 상부 전극을 구성하는 금속 이외의 금속으로 구성된 단일층을 포함하며, 상기 중간 전극의 두께가 약 50㎚ 보다 큰 전자 부품을 형성하는 단계,
    하우징을 준비하는 단계, 및
    페이스다운 실장 공정을 통해 상기 하우징에 상기 전자 부품을 실장하는 단계를 포함하는 것을 특징으로 하는 전자 부품 장치의 제조방법.
  26. 제 25항에 있어서, 상기 전자 부품을 상기 하우징에 실장하는 상기 단계 동안에 초음파를 인가하는 단계를 더 포함하는 것을 특징으로 하는 전자 부품 장치의 제조방법.
  27. 기판을 준비하고,
    상기 기판에 소자 전극을 형성하고,
    상기 소자 전극에 접속된 전극 패드를 형성하고,
    상부 전극을 상기 전극 패드에 형성하고,
    상기 금속 범프에 상기 상부 전극을 접속하며,
    상기 전극 패드 및 상기 상부 전극 사이에 중간 전극을 형성하는 것을 포함하며,
    상기 중간 전극이 상기 전극 패드 또는 상기 상부 전극을 구성하는 금속 이외의 금속으로 구성된 복수의 층을 포함하며, 상기 복수의 층의 전체 두께가 약 50㎚ 보다 큰 전자 부품을 형성하는 단계,
    하우징을 준비하는 단계, 및
    페이스다운 실장 공정을 통해 상기 하우징에 상기 전자 부품을 실장하는 단계를 포함하는 것을 특징으로 하는 전자 부품 장치의 제조방법.
  28. 제 27항에 있어서, 상기 전자 부품을 상기 하우징에 실장하는 상기 단계 동안에 초음파를 인가하는 단계를 더 포함하는 것을 특징으로 하는 전자 부품 장치의제조방법.
  29. 기판을 준비하고,
    상기 기판에 소자 전극을 형성하고,
    상기 소자 전극에 접속된 전극 패드를 형성하고,
    상기 전극 패드에 상부 전극을 형성하고,
    상기 상부 전극을 상기 금속 범프에 접속하며,
    상기 전극 패드 및 상기 상부 전극 사이에 중간 전극을 형성하는 것을 포함하며,
    상기 중간 전극이 복수의 층을 포함하며, 상기 전극 패드 및 상기 상부 전극 중 하나를 구성하는 금속과 동일한 금속으로 구성된 층을 제외한, 상기 복수의 층의 전체 두께가 약 50㎚ 보다 큰 전자 부품을 형성하는 단계,
    하우징을 준비하는 단계, 및
    페이스다운 실장 공정을 통해 상기 하우징에 상기 전자 부품을 실장하는 단계를 포함하는 것을 특징으로 하는 전자 부품 장치의 제조 방법.
  30. 제 29항에 있어서, 상기 전자 부품을 상기 하우징에 실장하는 상기 단계 중에 초음파를 인가하는 단계를 더 포함하는 것을 특징으로 하는 전자 부품 장치의 제조 방법.
KR1020010009671A 2000-02-25 2001-02-26 전자 부품, 전자 장치 및 통신기 장치 KR20010085606A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000049445 2000-02-25
JP2000-49445 2000-02-25
JP2001-13514 2001-01-22
JP2001013514A JP2001313305A (ja) 2000-02-25 2001-01-22 電子部品素子、電子部品装置および通信機装置

Publications (1)

Publication Number Publication Date
KR20010085606A true KR20010085606A (ko) 2001-09-07

Family

ID=26586108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010009671A KR20010085606A (ko) 2000-02-25 2001-02-26 전자 부품, 전자 장치 및 통신기 장치

Country Status (5)

Country Link
US (1) US20040108560A1 (ko)
EP (1) EP1128423A3 (ko)
JP (1) JP2001313305A (ko)
KR (1) KR20010085606A (ko)
CN (1) CN1319948A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137039A1 (en) * 2001-11-16 2003-07-24 Tdk Corporation Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device
JP2003318212A (ja) * 2002-04-26 2003-11-07 Murata Mfg Co Ltd 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法
US7141909B2 (en) * 2003-06-17 2006-11-28 Murata Manufacturing Co., Ltd. Surface acoustic wave device
JP2006202938A (ja) * 2005-01-20 2006-08-03 Kojiro Kobayashi 半導体装置及びその製造方法
US20070069367A1 (en) * 2005-09-28 2007-03-29 Honeywell International Inc. Reduced stress on SAW die with surrounding support structures
JP4770643B2 (ja) 2005-10-12 2011-09-14 エプソントヨコム株式会社 圧電デバイス及び、その製造方法
JP4674555B2 (ja) * 2006-02-20 2011-04-20 エプソントヨコム株式会社 弾性表面波素子及び通信装置
WO2013147741A1 (en) * 2012-03-26 2013-10-03 Empire Technology Development Llc Color tunable substrate
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
EP0523701B1 (en) * 1991-07-17 1998-01-07 Denso Corporation Method of forming electrodes of semiconductor device
US5587336A (en) * 1994-12-09 1996-12-24 Vlsi Technology Bump formation on yielded semiconductor dies
JP3275775B2 (ja) * 1997-05-16 2002-04-22 株式会社村田製作所 弾性表面波装置
JP3795644B2 (ja) * 1997-09-25 2006-07-12 東芝電子エンジニアリング株式会社 接合方法
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置

Also Published As

Publication number Publication date
CN1319948A (zh) 2001-10-31
JP2001313305A (ja) 2001-11-09
US20040108560A1 (en) 2004-06-10
EP1128423A2 (en) 2001-08-29
EP1128423A3 (en) 2004-03-10

Similar Documents

Publication Publication Date Title
US10250222B2 (en) Electronic device
US6552475B2 (en) Surface acoustic wave device
EP0637871B1 (en) Surface acoustic wave device mounted module
US7112913B2 (en) Surface acoustic wave apparatus and manufacturing method therefor
US6078229A (en) Surface acoustic wave device mounted with a resin film and method of making same
US6628178B2 (en) Radio frequency module parts including surface acoustic wave elements and manufacturing method thereof
US6557225B2 (en) Method of producing surface acoustic wave device
US6731046B2 (en) Surface acoustic wave element and manufacturing method of the same
US10665566B2 (en) Surface acoustic wave resonator having ring-shaped metal sealing configuration
US6911762B2 (en) Surface acoustic wave element, surface acoustic wave device using the same, and method for manufacturing surface acoustic wave element and surface acoustic wave device
KR20010085606A (ko) 전자 부품, 전자 장치 및 통신기 장치
EP1503499B1 (en) Surface acoustic wave element and its manufacturing method
EP1521362B1 (en) Method of producing surface acoustic wave device and the surface acoustic wave device
JP4066952B2 (ja) 電子部品素子、電子部品、及び通信機
JP2004153412A (ja) 弾性表面波装置及びその製造方法
JP3716123B2 (ja) 弾性表面波装置
KR100862379B1 (ko) 표면탄성파 디바이스 패키지 및 그 제조방법
JP2004129193A (ja) 弾性表面波装置
JP5277883B2 (ja) 弾性波フィルタ装置
JP2000236230A (ja) 弾性表面波フィルタ
US20230101605A1 (en) Elastic wave device, module
JP2002246870A (ja) 弾性表面波装置とその製造装置
JP2002299985A (ja) 弾性表面波装置の製造方法
JP2005116622A (ja) 電子部品
JP2000091870A (ja) 弾性表面波デバイスおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application