KR20010084526A - 직렬 연쇄 컨벌루션 부호화 방법 - Google Patents
직렬 연쇄 컨벌루션 부호화 방법 Download PDFInfo
- Publication number
- KR20010084526A KR20010084526A KR1020000009634A KR20000009634A KR20010084526A KR 20010084526 A KR20010084526 A KR 20010084526A KR 1020000009634 A KR1020000009634 A KR 1020000009634A KR 20000009634 A KR20000009634 A KR 20000009634A KR 20010084526 A KR20010084526 A KR 20010084526A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- punctured
- bits
- column
- read
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 직렬 연쇄 컨벌루션 부호화 방법에 관한 것으로, 직렬 연쇄 컨벌루션 부호기(SCCC)를 이용하여 멀티미디어 서비스를 수행하기 위해서 부호화된 비트를 전송율 조정기를 이용해 데이터율을 변화시킨 후 아무런 변형없이 물리 채널에 순차로 출력하게 되면 연속적으로 발생하는 에러의 대처 능력이 떨어지게 되어 시스템의 성능이 급격히 감소하게 되는 문제점이 있었다. 따라서, 본 발명은 전송율 조정기를 통과한 부호화 비트를 일정한 규칙에 의해 같은 특성을 가진 비트가 연속되지 않도록 섞은 후 다시 동등한 비트수로 재 분배함으로써, 비트 오율과 프레임 오율을 낮출 수 있게 되어 프레임 재 전송 횟수를 낮출 수 있기 때문에 전력 손실을 줄일 수 있는 효과가 있다.
Description
본 발명은 무선 통신 시스템에서 컨벌루션 부호화 기술에 관한 것으로, 특히 블록 인터리버와 전송율 조정기가 포함된 직렬 연쇄 컨벌루션 부호화기에서 에러 오율과 프레임 오율을 낮출 수 있도록 하는 직렬 연쇄 컨벌루션 부호화 방법에 관한 것이다.
일반적으로, 차세대의 무선 데이터 통신 시스템에서는 고품질의 데이터를 전송하기 위해 두 개의 컨벌루션 부호(Convolutional code)를 병렬 또는 직렬로 연결하여 사용하는데, 도1에 도시된 바와 같이 병렬로 연결된 형태를 병렬 연쇄 컨벌루션 부호기(PCCC : Parallel Concatenated Convolutional Coder)라고 하고, 도2에 도시된 바와 같이 직렬로 연결된 형태를 직렬 연쇄 컨벌루션 부호기(SCCC : Serial Concatenated Convolutional Coder)라고 부르는데, 이 두 개의 구조는 서로 비교되는 특성을 가지고 있으며 낮은 신호대 잡음비에서는 PCCC의 성능이 보다 우수하고, 높은 신호대 잡음비에서는 SCCC의 구조가 더 우수하다.
즉, 병렬 연쇄 컨벌루션 부호기(PCCC)는 신호대 잡음비가 일정 이상이 되면 성능 향상에 포화 현상이 일어나 더 이상 성능의 향상이 일어나지 않는 반면, 직렬 연쇄 컨벌루션 부호기(SCCC)의 구조는 포화 현상이 없이 계속해서 성능의 향상이 나타나기 때문이다.
따라서, 비트 오율(10E-7)과 프레임 오율(10E-5) 이상의 서비스를 요구하는 고품질의 멀티미디어 데이터를 전송할 때는 직렬 연쇄 컨벌루션 부호기(SCCC)의 구조가 병렬 연쇄 컨벌루션 부호기(PCCC)에 비해 많은 각광을 받고 있다.
한편, 무선 통신망을 이용하여 다양한 멀티미디어 서비스를 지원하기 위해서는 그 다양한 데이터율을 가진 데이터를 효과적으로 섞어서 물리 채널로 출력해줄 수 있어야 하는데, 이를 구현하기 위해서는 도3에 도시된 바와 같이 서비스에 따라 데이터율을 변화시켜주는 전송율 조정기(Rate Matching device)와 연속된 에러를 막아주기 위한 블록 인터리버 및 부호화된 비트를 일정한 전송 시간 간격(TTI : Transmit Time Interval)에 맞추어 물리 채널에 실어 보낼 수 있도록 동등하게 재 분배하여 주는 장치가 필요하다.
여기서, 상기 블록 인터리버는 도4에 도시된 바와 같이 기록시에는 행단위 순서대로 기록하고, 리드시에는 열단위로 리드하게 되는데, 이때 리드하는 열의 순서는 시스템에 따라 바뀔 수 있으며 도5에 그 하나의 실시예를 보였다.
즉, 열의 크기가 1일 때는 그 1열만 리드하면 되고, 2일 때는 1,2의 순서로 리드할 수 있고, 그 크기에 따라서 열을 리드하는 순서는 얼마든지 다르게 할 수 있다.
그러나, 현재까지는 직렬 연쇄 컨벌루션 부호기(SCCC)를 이용하여 멀티미디어 서비스를 수행하기 위해서 부호화된 비트를 전송율 조정기를 이용해 데이터율을 변화시킨 후 아무런 변형없이 물리 채널에 순차로 출력하게 되면 연속적으로 발생하는 에러의 대처 능력이 떨어지게 되어 시스템의 성능이 급격히 감소하게 되는 문제점이 있었다.
따라서, 본 발명은 전송율 조정기를 통과한 부호화 비트를 일정한 규칙에 의해 같은 특성을 가진 비트가 연속되지 않도록 섞은 후 다시 동등한 비트수로 재 분배함으로써, 연속 에러에 대처할 수 있게 하여 시스템의 성능을 향상시킬 수 있도록 하는 방법을 제공함에 그 목적이 있다.
도1은 병렬 연쇄 컨벌루션 부호기의 구성도.
도2는 직렬 연쇄 컨벌루션 부호기의 구성도.
도3은 직렬 연쇄 컨벌루션 부호기의 부호화 과정의 예를 보인 흐름도.
도4는 블록 인터리버의 동작을 설명하기 위한 예시도.
도5는 블록 인터리버에서 리드된 열의 재배치 과정을 보인 예시도.
도6은 직렬 연쇄 컨벌루션 부호기가 포함된 시스템에서 부호화 부분의 구성을 보인 블록도.
도7은 블록 인터리버와 전송율 조정기를 통해 출력된 비트열의 예시도.
도8은 열의 개수가 8인 인터리버를 사용했을 경우 직렬 연쇄 부호화 과정을 보인 예시도.
도9는 부호화된 비트열이 블록 인터리버에 입력되었을 경우의 상태를 나타낸 예시도.
도10은 상기 블록 인터리버에 의해 열이 섞였을 때의 상태를 나타낸 예시도.
도11은 전송율 조정기를 통과하고 난 후의 부호화 비트의 상태를 나타낸 예시도.
도12는 본 발명에 의한 제1 실시예의 과정을 보인 흐름도.
도13은 본 발명에 의한 제2 실시예의 과정을 보인 흐름도.
도14는 상기 도12의 방법에 의해 재배열된 비트 시퀀스의 예시도.
도15는 상기 도13의 방법에 의해 재배열된 비트 시퀀스의 예시도.
도16은 일반적인 직렬 연쇄 컨벌루션 부호기의 구성을 보인 블록도.
도17은 상기 도16에서 펑처링의 예를 보인 구성도.
도18은 본 발명에 의해 192비트를 펑처링했을 때의 비트 오율과 프레임 오율의 시뮬레이션 결과를 보인 그래프도.
도19는 본 발명에 의해 104비트를 펑처링했을 때의 비트 오율과 프레임 오율의 시뮬레이션 결과를 보인 그래프도.
본 발명의 제1특징은, 블록 인터리버와 전송율 조정기를 포함한 직렬 연쇄 컨벌루션 부호화기에 있어서, 전송율 조정기의 펑처링 루틴이 블록 인터리버의 형태에서 이루어진다고 할때 블록 인터리버에서 두 개의 열을 선택하고, 두 열의 각 비트를 번갈아 선택하여 새로운 비트열을 만드는 것이다.
본 발명의 제2 특징은, 제1 특징에서 선택되어진 비트열에서 리드된 비트를 새로운 열에 교대로 넣어갈 때, 특정 시퀀스(예를 들어, Y시퀀스)의 펑처링 되어지는 규칙을 살펴 현재 위치와 다음 위치가 모두 펑처링되지 않을 경우 새로운 열에 저장된 비트쌍의 두 비트의 순서를 바꾸어 새로운 열에 넣어 주는 것이다.
본 발명의 제3 특징은, 제2 특징에서 만들어진 열들을 물리 채널에 보낼 때 첫 번째 열부터 순서대로 보내는 것이다.
이와 같은 목적을 달성하기 위한 본 발명 직렬 연쇄 컨벌루션 부호화 방법은 블록 인터리버로부터 임의의 두 비트 시퀀스(X,Y)를 리드하여 순차로 펑처링 여부를 검사하는 제1과정과; 펑처링되지 않았을 경우 리드된 비트를 새로운 행과 열에 순차로 저장하는 제2과정과; 펑처링되었을 경우 순차로 다음 리드된 비트(Xi+1)를 펑처링된비트(Yi)의 위치에 저장하고, 그 다음 리드된 비트(Yi+1)를 상기 리드된 비트(Xi)의 위치에 저장하는 과정을 모든 열에 대해서 완료될 때 까지 반복 수행하는 제3과정으로 이루어지는 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도6은 직렬 연쇄 컨벌루션 부호기가 포함된 시스템에서 부호화 부분의 구성을 보인 블록도로서, 직렬 연쇄 컨벌루션 부호화기(SCCC)를 통해 얻어진 비트는 X시퀀스와 Y시퀀스로 나누어지며 출력된 비트의 i번째 코드워드를 (XiYi)라고 하면 출력된 비트열은 {X0Y0X1Y1X2Y2X3Y3…}로 나타낼 수 있다.
따라서, 상기 부호화된 비트열을 블록 인터리버와 전송율 조정기의 입력으로 할 때 블록 인터리버의 열의 개수가 짝수일 때는 도7에 도시된 바와 같이 하나의 열에 X시퀀스 또는 Y시퀀스가 모이게 된다.
그리고, 전송율 조정기에 의해 Y시퀀스의 일부가 잘리게 될 경우 열을 이루고 있는 비트의 수가 달라져 부호화된 비트를 물리 채널을 통해 효율적으로 전달할 수 없고, 같은 특성을 가진 부호화 비트가 연속적으로 출력되기 때문에 연속 오류에 큰 영향을 받게 된다.
이러한 문제점을 해결하기 위해서 블록 인터리버에 의해 섞인 비트 중 (X,Y)쌍이 같은 코드 워드를 가진 두 개의 열을 선택해서 잘 섞은 다음 물리 채널에 보내는 과정이 필요하게 되며 그 한 예로 도8은 열의 개수가 8인 인터리버를 사용했을 경우를나타내고 있는데, 이 블록 인터리버는 열 단위{0,4,2,6,1,5,3,7}의 순서로 자리를 바꾼 형태이다.
이때, Y시퀀스의 일부는 전송율 조정기에 의해 펑처링이 되어 있다.
다음, 도9는 부호화된 비트열이 블록 인터리버에 입력되었을 경우의 상태를 나타내고, 도10은 상기 블록 인터리버에 의해 열이 섞였을 때를 나타내며 도11은 전송율 조정기를 통과하고 난 후의 부호화 비트의 상태를 나타낸 블록도이다.
이에 따라, 본 발명은 상기와 같이 블록 인터리버와 전송율 조정기를 통하고 난 후 부호화된 비트를 물리 채널에 출력하기에 앞서 연속 에러를 방지하기 위해 동등한 비트수로 같은 코드워드(XiYi)를 가진 두 개의 열을 선택한 후 두 종류(X,Y)의 비트가 서로 연속되지 않도록 재 배열하는 방법에 관한 것이다.
먼저, 첫 번째 방법은 도12에 도시한 바와 같이 선택된 두 열에서 X와 Y의 값을 하나씩 선택하여 새로운 두 열에 교대로 하나씩 쌓아 가는 방법으로서, 도14에 도시된 실시예를 참조하여 설명한다.
일단, (a)(a')열과 같이 교대로 나열돼 있는 두 시퀀스에서 펑처링된 비트{Y(1),Y(4),Y(6)...}가 발생하면 그 펑처링된 행의 다음 행에 있는 비트{X(2),X(5),X(7)...}가 순차로 한 비트씩 당겨져 채워지게 되고, 상기 비트{X(2),X(5),X(7)...}의 위치에는 그 다음 행에 있는 비트{Y(2),Y(3),Y(7)...}가 이동하여 대신 채워지게 됨으로써 최종적으로 (b)(b')와 같이 두 종류(X,Y)의 비트열이 서로 연속되지 않도록 재 배열 된다.
다음, 두 번째 방법은 상기 첫 번째 방법을 좀더 보완한 것으로서, 상기 첫 번째 방법에 의해서 한 종류의 비트가 연속 나열되지 않도록 하였으나, 도14의 (b')와 같이 3개 이상의 연속된 비트{X(2),X(3),X(4)}가 나열되는 현상이 발생되는 문제점이 있어 이를 개선한 것으로 그 과정이 도13에 도시되어 있으며 우선, 도15의 예시도를 참조하여 그 동작을 설명하기로 한다.
먼저, (a)(a')열의 처음 두 행을 서로 비교하여 (a')열에 펑처링이 없으면 두 번째 행의 비트쌍(X(1),Y(1))을 상호 교환하여 나열하고, 그 다음 두 행의 (a')열을 비교하여 펑처링이 있으면 그 비트쌍(X(2),Y(2))은 그대로 (b)(b')열에 나열하는 것이다.
이때, Y(3)비트와 같이 펑처링된 비트가 발생하게 되면 그 위치에는 상기 첫 번째 방법에서 설명한 바와 같이 X(4)비트가 대신 채워지게 되고, 그 빈자리는 다시 Y(4)비트가 채워지게 되는데, 그에 앞서 다음 두행의 Y시퀀스의 비트(Y(4),Y(5))를 비교한 결과 펑처링이 없으므로 X(5),Y(5)의 위치가 서로 바뀌게 된다.
이에 따라, 다음 부터는 한 비트씩 당겨져 빈자리를 채우게 되어 최종적으로 (b)(b')와 같이 재 배열 되는 것이다.
그럼, 상기 두가지 방법을 도12 내지 도13을 참조하여 보다 구체적으로 설명한다.
먼저, 변수(A,B)는 각각 메모리의 인덱스를 가리키는 것으로, A는 종래의 인덱스를 B는 새로운 인덱스를 의미하며 A=0일때는 (a)열을 A=1일때는 (a')열을 의미한다. 그리고, B=0일때는 (b)열을 B=1일때는 (b')열을 의미하며, I는 행을 의미한다.
이에 따라, 도12에서 상기 변수(A,B,I)들이 초기화 되면(ST1) 도8과 같이 블록 인터리버가 8열이라고 가정할 때 임의의 열(K)의 첫 번째 열(A=0)의 첫 번째 행(I=0)의위치가 펑처링되었는지를 검사하여(ST2) 안되었으면 그 한 비트(X(0))를 가져와(ST3) 새로운 메모리 인덱스의 임의의 열(M+B)에 저장한 후(ST4) 각각 A,B변수를 1씩 증가시켜 2로 나눈 나머지를 그 변수의 새로운 값으로 설정한다.(ST5)
따라서, 상기 각 변수(A,B)는 0아니면 1을 가지게 되어 (a)(a')열 혹은 (b)(b')열을 가리키게 된다.
이에 따라, I행의 (a)(a')열이 모두 펑처링되었는지 검사가 완료되면(ST6) 다음 행으로 설정하여(ST7) 상기 과정(ST2∼ST7)을 반복하다가 펑처링된 열이 있으면 변수(A)를 증가시켜(ST8) 다시 상기 과정(ST6,ST7)을 거쳐 최종적으로 모든 열에 대해서 동작이 완료될 때 까지(ST9) 반복 수행한다.
다음, 도13의 실시예는 상기 도12의 실시예를 기본으로 하는데 여기에 연속되는 같은 종류의 비트 수를 최소로 줄이기 위해 보완한 것으로, 두 행씩을 비교하여 펑처링이 없으면 비교되는 두 번째 행의 비트쌍의 열의 위치를 바꾸는 것이다.
일단, 도12의 실시예와 마찬가지로 변수(B,I,EXCHANGE)들이 초기화 되면(ST1) I번째 행의 임의의 열(K)에서 한 비트를 가져와 새로운 임의의 열(M+B)에 저장한 후 인덱스를 증가시킨다.(ST2) 즉, (b)열에서 (b')열로 바뀌게 된다.
다음, 임의의 (K+1)열(a')의 위치가 펑처링이 되었는지를 검사하여 안되었으면 그 비트를 가져와 새로운 임의의 열(M+B)에 저장한다.(ST3)
다음, 상기 임의의 열(K+1)의 다음행(I+1)의 위치가 펑처링되었는지 검사하여 안되었으면 그 행(I+1)의 위치를 교환하기 위해 변수(EXCHANGE)를 1로 셋트시키고, 변수(B)를 두 번 증가시켜 (b')열을 가리키게 한다.(ST4)
다음, 행을 증가시켜(I+1) 상기 과정(ST2)에 의해 (a)열의 한 비트를 읽어 (b')열에 저장하고, 변수(B)를 증가시켜 새로 저장할 위치를 (b)열로 가리키게 한다.
다음, 상기 과정(ST3)에 의해 다음 열(K+1) 즉, (a')열의 한 비트를 읽어와 상기 변수(B)가 가리키는 (b)열로 저장함으로써 비트쌍의 위치가 서로 교환 저장이 된다.
다음, 셋트되어 있는 교환 변수(EXCHANGE)를 '0'으로 리셋시키고, 한 행을 증가시킨 후(I+1), 모든 열에 대해서 마무리될 때 까지(ST7) 상기 과정(ST2∼ST6)을 반복 수행함으로써, 도15의 예시도에서 (b)(b')와 같이 같은 특성을 가진 비트가 2개 이상 연속해서 나열되지 않는다.
다음, 도16은 본 발명에 의한 방법을 검증하기 위하여 몬테카를로 방식을 통하여 비트 오율(BER)과 프레임 오율(FER)을 얻기위한 일반적인 직렬 연쇄 컨벌루션 부호기의 구성을 보인 것으로, 구속장의 길이가 3인 재귀 컨벌루션 부호기를 랜덤 인터리버의 앞,뒤에 직렬로 연결하여 사용하고 복호단은 MAP(Maximum A Posterior Probability) 알고리즘을 사용한다.
그리고, 펑처링 디바이스는 도17과 같이 외부 컨벌루션 부호기의 데이터율을 1/2에서 2/3로 바꿔주게 된다.
예를 들어, 도18은 한 프레임의 입력 비트의 수가 324비트일 경우 전체 부호화된 비트에서 19.5%에 해당하는 192비트를 펑처링 했을 때 상기 두가지 방법에 대한 비트 오율과 프레임 오율을 나타낸 것이고, 도19는 10.6%에 해당하는 104비트를 펑처링 했을 때의 비트 오율과 프레임 오율을 나타낸 것이다.
이상에서 설명한 바와 같이 본 발명 직렬 연쇄 컨벌루션 부호화 방법은 전송율 조정기를 통과한 부호화 비트를 일정한 규칙에 의해 같은 특성을 가진 비트가 연속되지 않도록 섞은 후 다시 동등한 비트수로 재 분배함으로써, 비트 오율과 프레임 오율을 낮출 수 있게 되어 프레임 재 전송 횟수를 낮출 수 있기 때문에 전력 손실을 줄일 수 있는 효과가 있다.
Claims (4)
- 블록 인터리버와 전송율 조정기를 갖는 직렬 연쇄 컨벌루션 부호화 장치에 있어서, 블록 인터리버로부터 임의의 두 비트 시퀀스(X,Y)를 리드하여 순차로 펑처링 여부를 검사하는 제1과정과; 펑처링되지 않았을 경우 리드된 비트를 새로운 행과 열에 순차로 저장하는 제2과정과; 펑처링되었을 경우 순차로 다음 리드된 비트(Xi+1)를 펑처링된 비트(Yi)의 위치에 저장하고, 그 다음 리드된 비트(Yi+1)를 상기 리드된 비트(Xi)의 위치에 저장하는 과정을 모든 열에 대해서 완료될 때 까지 반복 수행하는 제3과정으로 이루어진 것을 특징으로 하는 직렬 연쇄 컨벌루션 부호화 방법.
- 블록 인터리버와 전송율 조정기를 갖는 직렬 연쇄 컨벌루션 부호화 장치에 있어서, 블록 인터리버로부터 임의의 비트 시퀀스(X,Y)를 가지는 두행을 단위로 펑처링된 비트가 있는지를 판단하는 제1과정과; 상기 판단결과 펑처링된 비트가 없으면 두 번째 행의 비트쌍(Xi,Yi)을 상호 교환하여 새로운 열에 나열하는 제2과정과; 상기 제1과정에서 펑처링된 비트가 있으면 비트의 위치 교환없이 그대로 새로운 열에 저장하는 제3과정으로 이루어진 것을 특징으로 하는 직렬 연쇄 컨벌루션 부호화 방법.
- 제2항에 있어서, 상기 제3과정에서 펑처링된 비트(Yi)가 발생하게 되면 그 위치에는 순차로 리드된 다음 비트(Xi+1)를 펑처링된 비트(Yi)의 위치에 저장하고, 그 다음 리드된 비트(Yi+1)를 상기 리드된 비트(Xi+1)의 위치에 저장하는 과정을 모든 열에 대해서 완료될 때 까지 반복 수행하도록 이루어진 것을 특징으로 하는 직렬 연쇄 컨벌루션 부호화 방법.
- 제1내지 제3항에 있어서, 상기 비트 시퀀스의 리드 순서는 펑처링된 비트를 제외한 X시퀀스와 Y시퀀스의 한 비트씩(Xi,Yi,Xi+1,Yi+1...)을 번갈아 리드하는 것을 특징으로 하는 직렬 연쇄 컨벌루션 부호화 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000009634A KR100320220B1 (ko) | 2000-02-26 | 2000-02-26 | 직렬 연쇄 컨벌루션 부호화 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000009634A KR100320220B1 (ko) | 2000-02-26 | 2000-02-26 | 직렬 연쇄 컨벌루션 부호화 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010084526A true KR20010084526A (ko) | 2001-09-06 |
KR100320220B1 KR100320220B1 (ko) | 2002-01-10 |
Family
ID=19650420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000009634A KR100320220B1 (ko) | 2000-02-26 | 2000-02-26 | 직렬 연쇄 컨벌루션 부호화 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100320220B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101225082B1 (ko) | 2006-01-17 | 2013-01-22 | 삼성전자주식회사 | 비압축 aⅴ 데이터를 송수신하는 장치 및 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5983384A (en) * | 1997-04-21 | 1999-11-09 | General Electric Company | Turbo-coding with staged data transmission and processing |
KR100454952B1 (ko) * | 1997-07-30 | 2005-04-06 | 삼성전자주식회사 | 적응형채널부호화방법및장치 |
GB2332834B (en) * | 1997-12-29 | 2000-09-06 | Samsung Electronics Co Ltd | Convolution encoder |
KR20000003419A (ko) * | 1998-06-29 | 2000-01-15 | 이계철 | 디지털 통신 시스템에 사용되는 길쌈 부호화 장치 |
US6014411A (en) * | 1998-10-29 | 2000-01-11 | The Aerospace Corporation | Repetitive turbo coding communication method |
-
2000
- 2000-02-26 KR KR1020000009634A patent/KR100320220B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100320220B1 (ko) | 2002-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7281197B2 (en) | Error-correcting encoding apparatus with variable-rate puncturing | |
RU2604992C2 (ru) | Устройство, содержащее кольцевой буфер и способ для присвоения вариантов избыточности кольцевому буферу | |
KR100711326B1 (ko) | 선형 합동 시퀀스들을 이용한 터보 코드 인터리버 | |
EP2262144B1 (en) | Apparatus and method for generating codes in communication system | |
CN1327640C (zh) | 数据传输的速率匹配方法和装置 | |
AU758085B2 (en) | Interleaving apparatus and method for use in serial concatenated convolutional code encoder in a mobile communication system | |
CN100486117C (zh) | 通信装置和无线通信系统 | |
CN103414478A (zh) | 具有速率匹配的高计算效率的卷积编码 | |
CN101636914A (zh) | 用于编码和解码数据的方法和装置 | |
JP2001196939A (ja) | 伝送フォーマット組合せインジケーター(tfci)に対する伝送性能の向上方法 | |
KR100464453B1 (ko) | 통신시스템에서 부호 생성장치 및 방법 | |
JP2006504376A (ja) | 通信システムでインタリービングされたデータストリームのデインタリービング方法及び装置 | |
US20080109618A1 (en) | Parallel interleaving apparatus and method | |
CN1614898B (zh) | Turbo码编码器及其编码方法 | |
CN114499764B (zh) | 一种速率匹配、解匹配方法、装置、移动终端和存储介质 | |
KR100320220B1 (ko) | 직렬 연쇄 컨벌루션 부호화 방법 | |
CN101667839B (zh) | 交织方法 | |
JP2023519407A (ja) | データ通信のためのコーディング方法および装置 | |
CN110557220A (zh) | 一种物理层信道编码及解码方法 | |
WO2013157675A1 (ko) | 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템 | |
KR101233175B1 (ko) | 연속적인 길이를 가지는 터보 코드 인코딩 및 디코딩 방법 | |
KR101353094B1 (ko) | 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템 | |
CN111030710A (zh) | 一种自适应提高Galileo导航系统E5信号译码速度的方法 | |
GB2394153A (en) | A Quasi-Complementary Turbo Code (QCTC) generating apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121128 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20131122 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20151124 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |