KR20010079868A

KR20010079868A - 브러시리스 모터를 위한 센서리스 제어 유닛 및 이 제어유닛을 포함하는 기록/판독 장치

Info

Publication number: KR20010079868A
Application number: KR1020017003549A
Authority: KR
Inventors: 발만조하너스피.엠.; 반호우트헨리쿠스엠.
Original assignee: 요트.게.아. 롤페즈; 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date: 1999-07-20
Filing date: 2000-07-13
Publication date: 2001-08-22
Also published as: EP1112615A1; JP4527331B2; JP2003506003A; WO2001006634A1; US6362583B1

Abstract

브러시리스 모터(5)를 제어하기 위한 본 발명에 따른 제어 유닛(1)은 모터(5)의 위치를 나타내는 신호(S1)를 생성하기 위한 위치 검출 수단(10)을 포함한다. 제어 유닛(1)은 모터의 2 이상의 코일들(5a,5b,5c)을 에너지 공급하기 위한 공급 수단(20a,20b,20c)과, 공급 수단(20a,20b,20c)에 코일들(5a,5b,5c)을 전기적으로 결합하기 위한 출력 단자들(30a,30b,30c)을 더 포함한다. 위치 검출 수단(10)은 적어도 하나의 코일(5a)을 통해 전류(Ia)의 방향의 측정하는 극성 신호(S1)를 생성하기 위한 극성 검출 수단(T3,D3,T4,D4,A1)을 포함한다. 본 발명에 따른 제어 유닛(1)은 정보 캐리어(6)를 판독 및/또는 기록하기 위한 장치에 사용하기에 특히 적합하다.

Description

브러시리스 모터를 위한 센서리스 제어 유닛 및 이 제어 유닛을 포함하는 기록/판독 장치 {Sensorless control unit for a brushless motor and Read/write device including such a control unit}

이러한 모터 유닛은 US 5,783,920 호로부터 공지되었다. 제어 유닛은 3개의 권선을 갖는 모터를 제어하며, 상기 3개의 권선 중 하나는 교대로 비-에너지공급된다. 비-에너지공급된 권선의 후방(back) EMF가 측정된다. 이 신호는 전압-제어 발진기(VOC)를 동기화하기 위해 사용된다. VCO는 권선 에너지 공급을 제어하는 상태 머신을 제어한다. 공지된 제어 유닛은 모터의 위치를 측정하기 위한 별개의 센서를 필요로하지 않는 장점이 있다. 그러나, 이 제어 유닛의 단점은 권선들의 대표적인 에너지공급 및 비-에너지공급으로 인해 성가신 잡음이 생성된다는 것이다. 그러므로, 사인파 형태로 펄스폭이 변하는 펄스폭 변조 신호로 권선들을 구동하는 것이바람직하며, 상기 신호는 예를 들어, 20kHz보다 높은 주파수, 예컨대, 30kHz의 비가청 주파수로 변조된다. 그러나, 그 뒤, 후방 EMF을 측정하기 위한 시간은 부적절하다.

본 발명은, 모터의 위치를 나타내는 신호를 생성하는 위치 검출 수단과,

상기 신호에 응답하여 모터의 2 이상의 코일들에 에너지를 주는 공급 수단과,

상기 공급 수단에 코일들을 전기적으로 결합하는 출력 단자들을 포함하는 브러시리스 모터를 위한 제어 유닛에 관한 것이다.

본 발명의 이러한 양태 및 다른 양태들은 도면들을 참조하여 더욱 상세히 설명하겠다.

도 1은 본 발명에 따른 제어 유닛을 도시한 도면.

도 2는 도 1에 도시된 제어 유닛의 제 1 부분을 더 상세히 도시한 도면.

도 3은 도 1에 도시된 제어 유닛의 제 2 부분을 더 상세히 도시한 도면.

도 4a 내지 도4d는 극성 검출기의 동작을 설명하는 도면.

도 5(a 내지 f)는 제 1 상황에서 제어 유닛의 신호들을 도시하는 도면.

도 6(a 내지 f)는 제 2 상황에서 제어 유닛의 신호들을 도시하는 도면.

도 7(a 내지 f)는 제 3 상황에서 제어 유닛의 신호들을 도시하는 도면.

도 8은 본 발명에 따른 정보 캐리어를 판독 및/또는 기록하는 장치 및 제어 유닛을 도시하는 도면.

도 9a 내지 9d는 본 발명에 따른 제어 유닛의 다른 실시예의 극성 검출 수단을 도시하는 도면.

본 발명의 목적은 모터 권선들이 별도의 세서를 필요로함이 없이 펄스폭 변조 신호로 구동되도록 하는 제어 유닛을 제공하는 것이다.

이를 위해, 본 발명에 따른 제어 유닛은, 위치 검출 수단이 코일들 중 적어도 하나를 통하는 전류의 방향의 척도인 신호를 생성하기 위한 극성 검출 수단을 포함하는 것을 특징으로 한다. 모터의 속도가 충분히 높을 때, 권선을 통한 전류의 극성과 모터의 위치사이의 상호 관계를 신뢰할 수 있다. 전류의 극성은 권선이 에너지 공급되거나 에너지 공급되지 않는지의 여부에 관계없이 용이하게 측정된다.

바람직한 실시예에서는, 공급 수단은 제어가능한 반도체 소자들의 제 1 직렬 구성을 포함하며, 출력 단자가 상기 반도체 소자들의 제 1 노드에 결합되고, 극성 검출 수단은 제어가능한 반도체 소자들의 제 2 직렬 구성을 포함하고, 제 2 직렬 구성은 제 2 노드를 가지고, 제 2 직렬 장치의 반도체 소자들은, 제 1 직렬 구성의 반도체 소자들과 동기적으로 구동되고, 극성 검출 수단은 제 1 노드에 결합된 제 1 입력을 갖고 제 2 노드에 결합된 제 2 입력을 갖는 전압 비교 수단을 더 포함한다. 이 실시예에서, 극성 검출 수단 및 공급 수단은 하나의 IC에 함께 용이하게 집적될 수 있다.

바람직하게는, 본 발명에 따른 제어 유닛은 공급 수단을 제어하기 위한 펄스폭 변조 제어 신호를 생성하는 변조 수단에 의해 특징지어진다. 모터의 정류 주파수보다 실질적으로 높은 변조 주파수를 사용하여, 펄스폭 변조 공급 전압으로 모터에 에너지를 공급함으로써, 조용한 구동을 얻을 수 있다. 그러나, 마찬가지로, 본 발명은 이러한 변조 수단을 포함하지 않는 제어 수단에 적용할 수 있다.

본 발명에 따른 제어 유닛의 바람직한 실시예에서, 공급 수단은 위상 동기 루프(phase locked loop)를 포함한다.

본 발명에 따른 제어 유닛의 바람직한 다른 실시예에서는, 극성 신호와 위상 동기 루프의 피드백 신호사이의 위상 차를 결정하기 위해, 위상 동기 루프가 EXOR, NAND 또는 NOR 게이트 같은 논리 조합 수단을 포함하는 것을 특징으로 한다. 이 실시예에서, 위상 동기 루프 설정이 극성 검출기의 오프셋(offset)과 모터 공급 전압의 고주파 변조의 결과로 인한 간섭에 비교적 영향을 받지 않는다. 대안으로, 위상 검출기는 D 플립-플롭, SR 플립-플롭같은 시퀀스형이 될 수 있다.

제어 유닛은 회전하는 정보 캐리어를 판독 및/또는 기록하기 위한 본 발명에 따른 장치에서 사용하기에 특히 적절하다. 본 발명에 따른 장치는 정보 캐리어 상에 기록된 패턴을 판독 신호로 변환하거나, 기록 신호에 응답하여 정보 캐리어 상에 패턴을 기록하기 위한 트랜스듀서를 포함하며, 정보 캐리어를 회전시키기 위한 브러시리스 모터 및 모터 제어를 위한 본 발명에 따른 제어 유닛을 포함한다.

도 1은 본 브러시리스 모터(5)를 제어하기 위한 본 발명의 제어 유닛(1)의 실시예를 도식적으로 보여준다. 이 제어 유닛(1)은 모터(5)의 위치를 나타내는 신호(S1)를 생성하기 위한 위치 검출 수단(10)을 포함한다. 제어 유닛(1)은 상기 신호(S)에 응답하여 모터(5)의 2 이상의 코일들(5a,5b,5c)에 에너지 공급을 위한 공급 수단(20a,20b,20c) 및, 공급 수단(20a-c)에 코일들(5a-c)을 전기적으로 결합하기 위한 출력 단자들(30a,30b,30c)을 더 구비한다. 이 경우, 공급 수단(20a-c)은 제 1 공급 유닛(20a), 제 2 공급 유닛(20b) 및 제 3 공급 유닛(20c)을 포함한다. 본 발명에 따른 제어 유닛(1)은, 위치 검출 수단(10)이 코일들 중 적어도 하나(5a)를 통하는 전류(Ia)의 방향의 척도인 극성 신호(S1)를 생성하기 위한 극성 검출 수단을 포함하는 것을 특징으로 한다. 도 2는 극성 검출 수단(10)의 바람직한 예를 더 상세히 보여준다. 제어 유닛(1)은 극성 검출 수단(10)에 결합된 입력단(41)을 갖는 위상 동기 루프(PLL;40)를 더 포함한다. PLL은, 3개의 상호 위상 쉬프트된 사인파 신호들(SIa,SIb,SIc)을 공급하기 위한 제 1, 제 2 및 제 3 출력단(51a-c)을 갖는 생성기(50;도3에 더욱 상세히 도시되어 있음)에 연결된 출력단(42)을 갖는다. PLL(40)은 극성 신호(S1)와 피트백 신호(S4) 사이의 위상차를 나타내는 에러 신호(S2)를 생성하기 위한 위상 검출기(43), 에러 신호(S2)를 필터링 하기 위한 적분기(44), 및 필터링된 에러 신호(S3)에 의해 결정된 주파수(f)를 갖는 제 1 클럭 신호(CL1)를 생성하기 위한 제어가능 발진기(45)를 포함한다. 위상 검출기(43)는 논리 조합 수단으로 구성된 EXOR 게이트 형태를 취한다. EXOR 게이트(43)는 극성 신호(S1)를 수신하기 위한 제 1 입력단(43a)과 피드백 신호(S4)를 수신하기 위한 제 2 입력단(43b)을 갖는다. EXOR게이트(43)의 출력 신호(S2)는 두 신호(S1,S4) 사이의 위상 차를 나타낸다. PLL(4)은 제 1 클럭 신호(CL1)로부터 주파수(f/N)의 제 2 클럭 신호(S4)를 생성하는 분주기(46) 및 제어가능 지연 소자(47)를 포함한다. 이 지연 소자(47)는 그 임피던스에 의존하는 모터(5)의 지연에 대한 보상을 제공한다. 제어가능 지연 소자(47)는 피드백 신호(S4)를 공급하기 위한 출력단(47a)을 갖는다. 바람직하게는, 지연 소자(47)는 일정한 각에 대응하는 지연과는 달리, 미리 결정된 기간의 지연을 갖는다. 지연 유닛(47)은 또한, 이 기간이 모터(5)의 특성에 적합하게 하도록 기간을 조절하기 위한 신호(τ)를 수신하는 입력단(47b)을 갖는다.

생성기(50)는 사이파 신호(SIa,SIb, SIc)의 값에 비례하는 듀티 사이클을 갖는 펄스폭 변조 신호(PWMa, PWMb, PWMc)를 생성하는 펄스폭 변조기(60a,60b,60c)에 결합된 각각의 출력단들(51a-c)을 갖는다. 공급 유닛들(20a-c)은 스위칭 수단(70a-c)을 경유하여 펄스폭 변조기들(60a-c)에 결합된다. 이를 달성하기 위해, 스위칭 수단들(70a-c) 각각은 각각의 펄스폭 변조기(60a-c)에 결합된 제 1 입력단(71a-c)을 갖는다. 스위칭 수단(70a-c)은 종래의 개시 유닛(starting unit;90)에 결합된 제 2 입력단(72a-c)을 각각 더 포함한다. 제어 유닛(1)은 속도 검출기(80)를 더 포함한다. 속도 검출기(80)는 각각의 개별적인 스위칭 수단(70a-c)의 제어 입력단(73a-c)에 연결된다.

지금부터 극성 검출 수단(10)의 바람직한 실시예를 도2를 참조하여 설명한다. 극성 검출 수단(10)에 부가하여, 도 2는 공급 수단들(20a-c) 또한 도시한다. 공급 수단(20a-c)은 제어가능 반도체 소자들(T1,T2)의 제 1 직렬 구성을 갖는 공급 유닛(20a) 및, 반도체 소자들(T1,T2)의 제 1 노드(N1)에 결합된 출력 단자(30a)를 포함한다. 출력 단자(30a)은 모터(5)의 코일(5a)에 연결된다. 반도체 소자들(T1,T2)은 프리휠(freewheel) 다이오드들(D1,D2)로 분로를 형성한다. 이러한 다이오드들은 별도의 소자들로서 제공될 수 있고 또는, 제어가능 반도체 소자들(T1,T2)과 일체화될 수 있다. 공급 수단(20a-c)은 모터(5)의 추가 코일들(5b,5c)에에너지 공급하기 위한 2개의 추가 공급 수단들(20b,20c)을 포함한다. 극성 검출 수단(10)은 제어가능 반도체 소자들(T3,T4)의 제 2 직렬 구성을 포함한다. 제 2 직렬 구성은 제 2 노드(N2)를 구비한다. 제 2 직렬 구성의 반도체 소자들(T3,T4)은 제 1 직렬 구성의 반도체 소자들(T1,T2)과 동기로 제어된다. 극성 검출수단(10)은 비교기(A1)에 의해 형성된 전압 비교 수단을 더 포함한다. 비교기는 제 1 노드(N1)에 결합된 제 1 입력(A11)과 제 2 노드(N2)에 결합된 제 2 입력(A12)을 갖는다. 제 2 직렬 구성의 반도체 소자들(T3,T4)은 이들이 전기적으로 부하를 거의 갖지 않기 때문에, 제 1 직렬 구성의 반도체 소자들보다 상당히 더 작은 크기를 가질 수 있다. 현재 예에서, 반도체 소자들(T3,T4)은 반도체 소자(T1,T2)의 영역에 비해 1:1000의 비율의 영역을 갖는다.

바람직하게는, 본 발명에 따른 제어 유닛은, 단위 영역 당 대해 비교적 낮은 전압강하를 갖는, N-형 반도체 소자들을 사용한다. 예를 들어 N-형 C-MOS, 확장된 N-형 C-MOS, N-형 측면(lateral) D-MOS 및 N-형 수직 D-MOS 등이 적절하다. 또한 바이폴라 소자들도 적절하다. 그러나 이들은 반도체 소자들(T3,T4)의 제어 전극들을 통해 흐르는 전류가 극성 검출에 영향을 미치기 때문에, 덜 정밀하다.

현재의 예에서, 모터의 코일들(5a) 각각은 노드(N1)에 연결된 제 1 단부를 가지며, 이 코일들은 공통 노드에 연결된 제 2 단부를 갖는다. 다른 변형예에서는 코일들이 풀웨이브(full-wave) 또는 풀브릿지(full-bridge) 회로에 의해 에너지 공급되는 것이 가능하다. 도 2에 도시된 예와 같은 방식에서는, 각각의 코일은 제1과 제2 반도체 소자 사이의 제 1 노드에 연결된 제 1 단부를 갖는다. 그러나, 코일은 추가의 제1과 추가의 제2 반도체 소자 사이의 제 2 노드에 연결된 제 2 단부를 갖는다. 이러한 회로 장치는, 전류가 제1 반도체 소자, 코일 및 추가의 제 2 반도체소자를 경유하여 제 1 공급 단자로부터 제 2 공급 단자로 흐르는 제 1 위상과, 전류가 추가의 제1 반도체 소자, 코일 및 제 2 반도체 소자를 경유하여 제 1 공급 단자로부터 제 2 공급 단자로 흐르는 제 2 위상을 갖는다. 그 다음 도2의 극성 검출 수단(10)은 반도체 소자들의 제 1 직렬 구성 또는 추가의 제1 및 제2 반도체 소자에 의해 형성된 직렬 구성에 결합될 수 있다.

도 3은 사인파 생성기를 더 상세히 도시하였다. 도시된 사인파 생성기(50)는 카운터(52), 카운터(52)의 출력(55)에 결합된 이들 각각의 어드레스 입력들(54a-c)을 갖는 제 1 룩업 테이블들(look-up tables;53a), 제 2 룩업 테이블(53b) 및 제 3 룩업 테이블(53c)을 갖는다. 룩업 테이블들(53a-c) 각각은 카운터(52)의 출력(55)에 의해 공급된 각각의 어드레스 값에 대응하여 사인값을 생성하는 사인 테이블을 포함하며, 제 2 룩업 테이블(54b) 및 제 3 룩업 테이블(54c)의 사인 값들은 제 1 룩업 테이블(54a)의 사인 값에 대하여 각각 120 및 240도 시프트된다. 룩업 테이블(53a-c)의 출력에서의 사인값들은 승산기들(58a-c;multipliers)를 이용하여 신호CNTR에 의해 승산된다. 신호CNTR는 모터 속도가 제어되도록 한다. 카운터(52)는 PLL로부터 제 1 클럭 신호(CL1)를 수신하는 클럭 입력단(56) 및 PLL로부터 제 2 클럭 신호(CL2)를 수신하는 리셋 입력단(57)을 갖는다.

본 제어 유닛은 다음과 같이 동작한다. 제어 유닛(1)이 휴지 위치(rest position)에서 모터(5)로 연결될 때, 속도 검출기(80)는 모터의 속도가 예정된 속도보다 낮은지를 검출한다. 속도 검출기(8)는 스위칭 수단(70a-c)이 공급 수단(20a-c)에 대한 입력 신호들로서 개시 회로(90)로부터 신호들을 선택하도록 하는 신호를 공급한다. 개시 회로(9)는 속도가 예정된 속도보다 높아질 때까지 모터(5)를 가속한다. 그 뒤 속도 검출기(80)는 스위칭 수단들(70a-c)이 공급 수단(20a-c)을 제어하기 위한 신호로서 펄스폭 변조기들(60a-c)로부터 신호를 선택하도록 하는 스위칭 신호를 공급한다. 이 결과로서, 모터(5)의 코일들(5a-c)은 도5의 (a)에 도시된 바와 같이 펄스폭 변조 전압(S5)으로 에너지 공급된다. 펄스폭은 모터(5; 도5의 (b)를 참조)의 코일(5a)을 통해, 그 사이에 삽입된 고주파 변조로 사인파 시간 함수로써 변한다. 모터(5)가 회전하는 동안, 극성 검출기(10)는 모터(5)의 코일들 중 하나(5a)를 통해, 전류(Ia)의 극성을 측정하는 극성 신호(S1)를 생성한다. 극성 신호(S1)는 도면에 도시하였다. 위상 동기 루프(40)는 극성 신호(S1)에 동기된, 제 1 클럭 신호(CL1) 및 제 2 클럭 신호(CL2)를 생성한다. 제 1 클럭 신호(CL1)는 극성 신호(S1)의 주파수의 정수배의 주파수를 갖는다. 제 2 클록 신호(CL2)는 극성 신호(S2)의 주파수와 동일한 주파수를 갖는다. 제어가능 지연 소자(47)는 제 2 클럭 신호(CL2)로부터 도 5의 (d)에 도시된 피드백 신호(S4)를 생성한다. 도 5의 (e)는 극성 신호(1)와 피드백 신호(S4)에 응답하여 위상 검출기(43)에 의해 생성된 에러 신호(S2)를 도시한다. 도 5의 (f)는 적분기(44)에 의한 에러 신호(S2)로부터 생성된 필터링된 에러 신호(S3)를 도시한다. 본 실시예에서, 위상 검출기(43)는 EXOR 게이트 형태의 논리 조합 수단을 포함한다. 따라서, 도 5의 (f)에 도시된 바와 같이, 필터링된 에러 신호(S3)코일(5a)를 통한 전류(Ia)의 고주파 변동에 의한 작은 크기에만 영향을 받는다. 위상 검출기(43)로서 논리 조합 수단을 사용하는 것은, 필터링된 에러 신호(S3)가 극성 검출기(10)의 오프셋에 높은 면역성이 있다는 장점을 갖는다. 이것은 도6(a-c) 및 도 7의 (a-c)를 참조하여 설명하겠다. 더욱 간단히 하기 위해, 이러한 도면들에 도시된 신호들은 순수한 사인파 공급 전류(Ia)에 기초한다. 이 설명은 고주파 신호가 사인파 전류(Ia)에 중첩된 경우에도 유효하다. 도 6의 (b)에서 연속된 파형은, 극성 검출기(10)에서 오프셋이 발생하지 않는 경우, 도 6의 (a)에 도시된 공급 전류(Ia)에 응답하는 극성 신호(S1)이다. 도 6의 (a)에 점선으로 도시된 바와 같이, 극성 검출기(10)에서 오프셋이 발생하는 경우에는, 극성 검출기(10)는 도 6의 (b)의 점선으로 도시된 극성 신호(S1)를 공급한다. 도 6의 (c)는 양쪽 모든 경우의 피드백 신호(S4)를 도시한다. 도 6의 (d)에서, 연속 파형과 점선 파형이 각각 오프셋이 없는 경우와 오프셋의 경우의 에러 신호(S2)를 나타낸다. 도 6의 (e)에서, 연속 파형과 점선 파형은 각각 이러한 두 경우의 필터링된 에러 신호(S3)를 도시한다. 도 6의 (e)로부터, 극성 검출기(10)의 오프셋의 발생이 필터링된 에러 신호(S3)의 규칙적인 편이를 이끌어 내지 않는다는 것이 명확하다. 마찬가지로, 극성 신호(S1)와 피드백 신호(S4) 사이의 위상차가 있는 상황에 대해 도 7의 (a 내지 e)에 비슷한 비교가 이루어진다. 도 7의 (e)로부터, 양쪽 모든 경우의 필터링된 신호(S3)가 증가하는 것이 명확하다. 양쪽 모든 경우에서, 이러한 증가는 피드백 신호(S4)가 도 6(a 내지 e)에 도시된 바와 같이, 극성 신호(S1)를 갖는 위상으로 다시 되기까지 중단하지 않는다.

사인파 생성기(50)의 카운터(52)는 제 2 클럭 신호(CL2)의 각각의 주기에서 리셋된다. 룩업 테이블(53a-c)에 대한 어드레스로서 기능하는 카운터(52)의 출력 신호(ST)는 제 1 클럭 신호(CL1)의 각각의 주기에서 증가된다. 이에 응답하여, 룩업 테이블(53a-c)은 서로 120도 위상 쉬프트된 사인파 출력 신호들(SIa-c)을 공급한다. 제어 유닛(1)이 동작하는 동안, 제어가능 반도체 소자들(T1,T2)은 스위칭 소자(70a)를 경유하여 펄스폭 변조기(60a)에 의해 공급된 제어 신호(S5)에 의해 번갈아 턴온 및 턴오프된다.

도 4a-4d는 도 2에 도시된 공급 수단의 다른 상태를 도시한다. 공급 수단(20a-c)에 대해서는, 코일(5a)에 에너지 공급하기 위한 공급 수단(20a)만을 단순화를 위해 도시하였다. 도 4a에서, 반도체 소자들(T1,T3)은 온 상태이며, 반도체 소자들(T2,T4)은 오프 상태이다. 반도체 소자들(T1, T3)에 의해 형성된 직렬 구성은 코일(5a)에 전류(Ia)를 공급하며, 이 전류는 노드(N1)로부터 코일(5a)의 방향으로 흐른다. 그래서, 반도체 소자(T1)를 가로지르는 전류 강하를 발생시켜, 그 결과로, 노드(N1) 상의 전압이 제 1 공급 전압(V)보다 작아진다. 비교기(A1)는 노드(N2)로부터 전압 위치에 임의의 전류를 거의 이끌어 낼 수 없기 때문에, 이 노드(N2)는 이 상황에서는 제 1 공급 전압(V)과 거의 같다. 결과적으로, 비교기(A1)는 도 4a에 도시된 상황의 네가티브 출력 신호(S1)를 공급한다.

도 4b에 도시된 상황에서, 반도체 소자(T2,T3)는 온 상태이며, 반도체 소자들(T1,T3)은 오프 상태이다. 전류(Ia)는 노드(N1)를 경유하여 반도체 소자(T2)로부터 코일(5a)로 흐른다. 코일(5a)을 통한 전류(Ia)의 극성은 결과적으로 변하지 않는다. 이 상황에서, 전압 강하는 반도체 소자(T2)를 가로질러 생성되어, 그 결과, 노드(N1) 상의 전압은 0보다 작게된다. 노드(N2) 상의 전압은 도 4b에 도시된 상황에서 거의 0이 된다. 그러므로, 비교기(A1)는 또한, 현재의 경우 네가티브 출력 신호(S1)를 공급한다.

도 4c에 도시된 상황에서, 반도체 소자들(T1,T3)은 전도성이 되며, 반도체 소자(T2,T4)는 비전도성이 된다. 전류는 제 1 노드(N1)를 경유하여 코일(5a)로부터 반도체 소자(T1)로 흐른다. 전류(Ia)는 전압 강하를 생성하여, 그 결과, 제 1 노드(N1) 상의 전압이 V 보다 높고, 제 2 노드(N2) 상의 전압은 거의 V와 같다. 비교기(A1)는 현재 포지티브 출력 신호를 공급한다.

도 4d에 도시된 상황에서, 반도체 소자들은 전도성이 되며, 반도체 소자들(T1,T3)은 비전도성이 된다. 전류는 노드(N1)를 경유하여 코일(5a)로부터 반도체 소자(T2)로 흐른다. 그래서, 전압 강하(T2)을 생성하여, 그 결과, 노드(N1) 상의 전압이 0 보다 크고, 노드(N2) 상의 전압은 거의 0이 된다. 그 뒤, 비교기(A1)는 다시 포지티브 출력 신호(S1)를 공급한다. 상술한 바로부터, 비교기의 출력 신호(S1)가 코일(5a)을 통해 흐르는 전류(Ia)의 방향에만 의존함이 명백하다. 출력 신호(S1)는, 전류(Ia)가 노드(N1)로부터 코일(5a)로의 흐름 방향을 가지는 경우, 네가티브가 되며, 반대 방향에서는 포지티브가 된다.

도 8은 회전하는 정보 캐리어(6)를 판독 및/기록하기 위한 장치를 도식적으로 나타내었다. 정보 캐리어(6)는 예를 들어, 자기, 광학 또는 자기광학 정보 캐리어이다. 상기 장치는, 판독 신호(SL)로 변환하거나 정보 캐리어(6) 상에 기록된 패턴, 예를 들어 자기 또는 광학 패턴을, 또는 기록 신호(SW)에 응답하여 정보 캐리어 상의 이러한 패턴을 기록하기 위한, 트랜스듀서(7)를 갖는다. 이 장치는 축(4)에 대하여 정보 캐리어(6)를 회전시키기 위한 브러시리스 모터(5)와 모터(5)를 제어하기 위한 본 발명에 따른 제어 유닛(1)을 갖는다. 제어 유닛(1)은 예를 들어 도1을 참조하여 설명한 형태이다. 트랜서듀서(1)는 위치화 수단(8)에 의해 축(4)에 대하여 방사상으로 움직일 수 있다. 위치화 수단(8)은 둔감한 위치 수단 및 섬세한 위치 수단을 포함할 수 있다. 위치화 수단(8), 제어 유닛(1) 및 트랜스듀서(7)는 마이크로프로세서(9)에 결합된다.

도 9a-9d는 본 발명에 따른 제어 유닛의 다른 실시예의 극성 검출 수단을 도시한다. 도2의 소자들에 대응하는 부분들은 동일한 참조 번호로 표시하였다. 다른 실시예에서, 스위칭 소자들(T1,T2) 각각은 차동 증폭기(A2,A3)의 입력 단자들에 브릿지된다. 차동 증폭기들(A2,A3)은 각각의 제어가능 반도체 소자(T3,T4)의 주 전류 경로를 통해 극성 신호(S1)를 공급하기 위해, 출력 단자(11)에 결합된 출력단들을 갖는다. 도 2에 도시된 실시예에 따라, 반도체 소자(T3)는 반도체 소자(T1)의 제어 입력단에 결합된 제어 입력단을 갖는다. 반도체 소자(T4)는 반도체 소자(T2)의 제어 입력단에 결합된 제어 입력단을 갖는다. 도 9a 내지 9d는 각각 극성 검출기의 4개의 상태중 하나와 극성 검출기가 결합된 출력 단(T1,T2)을 도시한다.

도 9에 도시된 제 1 상태에서, 제 1 반도체 소자(T1)는 전도성이 되며, 전류(Ia)는 반도체 소자(T1)로부터 코일(5a)로의 방향을 갖는다. 전류(Ia)는 반도체 소자(T1)를 가로지르는 전압 강하를 생성하여, 그 결과, 노드(N1) 상의 전압(V1 < V)이 된다. 결과적으로, 차동 증폭기(A2)의 비반전 입력 단자의 전압은 반전 입력 단자의 전압보다 낮아진다. 그 결과, 마이너스 표시(-)로 도시된 차동 증폭기(A2)의 출력 신호값이 낮아진다. 반도체 소자(T3)의 제어 전극이 반도체 소자(T1)의 전극과 결합되고, 반도체 소자(T3)는 도전성이 되어, 그 결과, "S1=-"로 표시된 극성 신호(S1)의 값도 또한 낮아진다. 제 2 차동 증폭기(A3) 의 출력 신호는, 반도체 소자(T4)가 비 전도성이기 때문에, 이 상황에서 극성 신호에 영향을 미치지 않는다.

도 9b에 도시된 제 2 상태에서, 제 2 반도체 소자(T2)는 전도성이 되며, 전류(Ia)는 반도체 소자(T2)로부터 코일(5a)로의 흐름 방향을 가진다. 그래서, 반도체 소자(T2)를 가로지르는 전압 강하가 발생하여, 그 결과, 노드에서 전압(V1 < 0)이 된다. 결과적으로, 차동 증폭기(A3)의 비반전 입력 단자 상의 전압은 반전 압력 단자의 전압보다 낮아져서, 마이너스 표시(-)로 도시된 차동 증폭기(A3)의 출력 신호 값이 낮아진다. 반도체 소자(T4)가 반도체 소자(T2)의 전극과 결합된 제어 전극을 갖는다. 반도체 소자(T4)는 전도성이 되어, 그 결과, "S1=-"로 표시된 극성 신호(S1) 값이 낮아진다. 제 1 차동 증폭기(A2)의 출력 신호는, 반도체 소자(T3)가 비반전이기 때문에 이 상황에서는 극성 신호에 영향을 미치지 않는다.

도 9c에 도시된 제 3 상태에서, 제 1 반도체 소자(T1)는 전도성이 되며, 전류(Ia)는 코일(5a)로부터 반도체 소자(T1)로의 흐름 방향을 갖는다. 전류(Ia)는 반도체 소자(t1)를 가로지르는 전압 강하를 생성하여, 그 결과 노드(n1) 상의 전압은 V1>V 의 값으로 가정한다. 그 뒤, 차동 증폭기(A2)는 ("+"로 표시된)높은 값을 갖는 출력 신호를 공급한다. 제 3 상태에서, 출력 단자(11)는 반도체 소자(T3)를 경유하여 차동 증폭기(A2)의 출력단에 결합되어, 그 결과, ("S1=+"로 표시된)극성 신호(S1)의 값도 또한 높아진다.

도 9d는 제 4 상태를 도시한다. 제 2 반도체 소자(T2)는 전도성이 되며, 전류는 코일(5a)로부터 반도체 소자(T2)로의 흐름 방향을 가진다. 전류(Ia)는 반도체 소자(T2)를 가로지르는 전압 강하를 생성하여, 노드(N1) 상의 전압은 V1 > 0인 값으로 가정한다. 그 뒤, 차동 증폭기(A3)는 ("+"로 표시된) 높은 값을 갖는 출력 신호를 공급한다. 제 4 상태에서, 출력 터미널(11)은 반도체 소자(T4)를 경유하여 차동 증폭기(A3)의 출력에 결합되어, 그 결과, ("S1=+"로 표시된) 극성 신호(S1)의 값이 높게된다.

바람직한 실시예들을 참조하여 본 발명을 설명하였지만, 본 발명은 이에 한정되는 것은 아니다. 따라서, 청구의 범위에서 규정된 바와 같은 본 발명의 정신을 벗어나지 않는 범위에서 본 기술 분야의 통상의 지식을 가진자들은 많은 변경안들을 고려할 수 있다. 본 발명은, 장치에 삽입되는 한이 있어도, 소프트웨어 수단뿐만 아니라 하드웨어에 의해 실현될 수 있고, 다른 "수단"은 동일한 하드웨어 항목에 의해 구성될 수 있다. 단어 "포함하는"을 사용한 것은 청구의 범위에 개시된 소자들 이외의 소자들의 존재를 배제한 것을 아니다. 단수로 표시된 "소자"를 사용한 것은 어떤 소자들의 복수의 존재를 배제한 것은 아니다. 본 발명은 어떤 진보한 특징 또는 특징들의 조합이 있다.

Claims

모터(5)의 위치를 나타내는 신호(S1)를 생성하는 위치 검출 수단(10)과,

상기 신호(S1)에 응답하여 상기 모터(5)의 2 이상의 코일들(5a,5b,5c)에 에너지를 주는 공급 수단(20a,20b,20c)과,

상기 공급 수단(20a-c)에 상기 코일들(5a-c)을 전기적으로 결합하는 출력 단자들(30a,30b,30c)을 포함하는 브러시리스 모터(brushless motor;5)를 위한 제어 유닛(1)에 있어서,

상기 위치 검출 수단(10)은 상기 코일들 중 적어도 하나(5a)를 통하는 전류(Ia)의 방향의 척도인 극성 신호(S1)을 생성하기 위한 극성 검출 수단을 포함하는 것을 특징으로 하는 제어 유닛.
제 1 항에 있어서,

상기 공급 수단은 제어가능한 반도체 소자들(T1,T2)의 제 1 직렬 구성을 포함하며, 출력 단자(30a)은 상기 반도체 소자들의 제 1 노드(N1)에 결합되고, 상기 극성 검출 수단(10)은 제어 가능한 소자들(T3,T4)의 제 2 직렬 구성을 포함하며, 상기 제 2 직렬 구성은 제 2 노드(N2)를 가지고, 상기 제 2 직렬 구성의 반도체 소자들(T3,T4)은 상기 제 1 직렬 구성의 반도체 소자들과 동기적으로 구동되며, 상기 극성 검출 수단(10)은 상기 제 1 노드(N1)에 결합된 제 1 입력단(A11)을 가지며 상기 제 2 노드(N2)에결합된 제 2 입력단(A12)를 갖는 전압 비교 수단(A1)을 더 포함하는 것을 특징으로 하는 제어 유닛.
제 1 항 또는 제 2 항에 있어서,

상기 공급 수단(20a,20b,20c)을 제어하기 위해 펄스폭 변조 제어 신호(PWMa, PWMb,PWMc)를 생성하기 위한 변조 수단(60a,60b,60c)에 의해 더 특징지워지는 하는 제어 유닛.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 공급 수단은 위상 동기 루프(40)을 포함하는 것을 특징으로 하는 제어 유닛.
제 4 항에 있어서,

상기 위상 동기 루프(40)는 상기 극성 신호(S1)와 상기 위상 동기 루프의 피드백 신호(S4) 사이의 위상차를 결정하는 논리 조합 수단(43)을 포함하는 것을 특징으로 하는 제어 유닛.
회전하는 정보 캐리어(rotating information carrier;6)를 판독 및/또는 기록하기 위한 판독 및/또는 기록 장치에 있어서,

상기 정보 캐리어 상에 기록된 패턴을 판독 신호(SL)로 변환하거나, 기록 신호(SW)에 응답하여 상기 정보 캐리어 상에 패턴을 기록하기 위한 트랜스듀서(7)를포함하며, 상기 정보 캐리어(6)를 회전시키기 위한 브러시리스 모터(5) 및 모터를 제어하기 위한 청구항 제1 항 내지 제 5 항 중 어느 한 항에서 청구된 바와 같은 제어 유닛(1)을 포함하는 것을 특징으로 하는, 판독 및/또는 기록 장치.