KR20010078626A

KR20010078626A - 데이터 폭주 방지용 전송장치

Info

Publication number: KR20010078626A
Application number: KR1020000006017A
Authority: KR
Inventors: 이현철
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 2000-02-09
Filing date: 2000-02-09
Publication date: 2001-08-21

Abstract

데이터 전송장치에서 직렬 데이터 스트림을 전송할 때 수신측의 상태에 따라 전송속도를 가변하여 수신측에서 데이터 스트림의 유실이 발생되지 않도록 하는 데이터 폭주 방지용 전송장치에 관한 것이다.

본 발명은 수신되는 병렬 데이터를 인가되는 클럭신호에 따라 직렬 데이터 스트림으로 변환하여 출력하는 송신단 쉬프트 레지스터와, 송신단 쉬프트 레지스터에서 인가되는 직렬 데이터 스트림을 저장한 후 선입 선출력하며, 자신에게 저장되는 데이터 적체 정보를 출력하는 선입선출 메모리수단과, 선입선출 메모리수단에서 인가되는 데이터 적체 정보에 따라 데이터 전송 속도의 기준이 되는 클럭신호의 속도를 조정하는 전압 제어용 클럭 발진수단과, 선입선출 메모리수단에서 인가되는 직렬 데이터 스트림을 클럭신호에 따라 병렬 데이터로 변환하여 출력하는 수신단 쉬프트 레지스터를 포함하는 것을 특징으로 한다.

따라서, 수신단에 저장되는 데이터의 오버 플로우가 방지되어 데이터의 유실이 발생하지 않으므로 데이터의 전송에 신뢰성 및 안정성이 제공된다.

Description

데이터 폭주 방지용 전송장치{Apparatus Of Transmission Data Overflow Keeping}

본 발명은 데이터 전송장치에 관한 것으로, 더 상세하게는 직렬 데이터 스트림(Serial Data Stream)을 전송할 때 수신측의 상태에 따라 전송 클럭속도를 가변하여 수신측에서 데이터 스트림의 폭주가 발생되지 않도록 하는 데이터 폭주 방지용 전송장치에 관한 것이다.

종래의 직렬 데이터 전송장치는 첨부된 도 1에서 알 수 있는 바와 같이, 송신단에 구비되어 전송을 위해 입력되는 병렬 데이터를 일시 저장하며 발진기(3)에서 인가되는 클럭신호(CLK)에 따라 저장된 병렬 데이터를 한 단계씩 쉬프트(Shift)시켜 직렬 데이터 스트림으로 출력하는 송신단 쉬프트 레지스터(1)와, 수신단에 구비되어 송신단 쉬프트 레지스터(1)에서 인가되는 직렬 데이터 스트림을 일시 저장하며 발진기(3)에서 인가되는 클럭신호(CLK)에 따라 저장된 직렬 데이터 스트림을 한 단계씩 쉬프트시켜 병렬 데이터로 출력하는 수신단 쉬프트 레지스터(2)로 구성된다.

전술한 바와 같은 종래의 직렬 데이터 전송장치에서 데이터 스트림을 전송하는 동작은 다음과 같다.

송신단 쉬프트 레지스터(1)에 발진기(3)의 고정된 클럭신호(CLK)가 인가되는 상태에서 전송하고자 하는 병렬 데이터가 입력되면 송신단 쉬프트 레지스터(1)는 클럭신호(CLK)에 따라 입력되는 병렬 데이터를 한 단계씩 쉬프트시켜 직렬 데이터 스트림으로 출력하여 수신단 쉬프트 레지스터(2)에 입력한다.

이때, 수신단 쉬프트 레지스터(2) 역시 발진기(3)의 고정된 클럭신호(CLK)가 인가되고 있는 상태이므로 수신되는 직렬 데이터 스트림을 한 단계씩 쉬프트시켜 병렬 데이터로 출력하여 도시되지 않은 데이터 처리장치측에 전송하여 준다.

전술한 바와 같은 종래의 직렬 데이터 전송장치는 송신단 쉬프트 레지스터(1)및 수신단 쉬프트 레지스터(2)에 데이터 전송을 위해 인가되는 발진기(3)의 클럭신호(CLK)가 고정된 속도를 유지하고 있으므로, 송신단 쉬프트 레지스터(1)에서는 항상 고정된 전송속도로 직렬 데이터 스트림을 출력하여 수신단 쉬프트 레지스터(2)에 전송하고 있다.

따라서, 도시되지 않은 데이터 처리장치가 다른 프로그램을 처리하고 있는 중이거나 처리해야 할 다른 데이터가 많아서 수신단 쉬프트 레지스터(2)에 저장된 데이터의 엑세스(Access)가 늦어지게 되는 경우 수신단 쉬프트 레지스터(2)에는 수신 저장되는 데이터의 적체로 인하여 데이터의 오버 플로우(Overflow)가 발생되어 데이터의 유실이 발생되는 문제점이 있었다.

본 발명은 전술한 바와 같은 제반적인 문제점을 해결하기 위한 것으로, 그 목적은 데이터를 전송하는 과정에서 수신단의 데이터 처리 상태 정보를 감지한 다음 송신단의 데이터 전송 클럭속도를 가변시켜 수신단에서 데이터의 오버 플로우를 방지하도록 한 것이다.

도 1은 종래의 직렬 데이터 전송장치를 도시한 구성 블록도.

도 2는 본 발명에 따른 데이터 폭주 방지용 전송장치를 도시한 구성 블록도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 송신단 쉬프트 레지스터 20 : FIFO(First In First Out)

30 : 수신단 쉬프트 레지스터 40 : 전압 제어용 클럭 발진부

41 : 전압 제어부 42 : 전압제어 발진기

상기한 바와 같은 목적을 달성하기 위한 본 발명은 수신되는 병렬 데이터를 인가되는 클럭신호에 따라 직렬 데이터 스트림으로 변환하여 출력하는 송신단 쉬프트 레지스터와, 송신단 쉬프트 레지스터에서 인가되는 직렬 데이터 스트림을 저장한 후 선입 선출력하며, 자신에게 저장되는 데이터 적체 정보를 출력하는 선입선출 메모리수단과, 상기 선입선출 메모리수단에서 인가되는 데이터 적체 정보에 따라 데이터 전송 속도의 기준이 되는 클럭신호의 속도를 조정하는 전압 제어용 클럭 발진수단과, 상기 선입선출 메모리수단에서 인가되는 직렬 데이터 스트림을 클럭신호에 따라 병렬 데이터로 변환하여 출력하는 수신단 쉬프트 레지스터로 이루어지는 것을 특징으로 하는 데이터 폭주 방지용 전송장치를 제공한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하면 다음과 같다.

도 2에서 알 수 있는 바와 같이 본 발명에 따른 데이터 유실 방지장치는, 송신단 쉬프트 레지스터(10)와, FIFO(20), 수신단 쉬프트 레지스터(30) 및 전압 제어용 클럭 발진부(40)를 포함하여 이루어지는데, 송신단 쉬프트 레지스터(10)는 전송을 위해 입력되는 병렬 데이터를 일시저장하며 전압 제어용 클럭 발진부(40)에서 인가되는 클럭신호(CLK)에 따라 저장된 병렬 데이터를 한 단계씩 쉬프트시켜 직렬 데이터 스트림으로 출력한다.

FIFO(20)는 선입선출 메모리로 송신단 쉬프트 레지스터(10)에서 입력되는 직력 데이터 스트림을 저장하였다가 저장된 순서에 의거하여 순차적으로 수신단 쉬프트 레지스터(30)측에 직렬로 출력하는 기능과 자신의 메모리 영역에 대한 데이터 저장 상태 정보, 즉 자신의 저장 용량에 절반 만큼 저장되어 있음을 나타내는 반저장신호(HF;Half Full)와 자신의 저장 용량에 거의 도달한 만큼 저장되어 있음을 나타내는 만저장신호(AF;Almost Full)를 전압 제어용 클럭 발진부(40)에 통보한다.

상기에서 FIFO(20)는 송신단 쉬프트 레지스터(10)로부터 수신하여 저장된 데이터의 양이 자신의 저장 용량에 절반 이하로 저장되어 있으면 반저장신호(HF)를 로우 레벨로 출력함과 동시에 만저장신호(AF)를 로우 레벨로 출력하고, 저장된 데이터의 양이 자신의 저장 용량 절반에 거의 도달하여 저장되어 있으면 반저장신호(HF)를 하이 레벨로 출력함과 동시에 만저장신호(AF)를 로우 레벨로 출력하고, 저장된 데이터의 양이 자신의 저장 용량 절반으로 초과하였으나 저장 용량에 거의 도달하지 못한 상태를 유지하고 있으면 반저장신호(HF)를 로우 레벨로 출력함과 동시에 만저장신호(AF)를 하이 레벨로 출력하며, 저장된 데이터의 양이 자신의 저장 용량에 거의 도달한 상태를 유지하고 있으면 반저장신호(HF)를 하이 레벨로 출력함과 동시에 만저장신호(AF)를 하이 레벨로 출력한다.

수신단 쉬프트 레지스터(30)는 상기 FIFO(20)에서 저장된 순서에 의거하여 인가되는 직렬 데이터 스트림을 일시저장하며 전압 제어용 클럭 발진부(40)에서 인가되는 클럭신호(CLK)에 따라 저장된 직렬 데이터 스트림을 한 단계씩 쉬프트시켜 병렬 데이터로 도시되지 않은 데이터 처리장치측에 출력한다.

전압 제어용 클럭 발진부(40)는 발진 제어부(41)와 전압 제어발진기(42)로 이루어지는데, 발진 제어부(41)는 상기 FIFO(20)에서 인가되는 반저장신호(HF)와 만저장신호(AF)에 따라 전압제어 발진기(42)를 제어하여 데이터 전송속도의 기준이 되는 클럭신호(CLK)의 속도를 조정하여 주는 기능을 담당한다.

예를들어, 상기 발진 제어부(41)는 FIFO(20)에서 반저장신호(HF)가 로우 레벨로 인가됨과 동시에 만저장신호(AF)가 로우 레벨로 인가되면 정상 속도의 클럭신호(CLK)가 생성되도록 전압제어 발진기(42)를 제어하고, 반저장신호(HF)가 하이 레벨로 인가됨과 동시에 만저장신호(AF)가 로우 레벨로 인가되면 정상 속도 보다 1/4 주기 만큼 늦은 속도의 클럭신호(CLK)가 생성되도록 전압제어 발진기(42)를 제어하고, 반저장신호(HF)가 로우 레벨로 인가됨과 동시에 만저장신호(AF)가 하이 레벨로 인가되면 정상 속도 보다 1/2 주기 만큼 늦은 속도의 클럭신호(CLK)가 생성되도록 전압제어 발진기(42)를 제어하며, 반저장신호(HF)가 하이 레벨로 인가됨과 동시에 만저장신호(AF)가 하이 레벨로 인가되면 정상 속도 보다 3/4 주기 만큼 늦은 속도의 클럭신호(CLK)가 생성되도록 전압제어 발진기(42)를 제어하여 준다.

전압제어 발진기(42)는 발진제어부(41)에서 인가되는 제어신호에 따라 송신단 쉬프트 레지스터(10) 및 수신단 쉬프트 레지스터(30)에 인가되는 클럭신호(CLK)의 속도를 가변시켜 송신단 쉬프트 레지스터(10)에서의 데이터 스트림 전송속도를 조정한다.

전술한 바와 같은 기능을 구비하여 이루어지는 데이터 폭주 방지용 전송장치에 대한 동작은 다음과 같다.

전압 제어용 클럭 발진부(40)에서 인가되는 클럭신호(CLK)에 따라 송신단 쉬프트 레지스터(10)가 입력되는 병렬 데이터를 한 단계씩 쉬프트시켜 직렬 데이터 스트림으로 출력하면 FIFO(20)는 수신되는 직렬 데이터 스트림을 순차적으로 저장한 다음 저장된 순서에 의거하여 선입 선출 방식으로 수신단 쉬프트 레지스터(30)측에 출력하고, 수신단 쉬프트 레지스터(30)는 FIFO(20)로부터 인가되는 직렬 데이터 스트림을 전압 제어용 클럭 발진부(40)에서 인가되는 클럭신호(CLK)에 따라 한 단계씩 쉬프트시켜 병렬 데이터로 변환한 후 도시되지 않은 데이터 처리장치의 엑세스에 따라 병렬 데이터를 출력한다.

상기와 같이 도시되지 않은 데이터 처리장치가 다른 프로그램을 처리하고 있는 도중에 있거나 처리해야 할 다른 데이터가 많아 상기 수신단 쉬프트 레지스터(30)에 저장된 병렬 데이터를 인출하지 못하고 늦어지게 되면 상기 송신단 쉬프트 레지스터(10)는 직렬 데이터 스트림을 정상적인 속도로 전송하고 있는 상태를 유지하므로 FIFO(20)에는 송신단 쉬프트 레지스터(10)에서 인가되는 직렬 데이터 스트림이 점차적으로 쌓이게 된다.

이때, FIFO(20)는 송신단 쉬프트 레지스터(30)로 출력되지 못한 직렬 데이터 스트림의 양을 나타내는 저장 상태 정보, 즉 자신의 저장 용량에 절반 만큼 저장되어 있음을 나타내는 반저장신호(HF)와 자신의 저장 용량에 거의 도달한 만큼 저장되어 있음을 나타내는 만저장신호(AF)를 전압 제어용 클럭 발진부(40)내의 발진 제어부(41)측에 인가하면 발진 제어부(41)는 인가되는 FIFO(20)에서 인가되는 반저장신호(HF)와 만저장신호(AF)에 따라 전압제어 발진기(42)를 제어하여 데이터 전송속도의 기준이 되는 클럭신호(CLK)의 속도를 조정함으로써 송신단 쉬프트 레지스터(10)에서 출력되는 직렬 데이터 스트림의 속도가 조정되도록 한다.

예를들어, FIFO(20)는 송신단 쉬프트 레지스터(10)로부터 수신하여 저장된 데이터의 양이 자신의 저장 용량에 절반 이하로 저장되어 있으면 반저장신호(HF)를 로우 레벨로 출력함과 동시에 만저장신호(AF)를 로우 레벨로 출력하여 전압 제어용클럭 발진부(40)에 입력한다.

따라서, 전압 제어용 클럭 발진부(40)내의 발진 제어부(41)는 현재의 데이터 전송이 정상적으로 이루어지고 있는 것으로 판단하여 전압발진 제어기(42)의 클럭신호(CLK) 속도를 현재의 상태, 즉 노말(Normal) 상태를 유지하여 준다.

만약, FIFO(20)는 송신단 쉬프트 레지스터(10)로부터 수신하여 저장된 데이터의 양이 자신의 저장 용량 절반에 거의 도달하여 저장되어 있으면 반저장신호(HF)를 하이 레벨로 출력함과 동시에 만저장신호(AF)를 로우 레벨로 출력하여 전압 제어용 클럭 발진부(40)에 입력한다.

따라서, 전압 제어용 클럭 발진부(40)내의 발진 제어부(41)는 현재의 데이터 전송에 있어 수신단 쉬프트 레지스터(30)에서의 출력이 지연되고 있는 상태인 것으로 판단하여 전압발진 제어기(42)의 클럭신호(CLK) 속도를 정상 속도 보다 1/4 주기 만큼 늦은 속도의 클럭신호가 생성되도록 제어하여 송신단 쉬프트 레지스터(10)에서 출력되는 직렬 데이터 스트림의 속도를 정상 속도 보다 1/4 주기 만큼 지연하여 준다.

또한, FIFO(20)는 송신단 쉬프트 레지스터(10)로부터 수신하여 저장된 데이터의 양이 자신의 저장 용량 절반으로 초과하였으나 저장 용량에 거의 도달하지 못한 상태를 유지하고 있으면 반저장신호(HF)를 로우 레벨로 출력함과 동시에 만저장신호(AF)를 하이 레벨로 출력하여 전압 제어용 클럭 발진부(40)에 입력한다.

따라서, 전압 제어용 클럭 발진부(40)내의 발진 제어부(41)는 현재의 데이터 전송에 있어 수신단 쉬프트 레지스터(30)에서의 출력이 많이 지연되고 있는 상태인것으로 판단하여 전압발진 제어기(42)의 클럭신호(CLK) 속도를 정상 속도 보다 2/4 주기 만큼 늦은 속도의 클럭신호가 생성되도록 제어하여 송신단 쉬프트 레지스터(10)에서 출력되는 직렬 데이터 스트림의 속도를 정상 속도 보다 2/4 주기 만큼 지연하여 준다.

또한, FIFO(20)는 송신단 쉬프트 레지스터(10)로부터 수신하여 저장된 데이터의 양이 자신의 저장 용량에 거의 도달한 상태를 유지하고 있으면 반저장신호(HF)를 하이 레벨로 출력함과 동시에 만저장신호(AF)를 하이 레벨로 출력하여 전압 제어용 클럭 발진부(40)에 입력한다.

따라서, 전압 제어용 클럭 발진부(40)내의 발진 제어부(41)는 현재의 데이터 전송에 있어 수신단 쉬프트 레지스터(30)에서의 출력이 거의 중지되어 있는 상태인 것으로 판단하여 전압발진 제어기(42)의 클럭신호(CLK) 속도를 정상 속도 보다 3/4 주기 만큼 늦은 속도의 클럭신호가 생성되도록 제어하여 송신단 쉬프트 레지스터(10)에서 출력되는 직렬 데이터 스트림의 속도를 정상 속도 보다 3/4 주기 만큼 지연하여 준다.

상기한 바와 같이 FIFO(20)에 저장되는 직렬 데이터의 양에 따라 전압 제어용 클럭 발진부(40)가 데이터 전송 속도의 기준이 되는 클럭신호의 속도를 조정하여 송신단 쉬프트 레지스터(10)에서 출력되는 직력 데이터 스트림의 속도를 조정하므로, 수신단 쉬프트 레지스터(30)에서의 데이터 출력이 지연되더라도 데이터의 오버 플로워가 발생되지 않는다.

또한, 상기와 같이 클럭신호(CLK)의 속도 조정을 통해 송신단 쉬프트 레지스터(10)의 직렬 데이터 스트림의 출력 속도를 지연시킨 상태에서 도시되지 않은 데이터 처리장치의 부하가 줄어들어 수신단 쉬프트 레지스터(30)에 저장되어 있는 병렬 데이터의 엑세스가 빠르게 진행되는 경우 상기 FIFO(20)에서 출력되는 반저장신호(HF)와 만저장신호(AF)는 자신의 데이터 저장 정보에 따라 적절하게 출력하여 전압 제어용 클럭 발진부(40)에 인가되므로, 전압 제어용 클럭 발진부(40)내의 발진 제어부(41)는 반저장신호(HF)와 만저장신호(AF)에 따라 전압제어 발진기(42)를 제어하여 클럭신호(CLK)의 속도를 복원하여 준다.

이상에서 설명한 바와 같이 본 발명은 수신단에서의 데이터 처리 지연으로 수신된 데이터의 적체가 감지되는 경우 데이터 전송의 기준이 되는 클럭신호(CLK)의 속도를 가변하여 송신단에서의 데이터 출력 속도를 조정하므로 수신단에 저장되는 데이터의 오버 플로우가 방지되어 데이터의 유실이 발생하지 않으므로 데이터의 전송에 신뢰성 및 안정성이 제공된다.

Claims

수신되는 병렬 데이터를 인가되는 클럭신호에 따라 직렬 데이터 스트림으로 변환하여 출력하는 송신단 쉬프트 레지스터와;

송신단 쉬프트 레지스터에서 인가되는 직렬 데이터 스트림을 저장한 후 선입 선출력하며, 자신에게 저장되는 데이터 적체 정보를 출력하는 선입선출 메모리수단과;

상기 선입선출 메모리수단에서 인가되는 데이터 적체 정보에 따라 데이터 전송 속도의 기준이 되는 클럭신호의 속도를 조정하는 전압 제어용 클럭 발진수단과;

상기 선입선출 메모리수단에서 인가되는 직렬 데이터 스트림을 클럭신호에 따라 병렬 데이터로 변환하여 출력하는 수신단 쉬프트 레지스터로 이루어지는 것을 특징으로 하는 데이터 폭주 방지용 전송장치.
청구항 1에 있어서,

상기 선입선출 메모리수단은 데이터 적체 정보를 반저장신호(HF)와 만저장신호(AF)로 출력하는 것을 특징으로 하는 데이터 폭주 방지용 전송장치.
청구항 1에 있어서,

상기 전압 제어용 클럭 발진수단은 선입선출 메모리수단에서 인가되는 데이터 적체 정보에 따라 클럭 속도 조정을 제어하는 발진 제어부와;

발진 제어부의 제어에 따라 클럭신호 속도를 가변하는 전압 제어 발진기로 이루어지는 것을 특징으로 하는 데이터 폭주 방지용 전송장치.
청구항 1 또는 청구항 2에 있어서,

상기 선입선출 메모리수단은 저장된 적체 데이터가 용량의 절반 이하이면 반저장신호(HF)와 만저장신호(AF)를 로우 레벨로 출력하고, 절반에 거의 도달한 상태이면 반저장신호(HF)를 하이 레벨로 출력함과 동시에 만저장신호(AF)를 로우 레벨로 출력하며, 절반으로 초과하였으나 용량에 거의 도달하지 못한 상태이면 반저장신호(HF)를 로우 레벨로 출력함과 동시에 만저장신호(AF)를 하이 레벨로 출력하며, 용량에 거의 도달한 상태이면 반저장신호(HF) 및 만저장신호(AF)를 하이 레벨로 출력하는 것을 특징으로 하는 데이터 폭주 방지용 전송장치.
청구항 1 또는 청구항 3에 있어서,

상기 전압 제어용 클럭 발진수단은 인가되는 반저장신호(HF)와 만저장신호(AF)가 '로우'이면 정상속도로 클럭을 유지하고, 반저장신호(HF)가 '하이'이고 만저장신호(AF)가 '로우' 이면 정상 속도의 1/4 주기 늦은 속도로 클럭을조정하며, 반저장신호(HF)가 '로우' 이고 만저장신호(AF)가 '하이' 이면 정상 속도의 1/2 주기 늦은 속도로 클럭을 조정하고, 반저장신호(HF) 및 만저장신호(AF)가 '하이' 이면 정상 속도의 3/4 주기 늦은 속도로 클럭을 조정하는 것을 특징으로 하는 데이터 폭주 방지용 전송장치.