KR20010077815A - A method of producing a thin film device - Google Patents
A method of producing a thin film device Download PDFInfo
- Publication number
- KR20010077815A KR20010077815A KR1020000023334A KR20000023334A KR20010077815A KR 20010077815 A KR20010077815 A KR 20010077815A KR 1020000023334 A KR1020000023334 A KR 1020000023334A KR 20000023334 A KR20000023334 A KR 20000023334A KR 20010077815 A KR20010077815 A KR 20010077815A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- substrate
- film device
- material layer
- forming
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 17
- 239000002904 solvent Substances 0.000 claims abstract description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 52
- 239000010410 layer Substances 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000011247 coating layer Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 239000002998 adhesive polymer Substances 0.000 claims description 3
- 239000012298 atmosphere Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- NCDMKVXZKAYJND-UHFFFAOYSA-N C(#N)C(C(=O)O)=C.C(#N)OC(C=C)=O Chemical compound C(#N)C(C(=O)O)=C.C(#N)OC(C=C)=O NCDMKVXZKAYJND-UHFFFAOYSA-N 0.000 claims 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 description 13
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011780 sodium chloride Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229920001651 Cyanoacrylate Polymers 0.000 description 1
- MWCLLHOVUTZFKS-UHFFFAOYSA-N Methyl cyanoacrylate Chemical compound COC(=O)C(=C)C#N MWCLLHOVUTZFKS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000005118 spray pyrolysis Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
Abstract
Description
본 발명은 박막 소자의 제조방법에 관한 것으로서, 보다 상세하게는 소정 용매에 용해될 수 있는 재료층을 사용한 제1기판 위에 다결정 또는 비정질 활성층을 형성한 후 상기 재료층을 제거하여 제 2 기판 위로 이송하여 접합함으로써 최종 제품을 완성하는 박막소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film device, and more particularly, after forming a polycrystalline or amorphous active layer on a first substrate using a material layer that can be dissolved in a predetermined solvent, the material layer is removed and transferred to a second substrate. It relates to a thin film device manufacturing method for completing the final product by bonding.
근래의 멀티미디어 산업에 주요하게 사용되는 액정 표시소자(liquid crystal display; 이하 LCD라 칭함)의 화소 구동 스위칭 소자로는 투명 절연 기판 위에 형성된 Si(silicon)막을 능동층으로 이용한 박막 트랜지스터(thin film transistor; 이하, TFT로 칭함)가 주로 사용되고 있다. 이때, 능동층으로 사용되는 Si(silicon) 박막이 비정질(amorphous) 박막인 경우 a-Si라 칭하고, 다결정(polycrystalline) 박막인 경우에는 p-Si라 한다. 현재는 비정질 실리콘(a-Si)으로 이루어진 절연 게이트형 TFT를 화소 스위치로 사용하는 액정디스플레이(LCD)가 양산되고 있는 실정이다.As a pixel driving switching device of a liquid crystal display (LCD), which is mainly used in the multimedia industry in recent years, a thin film transistor using a Si (silicon) film formed on a transparent insulating substrate as an active layer; Hereinafter referred to as TFT) is mainly used. In this case, the Si (silicon) thin film used as the active layer is called a-Si in the case of an amorphous thin film and p-Si in the case of a polycrystalline thin film. Currently, liquid crystal displays (LCDs) using insulated gate type TFTs made of amorphous silicon (a-Si) as pixel switches have been mass produced.
TFT-LCD 모듈은 크게 3 개의 유닛(unit)으로 구성된다. 첫째, 기판과 기판사이에 두 개의 유리사이에 액정이 주입된 패널이고, 둘째는 패널을 구동시키기 위한 드라이버 및 각종 회로소자가 부착된 PCB(printed circuit board)를 포함한 구동 회로부, 셋째는 백 라이트를 포함한 샤시구조물이다. TFT-LCD 모듈은 노트북 컴퓨터, TV, 모니터와 같은 시스템에서 디스플레이 기능을 담당하는 하나의 보조 수단으로 사용된다.The TFT-LCD module is largely composed of three units. First, a panel in which liquid crystal is injected between two substrates between the substrate and the substrate. Second, a driving circuit unit including a driver for driving the panel and a printed circuit board (PCB) to which various circuit elements are attached. It contains the chassis structure. The TFT-LCD module is used as an auxiliary means for displaying functions in systems such as notebook computers, TVs and monitors.
TFT 기판이나 C/F(color filter) 기판의 제조 기술에서 TFT-Array를 형성하는 공정은 실리콘 반도체 제조공정과 유사하다. 즉, 박막 증착(thin film deposition), 사진(photo-lithography), 식각(etching)등의 공정으로 이루어져 있으며, 개개의 공정 전후에 결과 및 이상 여부를 확인하기 위한 검사와 청정도를 유지하기 위한 세정을 포함한다. 상기의 단위 공정들은 각각의 레이어(layer)를 형성하기 위하여 일련의 반복된 공정으로 진행되며, 전·후 공정과 상호 밀접한 관련이 있다. 실리콘 반도체 공정과 다른 점은 반도체 제조에서는 실리콘 웨이퍼(wafer)를 복잡한 공정을 거쳐서 가공하여 소자를 만들지만 TFT-LCD 제조에서는 LCD 화면의 크기가 결정되어 있으며, 오히려 요구되는 화면의 크기가 증가하고 있으므로 기판의 크기 증대를 통해서 생산 수량을 증가시킬 수 있다.In the manufacturing technology of a TFT substrate or a C / F (color filter) substrate, the process of forming a TFT-Array is similar to a silicon semiconductor manufacturing process. That is, it consists of processes such as thin film deposition, photo-lithography, etching, etc., before and after each process, and inspection to check the result and abnormality and cleaning to maintain cleanliness. Include. The above unit processes are performed in a series of repeated processes to form respective layers, and are closely related to the before and after processes. The difference from the silicon semiconductor process is that in semiconductor manufacturing, the silicon wafer is processed through a complicated process to make a device, but in the TFT-LCD manufacturing, the size of the LCD screen is determined, and the required screen size is increasing. Increasing the size of the substrate can increase the production quantity.
TFT는 게이트(gate), 소오스(source) 그리고 드레인(drain)의 세 개의 전극을 갖는다. TFT는 화소 전극에 신호 전압을 인가하기 위한 스위치(switch) 역할을 한다. 게이트(gate) 전극에 양의 전압이 인가될 때 전계(field)에 의하여 a-Si 채널 영역에는 전자가 집중되고, 컨덕티브(conductive) 채널을 형성하여 소오스(source)와 드레인(drain) 전극 사이에 전류가 흐르도록 한다. TFT는 전계에 의하여 전류의 흐름을 조절하는 일종의 전계 효과 트랜지스터(field effect transistor: FET)이다. TFT 설계는 LCD 패널에 의하여 얻을 수 있는 화질을 결정하는 가장 중요한 요소이다.The TFT has three electrodes, a gate, a source and a drain. The TFT serves as a switch for applying a signal voltage to the pixel electrode. When a positive voltage is applied to the gate electrode, electrons are concentrated in the a-Si channel region by the field, and a conductive channel is formed to form a gap between the source and drain electrodes. Allow current to flow through. A TFT is a type of field effect transistor (FET) that regulates the flow of current by an electric field. TFT design is the most important factor in determining the image quality obtained by an LCD panel.
Color TFT-LCD는 박막 트랜지스터의 종류에 따라 비정질(amorphous) TFT와 다결정 (polycrystalline) TFT로 나눌 수 있다. 이들 중에서 비정질 TFT를 사용한 LCD가 가장 널리 사용된다. 비정질 TFT의 중요한 장점은 제조공정에서 기판 처리 온도가 상대적으로 낮은 300-350℃ 이하에서 진행되기 때문에 다결정 TFT와 달리 유리기판을 사용할 수 있다는 것이다.Color TFT-LCDs can be divided into amorphous TFTs and polycrystalline TFTs according to the type of thin film transistors. Among these, the LCD using an amorphous TFT is the most widely used. An important advantage of amorphous TFTs is that glass substrates can be used, unlike polycrystalline TFTs, because the substrate processing temperature is lower than 300-350 ° C in the manufacturing process.
비정질 실리콘(a-Si) 막은 400℃ 이하의 온도에서 형성할 수 있으므로 유리기판 위에 형성하는 것이 가능하다. 그러나 비정질 실리콘 박막(a-Si)은 비저항(resistivity) 수치가 높고 결함(defect)이 많이 포함되어 있으므로, 고정밀, 고속 등의 고기능의 디스플레이를 실현하기에 어려움이 있다. 즉, 비정질 실리콘 박막 트랜지스터의 전자 이동도(electron mobility)가 1cm2/Vs 이하로 낮기 때문에 박막 트랜지스터의 성능을 개선하는데 어려움이 있다. 박막트랜지스터의 성능을 더욱 개선하기 위해서 결정성이 우수한 다결정 실리콘 막을 적용하는 것이 필요하다. 그러나, 비정질 실리콘 막이 400℃ 이하의 온도에서 형성되는 반면에, 다결정 실리콘 막의 경우에는 600℃ 이상의 비교적 고온에서 형성해야 한다. 따라서, 이를 형성하기 위한 기판재료가 석영(quartz)등을 사용하여야 하므로 제조비용이 증가한다.Since the amorphous silicon (a-Si) film can be formed at a temperature of 400 ° C. or lower, it can be formed on a glass substrate. However, since the amorphous silicon thin film a-Si has a high resistivity value and contains many defects, it is difficult to realize a high-performance display such as high precision and high speed. That is, since the electron mobility of the amorphous silicon thin film transistor is lower than 1 cm 2 / Vs, there is a difficulty in improving the performance of the thin film transistor. In order to further improve the performance of the thin film transistor, it is necessary to apply a polycrystalline silicon film having excellent crystallinity. However, while an amorphous silicon film is formed at a temperature of 400 ° C or lower, polycrystalline silicon film should be formed at a relatively high temperature of 600 ° C or higher. Therefore, since the substrate material for forming the same must use quartz or the like, the manufacturing cost increases.
한편 다른 박막소자로서 태양전지(solar cell)는 반도체의 광기전력효과(Photo voltaic effect)를 이용하여 태양에너지를 전기에너지로 변환시켜주는 반도체 화합물 소자로서 특히 박막 태양전지는 고성능화와 저 가격에 유리한 미래의 전력소자이다. 대부분의 반도체들은 광기전력효과를 나타내지만 태양전지의 다량생산으로 이어지는 반도체들은 주로 실리콘(Si)과 갈륨아스나이드(GaAs)이며, 실리콘이 가장 많이 활용되고 있다. 이들은 박막형 태양전지로 구분되고 있다. 실리콘이 반도체 산업에서 가장 많이 사용되는 이유는 지구상에서 두 번째로 보편화된 화학물질이고, 모래로부터 얻을 수 있기 때문이다.그러나 전자부품이나 태양전지에 사용할 수 있는 것은 고순도의 실리콘을 회수하여야 한다.Meanwhile, as another thin film device, a solar cell is a semiconductor compound device that converts solar energy into electrical energy by using a photo voltaic effect of a semiconductor. In particular, a thin film solar cell has a favorable future due to high performance and low price. Power device. Most semiconductors have a photovoltaic effect, but the semiconductors leading to mass production of solar cells are mainly silicon (Si) and gallium arsenide (GaAs), and silicon is most commonly used. These are classified into thin film solar cells. Silicon is the most commonly used in the semiconductor industry because it is the second most common chemical on the planet and can be obtained from sand, but what can be used in electronic components or solar cells is to recover high purity silicon.
실리콘 태양전지는 결정상태에 따라서 단결정실리콘(monocrystalline silicon)태양전지, 다결정 실리콘(polycrystalline silicon)태양전지, 비정질실리콘(amorphous silicon)태양전지의 세 가지로 분류된다. 그 기본 구조는 p형의 반도체와 n형의 반도체의 접합형태를 가지는 다이오드(diode)와 동일하다. p형 반도체와 n형 반도체가 접한 부분(pn 접합부)에 빛이 들어오면, 빛 에너지에 의하여 반도체 내부에서 마이너스의 전하(전자)와 플러스의 전하(정공)가 발생한다. 일반적으로 반도체에 밴드 갭 에너지 이하의 빛이 들어가면 반도체내의 전자들과 약하게 상호작용하고, 밴드 갭 이상의 빛이 들어가면 공유결합내의 전자를 여기시켜 캐리어(carrier)(전자 또는 정공)를 쌍 생성한다. 빛에 의하여 형성된 캐리어들은 재결합과정을 통하여 정상상태로 돌아온다. 빛에너지에 의해 발생된 전자와 정공은 내부의 전계에 의하여 각각 n형 반도체측과 p형 반도체측으로 이동하여 양쪽의 전극부에 모아진다. 이러한 두 개의 전극을 도선으로 연결하면 전류가 흐르고 외부에서 전력으로 이용할 수 있게 된다.According to the crystalline state, silicon solar cells are classified into three types: monocrystalline silicon solar cells, polycrystalline silicon solar cells, and amorphous silicon solar cells. The basic structure is the same as a diode having a junction form of a p-type semiconductor and an n-type semiconductor. When light enters a portion (pn junction) where the p-type semiconductor and the n-type semiconductor come into contact with each other, negative charges (electrons) and positive charges (holes) are generated within the semiconductor by the light energy. In general, when light below the band gap energy enters the semiconductor, the light interacts weakly with electrons in the semiconductor, and when light above the band gap enters the electrons in the covalent bond, it generates a carrier (electrons or holes). Carriers formed by light return to their normal state through the recombination process. The electrons and holes generated by the light energy move to the n-type semiconductor side and the p-type semiconductor side by the internal electric field, and are collected at both electrode portions. Connecting these two electrodes with wires allows the current to flow and can be used as power from the outside.
박막을 형성하는 방법으로서는 증착법(vapor-phase growth), 도포법(spray pyrolysis), 부분 용융 재결정법(ZMR: zone melting re-crystallization), 고상 결정화 방법(solid phase crystallization)등이 있다.As a method of forming a thin film, there are vapor-phase growth, spray pyrolysis, zone melting re-crystallization (ZMR), solid phase crystallization, and the like.
이 중 부분 용융 재결정법(ZMR)이나 고상 결정화 방법 등은 16% 이상의 고효율을 나타내고 있으나 기판을 고온에서 열처리하여야 하므로 유리나 금속재료로 된기판을 사용할 수 없고 열 안정성을 갖는 기판을 사용하게 되어 제조가격이 증가한다. 이러한 이유로 대면적 전지로서 지상용으로 실용화되는 것은 증착법이나 도포법에 의하여 비정질(amorphous) 실리콘 박막이나 다결정(polycrystalline)화합물 박막을 형성하여 만든 비교적 가격이 저렴한 태양전지를 사용하고 있으나 그 효율이 12% 이하의 것이 대부분이다.Among these, the partial melt recrystallization (ZMR) method and the solid phase crystallization method show high efficiency of 16% or more, but since the substrate must be heat-treated at high temperature, it is impossible to use glass or metal substrates and use thermally stable substrates. This increases. For this reason, as a large area battery, it is used for ground use because it is a relatively inexpensive solar cell made by forming an amorphous silicon thin film or a polycrystalline compound thin film by a deposition method or a coating method, but its efficiency is 12%. Most of the following are described.
따라서, 유리나 플라스틱과 같은 무기 또는 유기재료 기판을 사용하면서도 고효율을 가질 수 있는 박막 트랜지스터 또는 박막 다이오드와 같은 박막소자의 제조방법이 요구되고 있는 실정이다.Therefore, there is a need for a method of manufacturing a thin film device such as a thin film transistor or a thin film diode that can have high efficiency while using an inorganic or organic material substrate such as glass or plastic.
본 발명은 유리나 플라스틱과 같은 무기 또는 유기재료 기판 위에 비정질 또는 다결정의 박막 소자를 제작할 수 있는 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for manufacturing an amorphous or polycrystalline thin film element on an inorganic or organic material substrate such as glass or plastic.
본 발명의 다른 목적은 비정질 또는 다결정 실리콘 박막 소자의 제조방법을 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a method for manufacturing an amorphous or polycrystalline silicon thin film device.
본 발명의 또 다른 목적은 효율이 높은 박막소자를 낮은 가격으로 제조하는 방법을 제공하는 것이다.Still another object of the present invention is to provide a method for manufacturing a highly efficient thin film device at low cost.
이러한 목적들을 달성하기 위한 본 발명은 실리콘 박막소자의 제조방법에 있어서; 소정의 용매에 용해 가능한 제1재료층을 포함하는 제1기판 위에 실리콘 박막 소자를 형성하는 과정과, 상기 제1기판 중의 제1재료층을 선택적으로 식각하는 과정과, 제2재료 층으로 된 제2기판 위에 상기 제2과정이 수행된 실리콘 박막 소자를이송하여 접합하는 과정으로 이루어지는 것을 특징으로 한다.The present invention for achieving these objects in the method of manufacturing a silicon thin film device; Forming a silicon thin film element on a first substrate including a first material layer soluble in a predetermined solvent, selectively etching the first material layer in the first substrate, and forming a second material layer The silicon thin film device having the second process performed on the second substrate is transported and bonded to each other.
본 발명의 세부적 특징으로는 상기 제1기판 위에 형성되는 실리콘 소자는 다결정(polycrystalline) 또는 비정질(amorphous) 실리콘인 점이다.A detailed feature of the present invention is that the silicon device formed on the first substrate is polycrystalline or amorphous silicon.
본 발명의 또 다른 세부적 특징은 상기 제 1 재료층이 화학용매 또는 물에 용해될 수 있는 물질인 점이다.Another detailed feature of the invention is that the first material layer is a substance that can be dissolved in a chemical solvent or water.
본 발명의 또 다른 세부적 특징은 사용되는 제1기판은 NaCl, KCl, KDP 등과 같이 물이나 화학용매에 의해 식각될 수 있는 재료층을 사용하는 것이다.Another detailed feature of the present invention is that the first substrate used uses a layer of material that can be etched by water or a chemical solvent such as NaCl, KCl, KDP, or the like.
본 발명의 또 다른 세부적 특징은 제1기판의 제1재료층을 화학기계적연마방법(chemical mechanical polishing)을 적용하여 식각하는 점이다.Another detailed feature of the present invention is that the first material layer of the first substrate is etched by applying chemical mechanical polishing.
도 1은 본 발명에 따른 박막소자의 제조과정을 나타낸 흐름도,1 is a flow chart showing a manufacturing process of a thin film device according to the present invention;
도 2는 도 1의 S11과정의 일 실시 예에 따른 박막트랜지스터의 제조과정을 나타낸 흐름도,2 is a flowchart illustrating a manufacturing process of a thin film transistor according to an embodiment of the S11 process of FIG.
도 3a 내지 도 3i는 도 2의 각 제조 공정에 따른 트랜지스터의 단면도,3A to 3I are cross-sectional views of transistors according to manufacturing processes of FIG. 2;
도 4는 도 1의 S11 과정의 다른 실시 예에 따른 박막트랜지스터의 제조과정을 나타낸 흐름도,4 is a flowchart illustrating a manufacturing process of a thin film transistor according to another embodiment of the process S11 of FIG.
도 5a 내지 도 5i는 도 4의 각 제조 공정에 따른 트랜지스터의 단면도,5A to 5I are cross-sectional views of transistors according to manufacturing processes of FIG. 4;
도 6은 본 발명의 다른 실시 예에 따른 박막트랜지스터 제조방법의 흐름도,6 is a flowchart of a method of manufacturing a thin film transistor according to another embodiment of the present invention;
도 7은 고상 결정화 방법을 이용하여 생성되는 박막 태양전지의 구성도,7 is a configuration diagram of a thin film solar cell produced using the solid phase crystallization method,
도 8은 부분 용융법(ZMR)을 이용하여 생성되는 박막 태양전지의 구성도이다.8 is a configuration diagram of a thin film solar cell generated using a partial melting method (ZMR).
이하, 첨부된 도면을 참조로 본 발명에 따른 박막트랜지스터의 제조방법을 설명하기로 한다.Hereinafter, a method of manufacturing a thin film transistor according to the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 기본개념에 따른 박막소자의 제조방법을 나타내는 흐름도이다. 도시된 바와 같이, 소정의 용매에 용해 가능한 제1재료층을 포함하는 제1기판위에 박막소자를 형성한다.(S11 과정) 상기 제1기판 중의 제1재료층을 선택적으로 식각한다.(S12 과정) 분리된 박막소자를 제2기판 위로 이송하여(S13 과정) 접합하는 (S14 과정)으로 이루어진다.1 is a flowchart illustrating a method of manufacturing a thin film device according to the basic concept of the present invention. As illustrated, a thin film device is formed on a first substrate including a first material layer soluble in a predetermined solvent. (Step S11) The first material layer in the first substrate is selectively etched. The thin film device is transferred to the second substrate (step S13) and bonded (step S14).
도 1에서는 제1재료층이 용해 가능한 것을 예로 하여 설명하고 있으나, 본 발명에 따른 박막소자를 제조하기 위해 사용되는 제1기판의 제1재료층은 여러 형태가 있을 수 있다. 물(Water) 이나 화학용매 등의 용매에 용해 가능한 NaCl, KCl,KDP등의 재료를 사용하는 경우와 세라믹, 금속 또는 반도체를 사용하는 경우로 나뉠 수 있다. 제1재료층으로 물이나 다른 화학용매에 용이하게 식각되지 않는 세라믹, 금속, 반도체 등의 물질을 적용하는 경우에는 알루미나(Al2O3), 실리카(SiO2), 세리아(CeO2)등의 고체입자와 암모니움 하이드로사이드(ammonium hydroxide), 아세틱/니트릭 산(acetic/nitric acid), 하이드로진 퍼록사이드(hydrogen peroxide) 등 산성 또는 알칼리성 수용액을 포함하는 슬러리(slurry)를 이용한 화학 기계적 연마방법(chemical mechanical polishing)을 적용하여 식각할 수도 있다.1 illustrates that the first material layer is soluble, but the first material layer of the first substrate used to manufacture the thin film device according to the present invention may have various forms. It can be divided into the case of using materials such as NaCl, KCl, KDP, which can be dissolved in a solvent such as water or a chemical solvent, and the case of using a ceramic, metal or semiconductor. When a material such as ceramic, metal, semiconductor, etc., which is not easily etched in water or other chemical solvents is applied as the first material layer, alumina (Al 2 O 3 ), silica (SiO 2 ), ceria (CeO 2 ), etc. Chemical mechanical polishing using solid particles and slurry containing acidic or alkaline aqueous solutions such as ammonium hydroxide, acetic / nitric acid, and hydrogen peroxide It may also be etched by applying chemical mechanical polishing.
본 발명은 박막소자의 제조방법에 관한 것이므로 박막 트랜지스터의 제조방법과 박막 다이오드의 제조방법을 각각 설명하기로 한다. 먼저 박막트랜지스터의 대표적인 재료로 할 수 있는 실리콘을 재료로 하는 박막트랜지스터를 예로 한다. 도 2는 본 발명의 일 실시에 따른 비정질(amorphous) 실리콘 박막트랜지스터의 제조방법을 나타낸 흐름도이고, 도 3a 내지 도 3i는 도 2의 흐름도에 나타난 각 과정에 의한 제조공정의 단면도이다.Since the present invention relates to a method of manufacturing a thin film device, a method of manufacturing a thin film transistor and a method of manufacturing a thin film diode will be described. First, a thin film transistor made of silicon, which can be used as a representative material of the thin film transistor, is taken as an example. 2 is a flowchart illustrating a method of manufacturing an amorphous silicon thin film transistor according to an exemplary embodiment of the present invention, and FIGS. 3A to 3I are cross-sectional views of a manufacturing process by each process shown in the flowchart of FIG. 2.
도 3a에서와 같이, 제 1 재료층 위에 실리콘 기체 소스와 질소 기체 소스를 혼합하여 450℃ 이하의 온도에서 플라즈마화학기상증착(PECVD)으로 질화막(A)을 증착한다. 이 질화막(A)은 피복층으로서 제1재료층과 그 위에 형성되는 소자와의 사이에서 불순물이 소자쪽으로 오염되는 것을 방지하기 위한 것이다. 상기 제 1 재료층은 화학용매 또는 물(water)에 용해되는 물질로서 NaCl, KCl, KDP 등의 이온결정이 될 수 있다.(S101 과정) 상기 질화막 형성과정(S101)과 동일한 조건에서 실리콘 기체 소스와 산소기체 소스를 혼합하여 플라즈마화학기상증착(PECVD)으로 산화막(B)을 증착한다.(S102 과정)As shown in FIG. 3A, the nitride film A is deposited by plasma chemical vapor deposition (PECVD) at a temperature of 450 ° C. or less by mixing a silicon gas source and a nitrogen gas source on the first material layer. This nitride film A is for preventing impurity from contaminating toward the element between the first material layer as the coating layer and the element formed thereon. The first material layer may be an ionic crystal such as NaCl, KCl, KDP, etc. as a substance dissolved in a chemical solvent or water. (Step S101) A silicon gas source under the same conditions as the nitride film forming step (S101). And an oxygen gas source are mixed to deposit an oxide film B by plasma chemical vapor deposition (PECVD).
스퍼터링(sputtering)으로 알루미늄 막을 1㎛의 두께로 증착한다.(S103 과정) 이후 감광막을 마스크로 알루미늄층을 식각하여 도 3b에 나타난 바와 같이, 게이트 금속 패턴(C)을 형성하고(S104 과정) 그 게이트 금속 패턴(C)이 포함되는 표면 위에 도 3c와 같이 금속 산화막(D)을 증착한다.(S105 과정)An aluminum film is deposited to a thickness of 1 μm by sputtering (step S103). Then, the aluminum layer is etched using a photosensitive film as a mask to form a gate metal pattern C as shown in FIG. 3B (step S104). A metal oxide film D is deposited on the surface including the gate metal pattern C as shown in FIG. 3C.
도 3d에 나타난 바와 같이 다시 그 위에 비정질 실리콘 박막(E)을 실리콘 소스 기체와 수소 등의 환원성 기체를 이용하여 플라즈마화학기상증착(PECVD)으로 350℃, 500mTorr의 압력에서 1000Å의 두께로 형성한다.(S106 과정)As shown in FIG. 3D, the amorphous silicon thin film E is formed thereon by a plasma chemical vapor deposition (PECVD) using a silicon source gas and a reducing gas such as hydrogen at a thickness of 1000 kPa at 350 ° C. and 500 mTorr. (S106 course)
이어서, 도 3e와 같이 실리콘 소스 기체와 수소 등의 환원성 기체, 도핑(doping) 소스로서 인(P)이나 비소(As)가 포함된 PH3, AsH3 등의 기체를 적용하여 플라즈마화학기상증착(PECVD)으로 350℃, 500m Torr의 압력에서 500Å의 두께로 도핑된 비정질 실리콘(F)막을 형성한다. 본 예에서는 비정질 실리콘 막(E)과 도핑된 비정질 실리콘 막(F)이 두 개의 층으로 적층된 것을 예로 하고 있으나, 이는 실시 조건에 따라 가변될 수 있다.(S107 과정)Subsequently, plasma chemical vapor deposition (PECVD) is performed by applying a gas such as a silicon source gas and a reducing gas such as hydrogen, a gas such as PH3 or AsH3 containing phosphorus (P) or arsenic (As) as a doping source. To form an amorphous silicon (F) film doped to a thickness of 500 kPa at a pressure of 350 ° C. and 500 m Torr. In this example, the amorphous silicon film (E) and the doped amorphous silicon film (F) are stacked in two layers, but this may vary depending on the implementation conditions (step S107).
이후, 사진 식각 공정을 이용하여 비정질 실리콘 막과 도핑된 비정질 실리콘 막의 적층막을 식각하여 도 3f와 같이 트랜지스터가 형성되는 액티브 패턴을 형성한다.(S108 과정) 상기 액티브 패턴 위에 도 3g와 같이 스퍼터링으로 알루미늄 막(G)을 1㎛ 두께로 증착한다.(S109 과정)Thereafter, a stacked layer of an amorphous silicon film and a doped amorphous silicon film is etched using a photolithography process to form an active pattern in which a transistor is formed as shown in FIG. 3F. (Step S108) On the active pattern, aluminum is sputtered as shown in FIG. 3G. The film G is deposited to a thickness of 1 μm (step S109).
이후 도 3h에서 나타난 바와 같이, 감광막을 마스로로 알루미늄 층(G)과 도핑된 비정질 실리콘 막(F)을 차례로 식각하여 금속 배선 패턴을 형성한다. 이후 수소기체를 이용하여 450℃ 이하에서 열처리하여 배선 패턴의 전기적 특성을 안정화한다.(S110 과정)3H, the aluminum layer G and the doped amorphous silicon film F are sequentially etched with the photoresist as a mask to form a metal wiring pattern. Thereafter, heat treatment is performed at 450 ° C. or less using hydrogen gas to stabilize the electrical characteristics of the wiring pattern.
도 3i에 도시된 바와 같이, 상기 금속 배선 패턴 위에 플라즈마화학기상증착(PECVD)으로 산화막을 5000Å의 두께로 보호절연막(H)을 형성한다.(S111 과정)As shown in FIG. 3I, an oxide film is formed on the metal wiring pattern by plasma chemical vapor deposition (PECVD) to form a protective insulating film (H) having a thickness of 5000 kPa.
도 4는 도 1의 S11 과정의 다른 실시예에 따른 다결정(polycrystalline) 박막트랜지스터의 제조과정을 나타낸 흐름도, 도 5a 내지 도 5i는 도 4의 흐름도에 나타난 각 과정에 의한 제조공정의 단면도이다.4 is a flow chart showing a manufacturing process of a polycrystalline thin film transistor according to another embodiment of the S11 process of Figure 1, Figures 5a to 5i is a cross-sectional view of the manufacturing process by each process shown in the flow chart of FIG.
도 5a에서와 같이, 제 1 재료층 위에 실리콘 기체 소스와 질소 기체 소스를 혼합하여 450℃ 이하의 온도에서 플라즈마화학기상증착(PECVD)으로 질화막(I)을 증착한다. 상기 제 1 재료층은 화학용매 또는 물(water)에 용해되는 물질로서 NaCl, KCl, KDP등의 이온결정이 될 수 있다.(S201 과정) 상기 질화막 형성과정(S201)과 동일한 조건에서 실리콘 기체 소스와 산소기체 소스를 혼합하여 플라즈마화학기상증착(PECVD)으로 산화막(J)을 증착한다.(S202 과정)As shown in FIG. 5A, a nitride gas (I) is deposited by plasma chemical vapor deposition (PECVD) at a temperature of 450 ° C. or below by mixing a silicon gas source and a nitrogen gas source on the first material layer. The first material layer may be an ionic crystal such as NaCl, KCl, or KDP as a chemical solvent or a material dissolved in water. (S201 process) A silicon gas source under the same conditions as the nitride film forming process (S201). And an oxygen gas source are mixed to deposit an oxide film J by plasma chemical vapor deposition (PECVD).
그 위에 비정질 실리콘 박막을 550℃, 500 mTorr의 압력으로 500Å의 두께로 형성한다. (S203 과정) 이후, 600℃, 질소 분위기의 반응로에서 열처리하여 다결정 실리콘으로 변환시킨다. 또는, 상기 산화막(J)위에 실리콘 소스키체와 수소 등의 환원성 기체를 이용하여 저압화학기상증착(LPCVD)으로 620℃ 이상의 온도에서 100mTorr 이하의 압력으로 다결정 실리콘 박막을 증착할 수도 있다.(S204 과정)이후 도 5b와 같이, 사진식각(photo-lithography etching) 공정을 이용하여 트랜지스터가 형성되는 액티브 영역(active region)(K)을 형성한다.(S205 과정)An amorphous silicon thin film is formed thereon to a thickness of 500 kPa at a pressure of 550 ° C. and 500 mTorr. (Step S203), and then heat-treated in a reactor of 600 ℃, nitrogen atmosphere to convert to polycrystalline silicon. Alternatively, a polycrystalline silicon thin film may be deposited on the oxide film J using a low pressure chemical vapor deposition (LPCVD) using a silicon gas source body and a reducing gas such as hydrogen at a pressure of 100 mTorr or less at a temperature of 620 ° C. or more. After that, as shown in FIG. 5B, an active region K in which a transistor is formed is formed by using a photo-lithography etching process (S205).
도 5c와 같이, 저압화학기상증착(LPCVD)으로 450℃ 이하에서 산화막(L)을 1000Å 이하의 두께로 증착한다. 이 산화막(L)을 600℃, 질소 분위기에서 10시간 동안 열처리하여 밀도화시킨다.(S206 과정) 이후 도 5d와 같이 다결정 실리콘 막(M)을 3000Å의 두께로 증착한다.(S207 과정)As shown in FIG. 5C, the oxide film L is deposited to a thickness of 1000 Pa or less at 450 ° C. or lower by low pressure chemical vapor deposition (LPCVD). The oxide film L is heat-treated at 600 ° C. for 10 hours in a nitrogen atmosphere to be densified. (Step S206) After that, as shown in FIG. 5D, the polycrystalline silicon film M is deposited to a thickness of 3000 kPa.
사진식각(photo-lithography etching)공정을 사용하여 도 5e와 같이 게이트 패턴을 정의한 후 감광막을 마스크(mask)로 이용하여 게이트 다결정 실리콘 막(M)을 식각하고 게이트 산화막(L)까지 부분적으로 식각한다.(S208 과정)After the gate pattern is defined using a photo-lithography etching process as shown in FIG. 5E, the gate polycrystalline silicon film M is etched using the photoresist as a mask and partially etched to the gate oxide film L. (S208 course)
이후 도 5f와 같이 nMOS(Metal Oxide Silicon) 트랜지스터인 경우 인(phosphorus) 이온을 50 KeV 의 에너지로 5×1015/㎠의 농도로 이온 주입한다. 이때 투과되는 두께(projection range)는 약 500Å 정도로 예상된다.(S209 과정)Subsequently, in the case of an nMOS (metal oxide silicon) transistor as shown in FIG. 5F, phosphorus ions are implanted at a concentration of 5 × 10 15 / cm 2 at an energy of 50 KeV. At this time, the transmission range (projection range) is expected to be about 500Å (S209 process).
도 5g와 같이 저압화학기상증착(LPCVD)으로 산화막(N)을 5000Å의 두께로 증착한다.(S210 과정) 그 다음 콘택형성 마스크(contact mask)를 사용하여 도 5h에 나타난 것처럼 콘택구멍을 정의하고 산화막(N)을 식각한다.(S211 과정)An oxide film N is deposited to a thickness of 5000 kPa by low pressure chemical vapor deposition (LPCVD) as shown in FIG. 5G. (Step S210) Next, a contact hole is defined as shown in FIG. 5H by using a contact mask. The oxide film N is etched (Step S211).
스퍼터링(sputtering)으로 알루미늄 막(O)을 1㎛의 두께로 증착하고 감광막을 마스크로 알루미늄층(O)을 식각하여 배선 패턴을 형성한다. 이후 수소 기체를 이용하여 450℃로 열처리하여 배선 패턴의 전기적 특성을 안정화시킨다.(S212 과정)By sputtering, the aluminum film O is deposited to a thickness of 1 μm, and the aluminum layer O is etched using the photosensitive film as a mask to form a wiring pattern. Thereafter, heat treatment is performed at 450 ° C using hydrogen gas to stabilize the electrical characteristics of the wiring pattern.
도 6은 본 발명의 다른 실시 예에 따른 박막 트랜지스터 제조방법을 나타낸 흐름도이다. 제 1 기판을 생성하고(S21 과정) 비정질 또는 다결정의 실리콘 박막을 형성한다.(S22 과정) 그 위에 도핑된 비정질 또는 다결정 실리콘 박막을 적층한다.(S23 과정) 이후 제 1 기판 중의 재료층을 화학용매 또는 물 등을 이용하여 식각하여 제거한다.(S24 과정) 분리된 적층막을 제 2 기판 위로 이송(S25 과정)하여 제2기판과 접합(S25 과정)한 후, 그 위에 나머지 박막트랜지스터 제조공정을 수행한다.6 is a flowchart illustrating a method of manufacturing a thin film transistor according to another exemplary embodiment of the present invention. A first substrate is formed (step S21) and an amorphous or polycrystalline silicon thin film is formed (step S22). A doped amorphous or polycrystalline silicon thin film is deposited thereon (step S23). It is removed by etching using a solvent or water. (S24 process) The separated laminated film is transferred onto the second substrate (S25 process) and bonded to the second substrate (S25 process), and then the remaining thin film transistor manufacturing process is performed thereon. Perform.
한편 본 발명에 따른 박막소자 제조방법의 또 다른 실시 예로서 박막 태양전지의 제조방법을 설명하기로 한다. 도 7은 고상 결정화 방법을 이용한 박막 태양전지를 나타낸 것이다. 먼저 텍스처(texture)가 형성된 금속기판(71)위에 불꽃방전(glow discharge)으로 다결정실리콘박막(72)을 형성한 다음 500∼600℃ 범위에서 열처리하여 n형 다결정실리콘박막(73)을 성장시킨다. 그 위에 고유성질의(intrinsic) i형 비정질 실리콘 막(74)과 p형으로 도우핑된 비정질 실리콘 막(75)을 형성하여 p-i-n 다이오드 형태로 접합부(junction)(HIT: Heterojunction with Intrinisic Thin-layer)을 형성하고 태양광이 입사되는 표면부분에 투명전극으로서 ITO(Indium Tin Oxide)(76)박막을 형성하고 그 위에 금속전극 패턴(77)을 형성하여 표면과 배면의 전극으로부터 태양전지의 광전류가 수집되도록 한다. 이상의 과정은 박막 태양전지를 제작하는 일반적으로 잘 알려진 세부공정에 의하여 수행될 수 있으므로 여기서는 별도로 설명하지 않는다.Meanwhile, as another embodiment of the method of manufacturing a thin film device according to the present invention, a method of manufacturing a thin film solar cell will be described. 7 shows a thin film solar cell using a solid phase crystallization method. First, a polysilicon thin film 72 is formed by a glow discharge on a metal substrate 71 on which a texture is formed, and then heat-treated at 500 to 600 ° C. to grow an n-type polysilicon thin film 73. Heterojunction with Intrinisic Thin-layer (HIT) is formed thereon by forming an intrinsic i-type amorphous silicon film 74 and a p-doped amorphous silicon film 75 thereon. Form a thin film of ITO (Indium Tin Oxide) (76) as a transparent electrode on the surface portion where sunlight is incident, and form a metal electrode pattern (77) thereon to collect photocurrent of the solar cell from the surface and back electrodes; Be sure to Since the above process may be performed by a general well-known detailed process of manufacturing a thin film solar cell, it will not be described herein separately.
도 8은 부분 용융법(ZMR)을 이용한 박막 태양전지이다. 먼저 실리콘 웨이 퍼(82) 위에 실리콘 산화막(83)을 형성하고 그 위에 저압 화학 기상 증착법(low pressure-chemical vapor deposition)으로 미소다결정(micro crystalline) 실리콘 막(84)을 3∼5㎛의 두께로 형성한다. 이후 부분 용융에 의한 결정성장을 위하여 트래블링커퍼히터(traveling copper heater)(86)로 800℃이상의 온도에서 화살표 방향으로 이동시키면서 ZMR 공정을 실행하여 선택적으로 실리콘을 재결정(recrystallized silicon)시켜 결정립 방향성(grain orientation)(87)을 갖도록 하는 동시에 입자 크기를 증대시킨 다음 50∼60㎛의 활성층(85)(active layer)을 열증착법(thermal-chemical vapor deposition)으로 형성하고 전극 형성 과정을 거쳐서 박막 태양전지를 제작한다. 여기에서 미설명된 부호 81은 하부 히터(heater)이다. 이상을 실현하기 위한 세부 공정에 대하여도 잘 알려진 바와 같으므로 자세한 설명은 생략하기로 한다. 박막 태양전지를 제2기판에 접합하는 방법은 접촉시킨 후 수소나 질소 또는 산소를 포함하는 분위기에서 열처리하거나 투명한 시아노아크릴레이트 등의 접착제 폴리머를 이용하여 접합하는 방법을 포함한다. 이렇게 하면 태양전지의 배면기판을 여러 가지 재료를 사용하여 다양하게 적용할 수 있으므로 기계적 특성을 개선할 수 있다.8 is a thin film solar cell using a partial melting method (ZMR). First, a silicon oxide film 83 is formed on the silicon wafer 82, and the micro crystalline silicon film 84 is formed to a thickness of 3 to 5 탆 by low pressure-chemical vapor deposition. Form. Afterwards, in order to crystal growth by partial melting, a ZMR process is performed by traveling with a traveling copper heater 86 in a direction of an arrow at a temperature of 800 ° C. or higher to selectively recrystallize silicon to obtain grain orientation. While increasing the grain size while having a grain orientation (87), the active layer (50) of 60 to 60㎛ (thermal layer) is formed by thermal-chemical vapor deposition and the electrode formation process to form a thin film solar cell To produce. Reference numeral 81 that is not described herein is a lower heater. Detailed processes for realizing the above are also well known, and thus detailed descriptions thereof will be omitted. The method of bonding the thin film solar cell to the second substrate includes a method of bonding the thin film solar cell to the second substrate by heat treatment in an atmosphere containing hydrogen, nitrogen, or oxygen, or using an adhesive polymer such as transparent cyanoacrylate. In this way, the back substrate of the solar cell can be variously applied using various materials, thereby improving mechanical properties.
이상에서 설명한 바와 같이, 제2재료층을 유리(glass)나 플라스틱과 같은 무기 또는 유기재료 위에 비정질 또는 다결정 박막소자를 제작할 수 있다. 또한, 제1기판의 제1재료층은 열에 강하지만 저항이 높아 도전율이 낮은 텅스텐(W)이나몰리브덴(Mo) 등의 재료를 사용하고, 제2기판의 제2재료층은 열에 약하지만 저항이 낮아 도전율이 좋은 알루미늄(Al) 등의 금속을 사용할 수 있다. 따라서, 결정성이 우수하고 효율이 좋은 실리콘 박막소자를 제조할 수 있다.As described above, an amorphous or polycrystalline thin film device may be fabricated on an inorganic or organic material such as glass or plastic. In addition, the first material layer of the first substrate is made of a material such as tungsten (W) or molybdenum (Mo), which is strong in heat but low in conductivity and high in resistance. It is possible to use a metal such as aluminum (Al) having low electrical conductivity. Therefore, a silicon thin film device having excellent crystallinity and good efficiency can be manufactured.
본 발명은 물이나 화학용매에 용해되거나 화학 기계적 연마방법 등에 의하여 제거할 수 있는 재료층 위에 박막 소자를 형성한 후, 재료층을 선택적으로 제거하여 박막소자를 다른 기판으로 옮겨서 접합하여 최종제품을 제조함으로써 박막 소자의 제조원가를 낮출 수 있으며 기판의 기계적 특성을 개선할 수 있다. 또한 상기 재료층을 열 안정성이 있는 물질을 적용하면 박막을 고온에서 형성하거나 열처리할 수 있으므로 소자의 품질을 보다 향상시킬 수 있으며 유리와 플라스틱과 같은 무기 또는 유기재료와 같은 다양한 기판 위에 결정성이 우수한 비정질 또는 다결정의 박막 소자를 제작할 수 있다. 이 방법은 박막 태양전지와 같은 박막 다이오드 뿐만 아니라 각종 박막 소자를 형성하는 방법으로써 활용될 수 있다.The present invention forms a thin film element on a material layer that can be dissolved in water or a chemical solvent or removed by chemical mechanical polishing, etc., and then selectively removes the material layer to transfer the thin film element to another substrate to produce a final product. As a result, the manufacturing cost of the thin film device can be lowered and the mechanical properties of the substrate can be improved. In addition, by applying a material having thermal stability to the material layer, the thin film may be formed or heat treated at a high temperature, thereby improving the quality of the device and having excellent crystallinity on various substrates such as inorganic or organic materials such as glass and plastic. Amorphous or polycrystalline thin film elements can be manufactured. This method can be utilized as a method for forming various thin film elements as well as thin film diodes such as thin film solar cells.
Claims (21)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000023334A KR20010077815A (en) | 2000-02-03 | 2000-05-01 | A method of producing a thin film device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20000005510 | 2000-02-03 | ||
| KR1020000005510 | 2000-02-03 | ||
| KR1020000023334A KR20010077815A (en) | 2000-02-03 | 2000-05-01 | A method of producing a thin film device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010077815A true KR20010077815A (en) | 2001-08-20 |
Family
ID=26636970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000023334A KR20010077815A (en) | 2000-02-03 | 2000-05-01 | A method of producing a thin film device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010077815A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526836B1 (en) * | 2002-09-18 | 2005-11-08 | 전자부품연구원 | Thin film diode device formed on the flexible polymer-based substrate and its method |
-
2000
- 2000-05-01 KR KR1020000023334A patent/KR20010077815A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526836B1 (en) * | 2002-09-18 | 2005-11-08 | 전자부품연구원 | Thin film diode device formed on the flexible polymer-based substrate and its method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0217406B1 (en) | Thin-film transistor and method of fabricating the same | |
| JP4796947B2 (en) | Integrated thin film solar cell and manufacturing method thereof | |
| JP5808589B2 (en) | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device | |
| TWI557921B (en) | Display device and electronic device having the display device, and method for manufacturing thereof | |
| KR940004420B1 (en) | Thin film transistor | |
| KR100882234B1 (en) | Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device | |
| KR100201715B1 (en) | High mobility integrated drivers for active matrix displays and method of the same | |
| US9178042B2 (en) | Crystalline thin-film transistor | |
| KR20090004587A (en) | Light-emitting device | |
| KR960010931B1 (en) | Semiconductor device and method for forming the same | |
| US20130174903A1 (en) | Solar cell | |
| EP0558007B1 (en) | Electrical connection between a region of silicon and a film of oxide containing indium | |
| US20100248413A1 (en) | Monolithic Integration of Photovoltaic Cells | |
| JP2010199116A (en) | Thin film transistor, method of manufacturing the same, display, and semiconductor device | |
| JPS599941A (en) | Thin-film semiconductor device and its manufacture | |
| US10424605B2 (en) | Integrated gate driver | |
| JP2572379B2 (en) | Method for manufacturing thin film transistor | |
| KR20010077815A (en) | A method of producing a thin film device | |
| US8742413B2 (en) | Photosensor and method of manufacturing the same | |
| JPH01192173A (en) | Manufacture of semiconductor device | |
| JP5580624B2 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE | |
| US20130098444A1 (en) | Polycrystalline silicon thin-film forming method, polycrystalline silicon thin-film substrate, silicon thin-film solar cell, and silicon thin-film transistor device | |
| JP3325664B2 (en) | Thin film transistor and method of manufacturing the same | |
| CN100536117C (en) | Process for preparing thin-film transistor panel | |
| Madan | Amorphous silicon: from promise to practice |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |