KR20010076560A - 반도체 장치의 피가공막 형성 방법 - Google Patents

반도체 장치의 피가공막 형성 방법 Download PDF

Info

Publication number
KR20010076560A
KR20010076560A KR1020000003764A KR20000003764A KR20010076560A KR 20010076560 A KR20010076560 A KR 20010076560A KR 1020000003764 A KR1020000003764 A KR 1020000003764A KR 20000003764 A KR20000003764 A KR 20000003764A KR 20010076560 A KR20010076560 A KR 20010076560A
Authority
KR
South Korea
Prior art keywords
film
workpiece
polishing pad
processed
semiconductor substrate
Prior art date
Application number
KR1020000003764A
Other languages
English (en)
Inventor
정동수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000003764A priority Critical patent/KR20010076560A/ko
Publication of KR20010076560A publication Critical patent/KR20010076560A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

반도체 기판상에 형성한 피가공막을 평탄하게 형성하는 반도체 장치의 피가공막 형성 방법이 개시되어 있다. 상기 피가공막을 반도체 기판상의 외곽 부위에서 중심 부위로 갈수록 오목하게 형성한다. 그리고, 상기 피가공막을 화학기계적 연마 처리를 하여 상기 피가공막을 평탄하게 형성한다. 화학기계적 연마를 수행할 때 캐리어 및 연마 패드의 회전력으로 인하여 외곽 부위가 더 많이 연마되어도 상기 피가공막의 평탄화에 대한 균일도를 향상시킬 수 있다.

Description

반도체 장치의 피가공막 형성 방법{METHOD OF FORMING PROCESSED LAYER IN A SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 피가공막 형성 방법에 관한 것으로써, 보다 상세하게는 반도체 기판상에 형성한 피가공막을 화학기계적 연마(chemical mechanical polishing : CMP) 처리를 하여 평탄하게 형성하는 반도체 장치의 피가공막 형성 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 상기 반도체 장치의 집적도 향상을 위한 주요한 기술로서 미세 가공 기술에 대한 요구도 엄격해지고 있다. 이와 같이 집적도 향상을 위하여 반도체 장치는 다층 배선 등으로 형성하는데, 상기 다층 배선 등의 형성에서 주요한 미세 가공 기술 중의 하나가 평탄화 기술이다.
상기 평탄화 기술 중에서 미세한 디자인룰(design rule)을 갖는 최근의 반도체 장치의 제조에서는 슬러리(slurry) 및 연마 패드 등을 사용하여 피가공막을 직접 연마하는 화학기계적 연마를 주로 수행하고 있다.
상기 화학기계적 연마를 수행하는 평탄화 기술은 예를 들면, 미합중국 특허제5,896,870호 및 미합중국 특허 제5,922,620호에 개시되어 있다.
도 1은 종래의 화학기계적 연마 장치를 설명하기 위한 개략 구성 단면도이다.
도 1을 참조하면, 화학기계적 연마를 요구하는 피가공막이 형성된 반도체 기판으로 구성된 반도체 웨이퍼(W)를 장착하는 캐리어(carrier)(14) 및 상기 피가공막을 연마하는 연마 패드부(11)가 구비되어 있다. 상기 연마 패드부(11)에는 상기 피가공막을 직접 연마하는 연마 패드(12) 및 상기 연마 패드(12)를 장착하는 디스크(10)가 구비된다. 그리고, 상기 피가공막을 연마할 때 상기 연마 패드부(11)에 슬러리를 공급하는 노즐(nozzle)(16)이 디스크(10)의 상부 일 측에 구비되어 있다.
상기 캐리어(14)에 상기 반도체 웨이퍼(W)를 장착한 다음 상기 연마 패드부(11)의 연마 패드(12)에 면접시켜 연마한다. 이때 상기 캐리어(14) 및 연마 패드부(11)는 회전하게 된다.
도 2는 도 1의 연마 패드를 설명하기 위한 부분 단면도이다.
도 2를 참조하면, 상기 연마 패드부(11)의 연마 패드(12)로써, 상기 연마 패드(12)를 사용하여 계속적인 연마를 수행할 경우에는 연마 패드(12)의 표면은 마모되어 거칠어진다. 이에 따라 상기 반도체 웨이퍼(W)의 피가공막이 연마 패드(12)에 면접 즉, 밀착되지 않는 상황이 발생하여 피가공막의 연마가 용이하게 수행되지 않는다. 특히, 상기 피가공막을 연마할 때 캐리어 및 연마 패드가 회전하기 때문에 회전력의 작용으로 반도체 기판상의 외곽 부위에 형성된 피가공막이 상기 중심 부위에 형성된 피가공막보다 더 많이 연마된다. 때문에 상기 연마 패드 표면의 마모와 더불어 외각 부위가 더 많이 연마됨으로써 화학기계적 연마를 이용한 평탄화는 용이하게 달성되지 않는 문제점이 지적된다. 그리고, 상기 연마 패드(12)의 마모로 인하여 상기 연마 패드를 빈번하게 교체해야 하는데, 이는 화학기계적 연마를 수행하는 장치의 운용 효율을 저하시키는 문제점으로 지적된다.
그리고, 상기 피가공막 중에서 화학기상증착으로 형성하는 산화막의 경우에는 반도체 기판의 외곽 부위에서 중심 부위로 갈수록 볼록하게 형성되는 것이 일반적인데, 상기 산화막을 화학기계적 연마를 수행할 경우에는 상기 회전력의 작용으로 인하여 외곽 부위가 많이 연마됨으로써 평탄화에 대한 균일도는 더욱 악화되는 문제점이 지적된다.
본 발명의 목적은, 반도체 기판상의 피가공막에 대한 균일도를 향상시키기 위한 반도체 장치의 피가공막 형성 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 반도체 기판상의 피가공막을 평탄화시키는 화학기계적 연마 장치의 운용 효율을 향상시키기 위한 반도체 장치의 피가공막 형성 방법을 제공하는 데 있다.
도 1은 종래의 화학기계적 연마 장치를 설명하기 위한 개략 구성 단면도이다.
도 2는 도 1의 연마 패드를 설명하기 위한 부분 단면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 피가공막 형성 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 일 실시예에 따른 화학기계적 연마 처리를 설명하기 위한 개략 구성 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 40 : 디스크
11, 41 : 연마 패드부
12, 42 : 연마 패드
14, 44 : 캐리어
16 : 노즐
30 : 반도체 기판
32, 32a, 32b, 32c : 피가공막
W : 반도체 웨이퍼
상기 목적을 달성하기 위하여, 본 발명에 따른 반도체 장치의 피가공막 형성 방법은, 반도체 기판상에 외곽 부위에서 중심 부위로 갈수록 오목하게 피가공막을 형성한 후, 상기 피가공막을 화학기계적 연마 처리를 하여 상기 피가공막을 평탄하게 형성하는 것을 구성으로 한다.
상기 피가공막을 형성할 때 압력 및 가스 공급량의 조건 등을 조절함으로써, 외곽 부위의 두께가 중심 부위의 두께보다 1.0 내지 2.0% 더 두껍게 피가공막을 형성하는데, 상기 피가공막이 산화막인 경우에는 1.8 내지 2.2 Torr의 압력 하에서 12,000 내지 16,000 sccm의 유량으로 O2가스를 공급하면서 화학기상증착을 수행하여 형성한다.
상기 피가공막을 중심 부위가 오목하게 형성함으로써, 화학기계적 연마를 수행할 때 캐리어 및 연마 패드의 회전력으로 인하여 외곽 부위가 더 많이 연마되어도 상기 피가공막의 평탄화에 대한 균일도를 향상시킬 수 있다. 그리고, 상기 연마 패드가 어느 정도 마모되어도 상기 피가공막이 밀착되기 때문에 상기 평탄화를 용이하게 수행할 수 있을 뿐만 아니라 상기 연마 패드의 교체 주기를 연장할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 피가공막 형성 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 반도체 기판(30)상에 피가공막(32)이 형성되어 있다. 상기 피가공막(32)은 반도체 기판(30)상의 외곽 부위에서 중심 부위로 갈수록 오목하게 형성한다. 상기 외곽 부위에 형성하는 피가공막(32b)의 두께가 상기 중심 부위에 형성하는 피가공막(32a)의 두께보다 1.0 내지 2.0% 더 두껍도록 형성하는데, 바람직하게는 1.5% 정도 더 두껍도록 형성한다. 예를 들어, 상기 피가공막(32)의 외곽 부위를 1,000Å의 두께로 형성할 경우 상기 중심 부위는 985Å의 두께로 형성한다.
특히, 상기 피가공막(32)을 산화막으로 형성할 경우에는 1.8 내지 2.2 Torr의 압력 하에서 12,000 내지 16,000 sccm의 유량을 갖는 O2가스를 공급하면서 화학기상증착을 수행하여 형성한다. 바람직하게는 상기 압력은 2.0 Torr로, 상기 O2가스는 14,000 sccm으로 조절한다. 여기서 상기 반도체 기판(30)상에 형성되는 피가공막(32)인 산화막의 두께는 상기 압력과 O2가스의 유량을 조절함으로써 제어할 수 있는데, 상기 압력을 증가시킬수록 산화막의 두께가 두껍게 형성되고, 상기 O2가스의 유량을 증가시킬수록 산화막의 두께가 얇게 형성되는 성질을 이용한다. 이에 따라 반도체 기판(30)상에 형성하는 피가공막(32)을 외곽 부위에서 중심 부위로 갈수록 오목하게 형성할 수 있다.
도 3b를 참조하면, 상기 반도체 기판(30)상에 평탄화된 피가공막(32c)이 형성되어 있다. 여기서 상기 피가공막(32c)은 화학기계적 연마를 처리하여 균일하게 평탄화한다. 즉, 상기 외곽 부위에서 중심부위로 갈수록 오목하게 형성한 피가공막(32)을 화학기계적 연마를 수행하여 균일하게 평탄화된 피가공막(32c)으로 형성시킨다.
도 4는 본 발명의 일 실시예에 따른 화학기계적 연마 처리를 설명하기 위한 개략 구성 단면도이다.
도 4를 참조하면, 캐리어(44)에 피가공막이 형성된 반도체 기판으로 구성된 반도체 웨이퍼(W)를 장착하여 화학기계적 연마를 수행한다. 이때 상기 피가공막은 외곽 부위에서 중심 부위로 갈수록 오목하게 형성되어 있다. 그리고, 연마 패드부(41)는 피가공막이 직접 면접하는 연마 패드(42) 및 연마 패드(42)를 장착하는 디스크(40)로 구비되고, 노즐(도시되지 않음)을 사용하여 상기 연마 패드(42)상에 슬러리를 공급한다.
상기 반도체 기판의 피가공막을 상기 연마 패드에 면접시킨 다음 상기 피가공막을 연마한다. 이때 상기 피가공막은 외곽 부위에서 중심 부위로 갈수록 오목하게 형성되어 있기 때문에 상기 외곽 부위가 더 많이 연마되어도 상기 피가공막을 균일하게 평탄화시킬 수 있다. 즉, 상기 화학기계적 연마를 처리하여 피가공막을 평탄화시킬 때 상기 캐리어 및 연마 패드에 가해지는 회전력으로 외곽 부위가 더 많이 연마되는 것을 상기 피가공막을 외곽 부위에서 중심 부위로 갈수록 오목하게 형성함으로써 보상하는 것이다.
또한 계속적인 연마의 수행으로 상기 연마 패드가 어느 정도 마모되어도 상기 피가공막의 면접에 영향을 끼치지 않기 때문에 상기 연마 패드의 교체 주기가 연장된다.
따라서, 피가공막을 균일하게 평탄화시킴으로써 다층 배선을 요구하는 최근의 반도체 장치에 적극적으로 응용할 수 있는 효과가 있는 한편, 연마 패드의 교체 주기를 연장시킴으로써 화학기계적 연마 장치의 운용 효율을 향상시키는 효과가 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 반도체 기판상에 외곽 부위에서 중심 부위로 갈수록 오목하게 피가공막을 형성하는 단계; 및
    상기 피가공막을 화학기계적 연마 처리를 하여 상기 피가공막을 평탄하게 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치에서의 피가공막 형성 방법.
  2. 제1항에 있어서, 상기 외곽 부위의 두께가 중심 부위의 두께보다 1.0 내지 2.0% 더 두껍게 피가공막을 형성하는 것을 특징으로 하는 반도체 장치에서의 피가공막 형성 방법.
  3. 제1항에 있어서, 상기 피가공막은 1.8 내지 2.2 Torr의 압력 하에서 12,000 내지 16,000 sccm의 유량을 갖는 O2가스를 공급하여 형성된 산화막인 것을 특징으로 하는 반도체 장치에서의 피가공막 형성 방법.
KR1020000003764A 2000-01-26 2000-01-26 반도체 장치의 피가공막 형성 방법 KR20010076560A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000003764A KR20010076560A (ko) 2000-01-26 2000-01-26 반도체 장치의 피가공막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003764A KR20010076560A (ko) 2000-01-26 2000-01-26 반도체 장치의 피가공막 형성 방법

Publications (1)

Publication Number Publication Date
KR20010076560A true KR20010076560A (ko) 2001-08-16

Family

ID=19641727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003764A KR20010076560A (ko) 2000-01-26 2000-01-26 반도체 장치의 피가공막 형성 방법

Country Status (1)

Country Link
KR (1) KR20010076560A (ko)

Similar Documents

Publication Publication Date Title
US5798302A (en) Low friction polish-stop stratum for endpointing chemical-mechanical planarization processing of semiconductor wafers
US5899745A (en) Method of chemical mechanical polishing (CMP) using an underpad with different compression regions and polishing pad therefor
JP4568015B2 (ja) 最適化された溝を有する研磨パッド及び同パッドを形成する方法
US5769699A (en) Polishing pad for chemical-mechanical polishing of a semiconductor substrate
KR100245106B1 (ko) 연마패드 및 그를 갖는 연마장치
US7527722B2 (en) Electrochemical mechanical planarization
US6955587B2 (en) Grooved polishing pad and method
JPH10249710A (ja) Ｃｍｐ用偏心溝付き研磨パッド
KR20000058021A (ko) 화학적 기계적 연마 처리 및 부품
JPH0513389A (ja) 研磨装置
JP2013042066A (ja) 半導体装置の製造方法
US6677239B2 (en) Methods and compositions for chemical mechanical polishing
JPH10180618A (ja) Ｃｍｐ装置の研磨パッドの調整方法
KR20020072293A (ko) 반도체 웨이퍼의 개선된 균일성을 달성하기 위한 평탄화방법
EP1349703B1 (en) Belt polishing device with double retainer ring
US20070077866A1 (en) Method and apparatus for chemical mechanical polishing
KR20010076560A (ko) 반도체 장치의 피가공막 형성 방법
US6767428B1 (en) Method and apparatus for chemical mechanical planarization
JP2005123232A (ja) 研磨装置及び研磨方法、並びに半導体装置の製造方法。
JP2001219364A (ja) 研磨パッド及び研磨方法及び研磨パッドを用いた加工物の製造方法
JPH10256202A (ja) 研磨方法、研磨装置および半導体集積回路装置の製造方法
US20220388117A1 (en) Polishing pad surface cooling by compressed gas
KR200213932Y1 (ko) 화학 기계적 연마 장치의 헤드 리테이너 링
US6080671A (en) Process of chemical-mechanical polishing and manufacturing an integrated circuit
KR200260932Y1 (ko) 연마패드의 연마홈 형성구조

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination