KR20010073619A - 광대역 직접 시퀀스 코드분할다중접속 수신신호에 대한코드획득수신기 - Google Patents

Abstract

본 발명은 DS/CDMA 시스템의 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 관한 것으로, a) 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 코드발생부, b) 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함하는 비동기 검출부, c) 상기 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및 d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부를 포함하는 것을 특징으로 한다.

Description

광대역 직접 시퀀스 코드분할다중접속 수신신호에 대한 코드획득수신기{Apparatus for acquisition for wideband DS/CDMA signal}

본 발명은 직접 시퀀스 코드분할다중접속(Direct-Sequence/Code Division Multiple Access: DS/CDMA) 시스템의 코드획득수신기에 관한 것이다.

DS/CDMA방식은 차세대 이동통신 시스템의 표준으로 채택된 기술로서 데이터에 확산코드를 곱하여 광대역 확산 후 데이터를 전송한다. 수신기에서 데이터를 복조하려면 송신된 신호에 곱해진 확산코드와 같은 코드를 곱하는 역확산 과정이 선행되어야 한다. 역확산을 위해서 수신기는 수신신호에 곱해진 확산코드의 위상을 획득해야 하는데 이러한 과정을 코드획득(acquisition)이라고 한다. 코드획득 과정에서는 일반적으로 데이터 변조 없이 확산코드만 전송되는 파일롯채널(pilot channel) 신호를 이용한다. 이동통신 환경에서는 송신신호가 여러 경로를 통하여 수신기에 도달한다. 코드획득은 다중경로를 통해 수신되는 파일롯채널 신호를 이용하여 어떤 한 경로를 통해 수신되는 확산코드 신호와 수신기에서 발생되는 확산코드 신호의 위상차를 한 칩(chip)보다 작도록 하는 과정을 말한다.

코드획득이 이루어지지 않은 상태에서는 채널위상을 추정할 수 없기 때문에 코드획득 과정에서는 일반적으로 채널위상에 관계없이 코드획득 여부를 판별할 수 있는 비동기 검출기가 사용된다. 도 1은 종래의 비동기 검출기에 대한 블록도이다. 도 1에 따른 코드획득 수신기는 안테나(100), 국부발진기(Local Oscillator: LO, 102), 믹서(mixer, 104), 코드발생기(106), 적분기(108) 및 표본기(110)를 포함하는 상관기(correlator, 112) 및 제곱기(114)를 구비한다. 상기 구성에 따른 동작은 다음과 같다. 안테나(100)는 무선 채널을 거치면서 페이딩을 겪고 잡음이 더해진 고주파 신호를 수신한다. 믹서(104)는 수신신호와 국부발진기(102)에서 발생된 신호를 곱하여, 수신신호를 기저대역의 복소신호(complex signal)로 변환한다. 상관기(112)는 복소신호의 실수성분과 허수성분을 각각 상관하고 제곱기(114)는 상관된 신호를 제곱하여 채널에 의한 위상성분을 제거한다.

상기 상관기(112)로는 도 1에 도시된 능동 상관기(active correlator)가 일반적으로 사용된다. 능동 상관기는 코드발생기에서 만들어진 신호와 수신신호를 곱하여 상관구간동안 적분한 후 표본화하여 상관을 구한다. 검색과정에서는 능동 상관기 대신 정합필터(matched filter) 상관기를 사용할 수도 있는데, 정합필터 상관기는 매 칩마다 서로 다른 위상을 테스트할 수 있기 때문에 능동 상관기에 비해 빠른 검색을 할 수 있는 장점을 가진다. 그러나, 정합필터 상관기는 능동 상관기에 비해 복잡도가 크고 상관구간이 중첩되어서는 안 되는 확인과정에서는 사용할 수 없는 단점을 가진다. 앞으로의 설명에서는 검색과정과 확인과정에서 모두 능동 상관기를 사용하여 설명한다.

도 2(a) 내지 도 2(e)는 잡음과 페이딩이 없는 이상적인 채널을 가정하고 수신신호의 전력이 1일 때, 코드위상에 대한 동기가 이루어진 경우와 그 반대의 경우에 대해 상관결과를 도시한 것이다.r(t)는 수신신호를 도시한 것이고c(t)는 코드발생기의 출력을 도시한 것이며p(t)는r(t)와c(t)의 곱을 도시한 것이다. 도 2(a)는 수신신호를 도시한 것이다. 도 2(b)는 동기가 이루어진 경우(in-sync) 수신신호r(t)를 도시한 것이고, 도 2(c)는 도 2(a) 및 도 2(b)에 도시된 값을 곱한 결과인p(t)를 도시한 것이다. 도시된 바에 따르면, 동기가 이루어진 경우p(t) 값이 항상 1이 되어 상관기 출력은 1이 된다. 도 2(d)는 동기가 이루어지지 않은 경우(out-of-sync) 수신신호r'(t)를 도시한 것이고, 도 2(e)는 도 2(a) 및 도 2(d)에 도시된 값을 곱한 결과인p'(t)를 도시한 것이다. 도시된 바에 따르면, 동기가 이루어지지 않은 경우p'(t) 값은 1 또는 -1이 되어 이를 적분한 값은 1보다훨씬 작게 된다.

코드획득 과정은 일반적으로 두 단계를 통해서 이루어진다. 각 단계에서 코드획득 여부의 판정은 비동기 검출기의 출력을 문턱값(threshold)과 비교함으로써 이루어진다. 첫번째 단계는 검색모드(search mode)로서 비동기 검출기 출력을 제1문턱값과 비교한다. 비동기 검출기 출력이 제1문턱값보다 큰 경우는 임시적으로 코드획득이 되었다고 판정하고 두번째 단계인 확인모드(verification mode)로 들어간다. 확인모드에서는 보다 신뢰성 있는 테스트를 위해 검색모드에서 판정된 코드위상에 대한A개의 비동기 검출기 출력을 제2문턱값과 비교하여 제2문턱값보다 큰 경우가B번 이상이면 최종적으로 코드획득이 되었다고 판정한다. 검색모드나 확인모드에서 코드획득이 이루어지지 않았다고 판정된 경우는 비동기 발생기에 있는 코드발생기 위상을 T _c만큼 갱신한 후, 다음 코드위상에 대한 테스트를 한다.T _c는 칩시간을 나타내고는 일반적으로 1 또는 1/2이 되는데 앞으로의 설명에서는 1이라고 가정한다. 제1문턱값, 제2문턱값 및A,B는 평균 코드획득 시간을 최소화하도록 설정되어야 한다.

위에서 설명한 일반적인 코드획득 수신기는 전파의 수신경로가 하나, 즉 코드획득이 될 수 있는 코드위상이 하나만 존재한다는 가정하에 설계되었다. [A. Polydoros and C. L. Weber, "A Unified Approach to Serial Search Spread-Spectrum Code Acquisition-Part I: General Theory,"IEEE Trans. Commun., vol. COM-32, pp. 542-549, May 1984. 참조] 그러나, DS/CDMA 신호는 다중경로를 통해수신되고 수신기에서 구분할 수 있는 경로의 지연차는T _c이기 때문에 대략적으로 채널의 지연확산(delay spread)을T _c로 나눈 값 만큼의 경로가 지연확산내에 밀집하여 존재한다. 다중경로가 존재하면 코드획득이 될 수 있는 코드위상의 수가 증가하는 반면, 각각의 경로에 대한 신호대잡음비(SNR)가 감소하게 되어 코드획득 성능이 열화될 수 있다.

본 발명이 이루고자 하는 기술적 과제는 다중경로 환경에서 다중경로를 효과적으로 이용하여 코드획득 시간을 줄일 수 있는 DS/CDMA 수신신호에 대한 코드획득 방법 및 장치를 제공하는데 있다.

도 1은 종래의 비동기 검출기에 대한 블록도이다.

도 2는 잡음과 페이딩이 없는 이상적인 채널을 가정하고 수신신호의 전력이 1일 때, 코드위상에 대한 동기가 이루어진 경우와 그 반대의 경우에 대한 상관기의 상관결과를 도시한 것이다.

도 3은 본 발명에 따른 DS/CDMA 수신신호의 코드획득수신기에 대한 블록도이다.

도 4는 본 발명에 따른 광대역 DS/CDMA 수신신호에 대한 코드획득수신기의 실시예이다.

도 5(a) 및 도 5(b)는 도 4의 코드획득 수신기에서 코드위상의 검색 순서를 도시한 것이다.

상기 기술적 과제를 이루기 위한 본 발명은 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서, a) 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 코드발생부, b) 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함하는 비동기 검출부, c) 상기 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및 d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부를 포함하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기로 구성된다.

본 발명에 의한 코드획득 수신기의 상기 판별부는 비동기 검출부 츨력을 문턱값과 비교하여 코드획득 여부를 판별함을 특징으로 한다.

본 발명에 의한 코드획득 수신기의 상기 코드발생부는 하나의 코드발생기와 메모리를 포함하는 것을 특징으로 한다.

본 발명에 의한 코드획득 수신기의 상기 코드위상 갱신부는N칩(chip) 수 만큼 코드발생기의 위상을 갱신하고, 코드 한 주기가 지난 경우에도 코드획득이 되지 않은 경우는 초기 코드위상으로부터 2 내지N번째 코드위상 중 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 다시 한 주기가 지난 후에도 코드획득이 되지 않을 경우 초기 코드위상으로부터 2내지N번째 위상 중 이전에 선택된 위상을 제외한 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 이러한 과정을 반복하여 코드획득이 될 때까지 전체 코드위상에 대해 불연속적인 코드갱신을 행하는 것을 특징으로 한다. 상기N은 여러 번의 측정을 행함으로써 최적의 값으로 설정될 수 있다.

상기 기술적 과제를 이루기 위한 다른 한 가지 방법으로서, 본 발명은 또한 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서, a) 서로 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 하나 이상의 코드발생부, b) 하나 이상의 비동기 검출부 - 상기 비동기 검출부 각각은 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함한다 -, c) 상기 하나 이상의 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및 d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부를 포함하되, 상기 비동기 판별부는 전체 코드위상의 일부분에 해당하는 비동기 검출부 출력들을 비교하여 출력 중 가장 큰 값에 해당하는 코드위상을 판별하는 것을 특징으로 한다.

본 발명에 있어서, 상기 코드발생부는 하나의 코드발생기와 메모리를 포함하는 것을 특징으로 한다.

본 발명에 의한 코드위상갱신부는 비동기 검출부가N칩씩 위상차를 갖는 코드위상들에 대한 출력을 생성할 수 있도록 코드위상을 갱신함을 특징으로 한다. 상기 판별부에서 코드획득이 실패한 경우는 앞서 테스트 되지 않은N개의 코드위상에 대한 비동기 검출기 출력을 얻을 수 있도록 코드위상을 갱신한다.

이하에서 첨부된 도면을 참조하여 본 발명에 대해 보다 상세히 설명하기로 한다. 도 3은 본 발명이 제안하는 코드획득수신기의 블록도이다. 도 3에 따른 코드획득 장치는 비동기 검출부(300)를 이용한 판별부(302): 검색모드(304)와 확인모드(306), 코드위상 갱신부(308)를 포함한다. 비동기 검출부(300)에서는 일반적인 코드획득 장치에서와는 달리 수신신호를 내부의 코드발생기 신호 및 이를 지연한 신호와 상관하여 각각을 제곱한 후 이를 더하여 판별값을 얻는다. 판별부(302)는 검색모드(304)와 확인모드(306)로 구분된다. 검색모드(302)에서는 상기 비동기 검출기(300)에서 얻어진 판별값을 제1문턱값과 비교하여 코드획득 여부에 대한 임시적인 판정을 한다. 확인모드(304)에서는 검색모드에서 판정된 코드위상에 대한 비동기 검출기(300) 출력A개를 제2문턱값과 비교하여 제2문턱값보다 큰 것이B개 이상이면 최종적으로 코드획득이라고 판정한다. 검색모드나 확인모드에서 코드획득이 되지 않았다고 판정된 경우는 코드위상 갱신기(306)가 비동기 검출부(300)의 코드발생기 위상을 갱신하고 코드획득이 될 때까지 상기의 과정을 반복한다. 이때, 코드 위상을 한 칩 갱신하는 일반적인 코드획득 장치와는 달리 코드위상을N칩 갱신함으로써 불연속적인 검색이 되도록 한다.

도 4는 상기 제안된 코드획득 수신기에 대한 실시예이다. 도 4에 따른 코드획득 수신기는 비동기 검출부(400)와 검색모드에 대한 판별부(403) 및 비동기 검출기(400)를 이용한 확인모드에 대한 판별부(404, 상세 블록 미도시) 및 코드위상 갱신부(405)를 구비한다. 비동기 검출부(400)는 코드발생기(401), 2개의 메모리(411, 412), 3개의 곱셈기(421내지 423), 3개의 적분기(431 내지 433), 3개의 표본기(441 내지 443), 3개의 제곱기(451 내지 453) 및 덧셈기(402)를 포함한다. 상기구성에 따른 동작은 다음과 같다. 코드발생기(401), 메모리(411, 412), 곱셈기(412 내지 413), 적분기(431 내지 433), 표본기(441내지 443) 및 제곱기(451 내지 453)를 이용하여 수신신호와 3개의 코드발생기 신호의 상관의 제곱을 구한다. 이때 3개의 상관은 인접한 서로 다른 코드위상에 대한 상관으로 이를 덧셈기(402)를 이용하여 결합하여 판별값을 생성한다. 이와 같이 판별값을 생성하면 보다 신뢰성 있는 판별값을 얻을 수 있을 뿐만 아니라 여러 코드위상에 대한 테스트를 동시에 할 수 있다. 또, 도 4에서는 3개의 인접한 코드위상에 대한 상관을 결합했지만 경로 수가 많은 환경에서는 더 많은 코드위상에 대한 상관을 결합할 수도 있다. 판별값은 검색모드의 판별부(403) 및 확인모드의 판별부(404)에서 이용된다.

도 5(a) 내지 도 5(b)는 도 4의 코드획득 수신기에서 코드위상이 검색되는순서를 도시한다.H ₁은 신호가 존재하는 코드위상, 즉 코드획득이 이루어질 수 있는 코드위상을 의미하고H ₀는 그 반대의 코드위상을 의미한다.L은 코드의 주기, 즉 코드위상 수를 나타내며L _p 는 다중경로의 수를 나타내는데 이는H ₁위상의 수와 일치한다. 도 5(a)는 다중경로의 수가 5이고 도 4의 수신기에서 매 테스트마다 갱신하는 코드위상이 5 칩, 즉N= 5인 경우에 대해서 코드위상이 테스트되는 순서를 도시한 것이다.l _j (j= 1, 2, ...,L _p )는 [L/N]+1 또는 [L/N] ([x]는x의 정수부분)인데 대략 코드주기의 1/N이 된다. 도시된 바에 대한 설명은 다음과 같다. 먼저, 첫번째 코드위상(i1)부터N의 배수 떨어져 있는 코드위상들에 대한 테스트를 수행한다.l _{i 1}개의 코드위상에 대한 테스트를 한 후에도 코드획득이 되지 않을 경우는 초기위상으로부터 2 내지N번째 코드위상 중 하나(i2)에서 시작하여 그 위상부터N의 배수 떨어져 있는 코드위상들에 대한 테스트를 수행한다.l _{i 2}개의 코드위상에 대한 테스트를 한 후에도 코드획득이 되지 않을 경우는 초기위상으로부터 2 내지N번째 코드위상 중i2를 제외한 위상 중 하나에서 시작하여 그 위상에서부터N의 배수 떨어져 있는 코드위상들에 대한 테스트를 수행한다. 이러한 과정을 반복하여 전체L개의 코드위상에 대한 테스트를 수행한 후에도 코드획득이 되지 않으면 코드획득이 이루어질 때까지 상기의 과정을 반복한다. 도 5(a)는i2=3,i3=5,i4=2,i5=4인 경우를 도시한 것이다. 도 5(b)는 일반적인 경우에 대해N=L _p 인 경우 코드위상의 검색 순서를 도시한 것이다. 매l _j 번의 검색마다L _p 경로 중 하나에 해당하는 위상, 즉 코드획득이 이루어질 수 있는 위상이 하나씩 존재함을 알 수 있다. 도 5(a)와 도 5(b)는 갱신하는 코드위상 수N이 경로 수L _p 와 같은 경우에 대해 도시한 것인데 실제로는 경로 수를 모르기 때문에N은 대략적으로 예상되는 경로 수로 설정되거나 환경에 따라 가변적으로 설정되어야 한다.N은 여러 번의 측정을 행함으로써 최적의 값으로 설정될 수도 있다. 도 5(a)에서 점선으로 나타낸 부분은 도4의 덧셈기(402) 연산을 도시한 것으로서 각각의 테스트마다 판정변수를 얻기 위해 인접한 여러 개(도 5(a)와 도 5(b)에서는 3개)의 코드위상에 대한 상관의 제곱을 결합함을 나타낸다. 인접한 코드위상에 대한 상관을 결합하게 되면H ₁의 경우 인접한 다중경로 신호들이 결합되어 신호 대 잡음비가 증가하고 다이버시티(diversity) 이득을 얻을 수 있기 때문에 검출확률을 증가시킬 수 있다. 또한 이 판별값을 이용하면 결합되는 여러 개의 위상들에 대한 테스트를 동시에 수행할 수도 있다.

본 발명에서는 판별값을 문턱값과 비교하여 코드획득 여부를 결정하는 직렬탐색 방법에 대해서만 예를 들어 설명하였으나, 코드위상 수의 상관기로 전체 코드위상수의 일부에 해당하는 코드위상에 대한 판별값을 동시에 얻어서 가장 큰 값에 해당하는 코드위상을 선택하는 완전 병렬탐색 방법, 하나 또는 여러 개의 상관기로 모든 코드위상에 대한 판별값을 모은 다음 가장 큰 값에 해당하는 코드위상을 선택하는 방법, 또는 연속된 일부분의 코드위상에 대한 상관 중 가장 큰 것을 선택하고 이를 다시 문턱값과 비교하는 방법 등에도 적용할 수 있다. 즉, 본 발명에서 제안하는 방법을 이용하면 모든 코드위상에 대한 판별값을 얻을 필요없이N칩의 위상차를 갖는 위상들에 대한 판별값만 얻어서 코드획득 여부를 결정할 수 있고, 판별값을 얻기 위해 인접한 코드위상들의 상관을 결합함으로써 판정의 신뢰성을 높일 수 있고 여러 위상에 대한 테스트를 동시에 수행할 수 있다.

본 발명에 따르면, 첫째, 다중경로 환경에서 코드획득이 될 수 있는 코드위상을 전체 코드위상 영역에 분산시킴으로써 코드획득 시간을 줄일 수 있다. 둘째, 인접한 코드위상에 대한 상관을 결합함으로써 다중경로에 분산된 신호를 결합할 수 있기 때문에 검출확률을 증가 시킬 수 있고 또한 여러 코드위상을 동시에 테스트할 수 있어 코드획득 시간을 줄일 수 있다. 셋째, 동일한 코드획득 시간을 얻기 위한 송신전력의 절약, 또는 기지국당 서비스 영역의 확대를 가져온다. 아울러 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

1. DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서,

   a) 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 코드발생부,

   b) 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함하는 비동기 검출부,

   c) 상기 비동기 검출부의 출력에 대해 코드획득여부를 판별하는 판별부, 및

   d) 상기 판별부에서 코드획득이 되지 않았다고 판정된 경우 코드발생부에서 발생되는 코드위상을 갱신하는 코드위상 갱신부

   를 포함하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.
2. 제1항에 있어서, 상기 판별부는 비동기 검출부 출력을 문턱값과 비교하여 코드획득여부를 판별함을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.
3. 제1항에 있어서, 상기 코드위상 갱신부는N칩(chip) 수 만큼 코드발생기의 위상을 갱신하고, 코드 한 주기가 지난 경우에도 코드획득이 되지 않은 경우는 초기 코드위상으로부터 2 내지N번째 코드위상 중 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 다시 한 주기가 지난 후에도 코드획득이 되지 않을 경우 초기 코드위상으로부터 2내지N번째 위상 중 이전에 선택된 위상을 제외한 하나로 코드위상을 갱신하여 다시N칩씩 코드발생기 위상을 갱신하고, 이러한 과정을 반복하여 코드획득이 될 때까지 전체 코드위상에 대해 불연속적인 코드갱신을 행하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.
4. DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기에 있어서,

   a) 서로 위상차를 갖는 적어도 2이상의 위상코드를 동시에 발생하는 하나 이상의 코드발생부,

   b) 하나 이상의 비동기 검출부 - 상기 비동기 검출부 각각은 상기 코드 발생부에서 발생된 각각의 위상코드신호와 수신된 신호를 상관하는 상관부; 상기 상관부의 출력을 각각 제곱하는 제곱부; 및 상기 제곱부의 출력을 더하는 결합부를 포함한다 -,

   c) 상기 하나 이상의 비동기 검출부의 출력들에 대해 코드획득여부를 판별하는 판별부, 및

   d) 상기 비동기 검출부가 판별에 필요한 코드위상에 대한 출력을 얻을 수 있도록 코드발생부에서 발생되는 코드위상을 갱신하는 하나 이상의 코드위상 갱신부를 포함함을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.
5. 제4항에 있어서, 상기 판별부는 상기 하나 이상의 비동기 검출부로부터 얻어진 코드위상들에 대한 비동기 검출부 출력들 - 상기 비동기 검출부 출력들은 전체 코드위상들에 대한 출력들일 수도 있지만 일부분의 코드위상들에 대한 출력일 수도 있다 - 을 비교하여 출력 중 가장 큰 값에 해당되는 코드위상을 판별하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.
6. 제4항에 있어서, 상기 코드위상 갱신부는 비동기 검출부가N칩씩 위상차를 갖는 코드위상들에 대한 출력을 생성할 수 있도록 코드위상을 갱신하고 상기 판별부에서 코드획득이 실패한 경우는 앞서 테스트 되지 않은 코드위상들 중N칩씩 위상차를 갖는 코드위상에 대한 비동기 검출기 출력을 얻을 수 있도록 코드위상을 갱신함을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.
7. 제1항 또는 제6항중 어느 한 항에 있어서, 상기 코드발생부는 하나의 코드발생기와 메모리를 포함하는 것을 특징으로 하는 DS/CDMA 신호의 코드위상을 획득하기 위한 코드획득 수신기.