KR20010066256A - liquid crystal display device and fabrication method thereof - Google Patents
liquid crystal display device and fabrication method thereof Download PDFInfo
- Publication number
- KR20010066256A KR20010066256A KR1019990067852A KR19990067852A KR20010066256A KR 20010066256 A KR20010066256 A KR 20010066256A KR 1019990067852 A KR1019990067852 A KR 1019990067852A KR 19990067852 A KR19990067852 A KR 19990067852A KR 20010066256 A KR20010066256 A KR 20010066256A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- liquid crystal
- mask
- crystal display
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 36
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 230000002265 prevention Effects 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 29
- 239000010409 thin film Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 14
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 56
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000003860 storage Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000000788 chromium alloy Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 마스크 수를 저감하여 액정 표시장치를 제조하는 방법을 제시하며, 화소영역과 상기 화소영역의 한 구석에 스위칭 영역이 정의된 기판을 구비하는 단계와; 1번 마스크로 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 게이트 절연막, 순수 반도체층, 불순물 반도체층을 순서대로 적층하고, 2번 마스크로 상기 반도체층을 패터닝하여 데이터 배선이 형성될 영역에 데이터 보조배선과, 상기 게이트 전극 상부에 액티브층과, 상기 게이트 배선을 일부분 덮는 적어도 하나의 단락 방지부를 형성하는 단계와; 3번 마스크로 소스 및 드레인 전극과 상기 데이터 보조배선을 덮는 데이터 배선과, 상기 단락 방지부 이외의 게이트 배선의 일부를 덮는 캐패시터 전극을 형성하는 단계와; 상기 소스 및 드레인 전극과 기판의 전면을 덮는 보호막을 형성하는 단계와; 상기 보호막 상에 네거티브 포토레지스트를 도포하고, 4번 마스크로 상기 화소영역에 형성된 보호막을 식각하는 단계와; 상기 보호막이 형성된 기판 전면에 투명 도전전극을 증착하고 4번 마스크로 패터닝하여 화소전극을 형성하는 단계를 포함하는 액정 표시장치의 어레이 기판 제조방법에 관한 것이다.The present invention provides a method of manufacturing a liquid crystal display by reducing the number of masks, comprising the steps of: providing a pixel region and a substrate having a switching region defined at one corner of the pixel region; Forming a gate wiring including a gate electrode with a first mask; A gate insulating film, a pure semiconductor layer, and an impurity semiconductor layer are stacked in this order, and the semiconductor layer is patterned with a second mask to provide data auxiliary wiring in an area where a data wiring is to be formed, an active layer on the gate electrode, and the gate wiring Forming at least one short circuit protection portion covering a portion of the gap; Forming a data line covering the source and drain electrodes and the data auxiliary line with a third mask, and a capacitor electrode covering a portion of the gate line other than the short circuit prevention unit; Forming a passivation layer covering the source and drain electrodes and the entire surface of the substrate; Applying a negative photoresist on the passivation layer and etching the passivation layer formed in the pixel region with a mask No. 4; A method of manufacturing an array substrate of a liquid crystal display device, comprising forming a pixel electrode by depositing a transparent conductive electrode on the entire surface of the substrate on which the passivation layer is formed and patterning with a mask No. 4.
Description
본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)의 제조방법 및 그 제조 방법에 따른 액정 표시장치에 관한 것이다.The present invention relates to an image display device, and more particularly, to a manufacturing method of a liquid crystal display (LCD) including a thin film transistor (TFT) and a liquid crystal display device according to the manufacturing method. will be.
특히, 본 발명은 액정 표시장치를 제조하는데 있어서, 사용되는 마스크 수를 줄여 제조하는 방법 및 그 방법에 의해 제조된 액정 표시장치에 관한 것이다.In particular, the present invention relates to a method of manufacturing by reducing the number of masks used in manufacturing a liquid crystal display, and a liquid crystal display manufactured by the method.
액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.The driving principle of the liquid crystal display device uses the optical anisotropy and polarization property of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.
현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, the active matrix liquid crystal display (AM-LCD) in which the above-described thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has attracted the most attention due to its excellent resolution and ability to implement video.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.In general, the structure of a liquid crystal panel, which is a basic component of a liquid crystal display, will be described.
도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.1 is a cross-sectional view showing a cross section of a general liquid crystal panel.
액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.In the liquid crystal panel 20, two substrates 2 and 4 having various kinds of elements are formed to correspond to each other, and the liquid crystal layer 10 is interposed between the two substrates 2 and 4. .
상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.The liquid crystal panel 20 includes an upper substrate 4 having a color filter representing a color and a lower substrate 2 having a switching circuit capable of converting a molecular arrangement direction of the liquid crystal layer 10.
상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.The upper substrate 4 includes a color filter layer 8 for implementing color and a common electrode 12 covering the color filter layer 8. The common electrode 12 serves as one electrode for applying a voltage to the liquid crystal 10. The lower substrate 2 has a thin film transistor S serving as a switching function and a pixel electrode 14 serving as an electrode for receiving a signal from the thin film transistor S and applying a voltage to the liquid crystal 10. It is composed of
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.The portion where the pixel electrode 14 is formed is called the pixel portion P. FIG.
그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.In order to prevent leakage of the liquid crystal 10 injected between the upper substrate 4 and the lower substrate 2, sealants (sealant) is formed at the edges of the upper substrate 4 and the lower substrate 2. It is sealed with).
상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.Referring to the operation and configuration of the lower substrate 2 in Figure 2 showing a plan view of the lower substrate 2 shown in FIG. 1 as follows.
하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다.The pixel electrode 14 is formed on the lower substrate 2, and the data line 24 and the gate line 22 are formed in the vertical and horizontal alignment directions of the pixel electrode 14, respectively.
그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에 돌출 연장된 형태로 게이트 전극(26)이 형성되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.In the active matrix liquid crystal display device, a thin film transistor S, which is a switching element for applying a voltage to the pixel electrode 14, is formed at one portion of the pixel electrode 14. The thin film transistor S includes a gate electrode 26, source and drain electrodes 28 and 30, and a gate electrode 26 is formed to protrude and extend in a portion of the gate wire 22. The source electrode 28 is connected to the data line 24.
그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다.The drain electrode 30 is electrically connected to the pixel electrode 14 through the drain contact hole 30 ′.
또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(Cst)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다.In addition, a storage capacitor C st is formed in a portion of the gate line 22 to store charge together with the pixel electrode 14.
상기 스토리지 캐패시터(Cst)는 상기 게이트 배선(22)을 일 전극으로 하고, 상기 게이트 배선 상부에 형성된 캐패시터 전극(58)을 타 전극으로 하여 형성된다.The storage capacitor C st is formed using the gate wiring 22 as one electrode and the capacitor electrode 58 formed on the gate wiring as another electrode.
상술한 능동행렬 액정 표시장치의 동작을 살펴보면, 스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 신호가 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 데이터 신호가 인가되지 않는다.Referring to the operation of the active matrix liquid crystal display, when a signal is applied to the gate electrode 26 of the switching thin film transistor S, the data signal is applied to the pixel electrode 14 and the signal is applied to the gate electrode 26. If not applied, the data signal is not applied to the pixel electrode 14.
액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다.The manufacturing process of the liquid crystal panel constituting the liquid crystal display device is a complex process of several complex steps. In particular, the lower substrate on which the thin film transistor S is formed must go through several mask processes.
최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다.The performance of the final product is determined by this complex manufacturing process. Preferably, the simpler the process, the less likely it is that defects will occur. That is, since a number of major elements that determine the performance of the liquid crystal display are formed on the lower substrate, the manufacturing process should be simplified.
일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.In general, the manufacturing process of the lower substrate is often determined by what material is used for each device to be made or designed according to the specification.
예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.For example, in the past, a small liquid crystal display was not a problem, but in the case of a large area liquid crystal display of 12 inches or more, the resistivity value of the material used for the gate wiring is an important factor in determining the superiority of the image quality. Therefore, in the case of a large area liquid crystal display element, it is preferable to use a metal with low resistance, such as aluminum or an aluminum alloy.
이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 설명의 편이를 위해 도 2의 절단선 Ⅲ-Ⅲ으로 자른 단면의 공정을 도시한 공정도이다.Hereinafter, a manufacturing process of a conventional active matrix liquid crystal display device will be described with reference to FIGS. 3A to 3E. 3A to 3E are process diagrams showing a process of a cross section taken along cut line III-III of FIG. 2 for ease of explanation.
일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다.In general, the structure of a thin film transistor used in a liquid crystal display is an inverted staggered structure. This is because the structure is simple and the performance is excellent.
또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.In addition, the reverse staggered thin film transistor is divided into a back channel etch type (EB) and an etch stopper type (ES) according to a channel forming method, and a simple back channel etch type structure is applied. The liquid crystal display device manufacturing process will be described.
먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속 막을 증착한다.First, a foreign material or an organic material is removed from the substrate 1, and the metal film is deposited by sputtering after cleaning to improve the adhesion between the metal film of the gate material to be deposited and the glass substrate. .
도 3a는 상기 금속막 증착 후에 패터닝하여 게이트 전극(26)과 게이트 배선(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다.3A is a step of forming a gate electrode 26 and a gate wiring 22 by patterning the metal film after deposition. The gate electrode 26 material, which is important for the operation of the active matrix liquid crystal display, is mainly composed of aluminum having low resistance to reduce the RC delay, but pure aluminum has low chemical resistance to corrosion and is healed in subsequent high temperature processes. In the case of aluminum wiring, it is used in the form of an alloy or a laminated structure is applied because it causes a wiring defect problem due to the formation of the hi-lock.
다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 게이트 배선(22) 형성 후, 그 상부 및 노출된 기판(1) 전면에 걸쳐 게이트 절연막(50)을 증착한다.Next, referring to FIG. 3B, after the gate electrode 26 and the gate wiring 22 are formed, a gate insulating film 50 is deposited over the upper portion and the entire surface of the exposed substrate 1.
또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n+a-Si:H : 54)을 증착한다.In addition, amorphous silicon (a-Si: H: 52), which is a semiconductor material, and amorphous silicon (n + a-Si: H: 54) containing impurities are deposited on the gate insulating film 50 in succession.
상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.The amorphous silicon 54 containing the impurity is to reduce the contact resistance between the metal layer to be formed later and the active layer 55.
이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다.Thereafter, as shown in FIG. 3C, the metal layer is deposited and patterned to form the source electrode 28 and the drain electrode 30.
또한, 상기 게이트 배선(22) 상부 상기 절연막(50) 상에 상기 게이트 배선(22)의 일부와 겹치게 캐패시터 전극(58)을 형성한다. 즉, 제 3 마스크 공정에서 소스 전극(28), 드레인 전극(30), 캐패시터 전극(58)이 형성되게 된다.In addition, a capacitor electrode 58 is formed on the insulating film 50 on the gate wiring 22 so as to overlap a part of the gate wiring 22. That is, in the third mask process, the source electrode 28, the drain electrode 30, and the capacitor electrode 58 are formed.
그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다.The ohmic contact layer existing between the source electrode 28 and the drain electrode 30 is removed using the source and drain electrodes 28 and 30 as a mask. If the ohmic contact layer between the source electrode 28 and the drain electrode 30 is not removed, a serious problem may occur in the electrical characteristics of the thin film transistor S, and a great problem may occur in performance.
상기 옴익 접촉층의 제거에는 신중한 주의가 요구된다. 실제 옴익 접촉층의식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 ∼ 100 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.Careful attention is required to removing the ohmic contact layer. In actual etching of the ohmic contact layer, since there is no etch selectivity with the active layer formed below, the active layer is overetched by about 50 to 100 nm. The etching uniformity directly affects the characteristics of the thin film transistor S. Crazy
이후, 도 3d에 도시된 바와 같이, 절연막을 증착하고 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 무기질의 BCB(Benzocyclobutene) 등으로 형성한다.Thereafter, as shown in FIG. 3D, an insulating film is deposited and patterned to form a protective film 56 to protect the active layer 55. The passivation layer 56 may adversely affect the characteristics of the thin film transistor due to the unstable energy state of the active layer 55 and the residual material generated during etching, so that the inorganic silicon nitride layer (SiN x ) or the silicon oxide layer (SiO 2 ) or the like may be adversely affected. It is formed of inorganic BCB (Benzocyclobutene).
상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.The passivation layer 56 requires high light transmittance, properties of a moisture resistant and durable material.
상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 드레인 콘택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.A process of forming a contact hole during patterning of the passivation layer 56 is added, and a drain contact hole 30 'and a storage contact hole 58' are formed, respectively.
상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.The drain contact hole 30 'and the storage contact hole 58' are for contact with the pixel electrode.
이후, 상기 보호막(56) 상에 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 패터닝하여 화소전극(14)을 형성한다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 캐패시터 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.Thereafter, a transparent conductive material (TCO) is deposited and patterned on the passivation layer 56 to form the pixel electrode 14. ITO (Indium Tin Oxide) is mainly used as the transparent conductive material. The pixel electrode 14 is in contact with the capacitor electrode 58 and is in electrical contact with the drain electrode 30 through the drain contact hole 30 ′.
상술한 공정에 의해서 액정 표시장치의 박막 트랜지스터 기판은 완성되게 된다.By the above-described process, the thin film transistor substrate of the liquid crystal display device is completed.
도 4는 상기 도 3a 내지 도 3e의 제작 공정을 나타내는 흐름도이다.4 is a flowchart illustrating a manufacturing process of FIGS. 3A to 3E.
ST200은 기판을 준비하는 단계로 유리기판(1)을 사용한다. 또한, 유리기판(1)을 세정(Cleaning)하는 공정을 포함한다. 세정은 초기 공정 중에 기판이나 막 표면의 오염, 불순물(Particle)을 사전에 제거하여 불량이 발생하지 않도록 하는 기본 개념 이외에, 증착될 박막의 접착력 강화와 박막 트랜지스터의 특성 향상을 목적으로 한다.ST200 uses a glass substrate (1) to prepare a substrate. In addition, the process of cleaning the glass substrate 1 is included. Cleaning is aimed at enhancing the adhesion of the thin film to be deposited and improving the characteristics of the thin film transistor, in addition to the basic concept of removing impurities and particles in the substrate or film surface during the initial process to prevent defects.
ST210은 금속막을 증착하는 단계로, 알루미늄 내지는 몰리브덴 등을 증착하여 형성한다. 그리고, 리소그래피 기술을 이용하여, 금속막이 테이퍼 형상을 갖도록 게이트 전극 및 스토리지 제 1 전극을 형성하는 단계이다.ST210 is a step of depositing a metal film, and is formed by depositing aluminum or molybdenum. Then, using a lithography technique, the gate electrode and the storage first electrode are formed to have a tapered shape.
ST220은 절연막과 비정질 실리콘, 불순물이 함유된 비정질 실리콘을 증착하는 단계로, 절연막은 3000Å 정도의 두께로 실리콘 질화막 또는 실리콘 산화막을 증착한다. 상기 절연막증착 후에 연속으로 비정질 실리콘막과 불순물이 함유된 비정질 실리콘막을 연속해서 증착한다.ST220 deposits an insulating film, amorphous silicon, and amorphous silicon containing impurities. The insulating film deposits a silicon nitride film or a silicon oxide film with a thickness of about 3000 Å. After deposition of the insulating film, an amorphous silicon film and an amorphous silicon film containing impurities are successively deposited.
ST230은 크롬이나 크롬합금과 같은 금속을 증착하고 패터닝하여, 소스 전극, 드레인 전극을 형성하는 단계이다.ST230 is a step of depositing and patterning a metal such as chromium or chromium alloy to form a source electrode and a drain electrode.
ST240은 ST230에서 형성된 소스 및 드레인 전극을 마스크로 하여 불순물 반도체층을 제거하여 채널을 형성하는 단계이다.ST240 is a step of forming a channel by removing the impurity semiconductor layer using the source and drain electrodes formed in ST230 as a mask.
ST250은 소자들을 보호하기 위한 보호막을 형성하는 단계이다. 상기 보호막은 습기나 외부의 충격에 강한 물질이 사용된다. 상기 공정에서 각각의 소자와 연결되는 매개체로써 콘택홀이 형성된다.ST250 is a step of forming a protective film for protecting the devices. The protective film is made of a material resistant to moisture or external impact. In the process, a contact hole is formed as a medium connected to each device.
ST260은 투명한 도전전극(TCO)으로 ITO를 증착하고 패터닝하여 화소전극을 형성하는 단계이다.ST260 is a step of forming a pixel electrode by depositing and patterning ITO with a transparent conductive electrode (TCO).
상술한 능동 행렬 액정 표시장치의 제조 방법은 기본적으로 사용되는 5 마스크 방법이다.The manufacturing method of the active matrix liquid crystal display described above is a five mask method used basically.
즉, 게이트 패턴, 액티브 패턴, 소스 및 드레인 전극 패턴, 보호막 패턴, 화소전극 패턴 등의 5번의 마스크가 사용된다. 바꾸어 말하면, 종래에는 액정 표시장치의 어레이 기판을 제작하기 위해서 5 종류의 마스크가 필요하다.That is, five masks such as a gate pattern, an active pattern, a source and drain electrode pattern, a protective film pattern, and a pixel electrode pattern are used. In other words, conventionally, five types of masks are required in order to manufacture the array substrate of a liquid crystal display device.
그러므로, 상기 어레이 기판의 구조를 약간만 변경하여도 상기 5 종류의 마스크의 설계를 다시해야 하므로, 마스크를 설계하는데 걸리는 시간과, 비용이 증가되는 단점이 있다.Therefore, even if the structure of the array substrate is slightly changed, the five types of masks must be redesigned, which increases the time and cost for designing the masks.
따라서, 본 발명은 액정표시 장치를 제조하는데 있어서, 사용되는 마스크의 수를 저감하는 방법을 제공하고, 제품의 생산수율을 향상하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for reducing the number of masks used in manufacturing a liquid crystal display device and to improve the production yield of a product.
도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.1 is a cross-sectional view showing a cross section corresponding to one pixel portion of a general liquid crystal display device.
도 2는 일반적인 액정 표시장치의 한 부분에 해당하는 평면을 도시한 평면도.2 is a plan view illustrating a plane corresponding to a part of a general liquid crystal display;
도 3a 내지 도 3d는 도 2의 절단선 Ⅲ-Ⅲ을 따른 단면의 공정을 나타내는 공정도.3A to 3D are process diagrams showing a cross section process along cut line III-III of FIG. 2;
도 4는 일반적인 액정 표시장치의 공정을 나타내는 순서도.4 is a flowchart showing a process of a general liquid crystal display.
도 5는 본 발명의 실시예에 따른 액정 표시장치의 평면을 도시한 평면도.5 is a plan view illustrating a plane of a liquid crystal display according to an exemplary embodiment of the present invention.
도 6a 내지 도 6d는 도 5의 절단선 Ⅵ-Ⅵ으로 자른 단면의 제작 공정을 도시한 공정도.FIG. 6A to FIG. 6D are process diagrams illustrating a fabrication process of a cross section taken along cut line VI-VI of FIG. 5. FIG.
도 7은 도 5의 절단선 Ⅶ-Ⅶ를 따른 단면을 도시한 단면도.FIG. 7 is a cross-sectional view taken along a cut line VIII-VIII in FIG. 5; FIG.
도 8은 도 5의 F 부분의 다른 예를 도시한 도면.8 shows another example of the portion F of FIG. 5;
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100 : 게이트 배선 102 : 게이트 전극100: gate wiring 102: gate electrode
110 : 데이터 배선 112 : 데이터 배선 보조전극110: data wiring 112: data wiring auxiliary electrode
114 : 소스 전극 116 : 드레인 전극114: source electrode 116: drain electrode
118 : 화소전극 120 : 식각 방지부118: pixel electrode 120: etching prevention unit
122 : 캐패시터 전극 132 : 게이트 절연막122 capacitor electrode 132 gate insulating film
134 : 액티브층 136 : 보호막134: active layer 136: protective film
138 : 네거티브 PR 200 : 화소전극 패턴용 마스크138: negative PR 200: mask for the pixel electrode pattern
상기와 같은 목적을 달성하기 위해 본 발명에서는 화소영역과 스위칭 영역이 정의된 기판과; 상기 화소영역의 가로 및 세로 방향으로 형성된 게이트 및 데이터배선과; 상기 게이트 및 데이터 배선에서 신호를 인가받고, 상기 스위칭 영역에 형성된 게이트, 소스, 드레인 전극, 액티브층을 포함하는 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인 전극으로부터 신호를 인가받고, 상기 게이트 배선과 절연층을 사이에 두고, 일 부분이 오버랩된 화소전극과; 상기 게이트 배선과 화소전극의 오버랩된 부분의 제 1 영역에 삽입 형성된 적어도 하나의 식각 방지부와; 상기 게이트 배선과 화소전극이 오버랩된 부분의 제 2 영역에 형성된 캐패시터 전극을 포함하는 액정 표시장치의 어레이 기판을 제공한다.In order to achieve the above object, the present invention includes a substrate in which a pixel region and a switching region are defined; Gate and data lines formed in the horizontal and vertical directions of the pixel region; A thin film transistor receiving a signal from the gate and the data line and including a gate, a source, a drain electrode, and an active layer formed in the switching region; A pixel electrode receiving a signal from a drain electrode of the thin film transistor and having a portion overlapped with the gate line and an insulating layer therebetween; At least one etch stopper inserted into a first region of the overlapped portion of the gate line and the pixel electrode; An array substrate of a liquid crystal display device including a capacitor electrode formed in a second region of a portion where the gate line and the pixel electrode overlap each other is provided.
또한, 본 발명에서는 화소영역과 상기 화소영역의 한 구석에 스위칭 영역이 정의된 기판을 구비하는 단계와; 1번 마스크로 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 게이트 절연막, 순수 반도체층, 불순물 반도체층을 순서대로 적층하고, 2번 마스크로 상기 반도체층을 패터닝하여 데이터 배선이 형성될 영역에 데이터 보조배선과, 상기 게이트 전극 상부에 액티브층과, 상기 게이트 배선을 일부분 덮는 적어도 하나의 단락 방지부를 형성하는 단계와; 3번 마스크로 소스 및 드레인 전극과 상기 데이터 보조배선을 덮는 데이터 배선과, 상기 단락 방지부에 의해 노출된 게이트 배선의 일부를 덮는 캐패시터 전극을 형성하는 단계와; 상기 소스 및 드레인 전극과 기판의 전면을 덮는 보호막을 형성하는 단계와; 상기 보호막 상에 네거티브 포토레지스트를 도포하고, 4번 마스크로 상기 화소영역에 형성된 보호막을 식각하는 단계와; 상기 보호막이 형성된 기판 전면에 투명 도전전극을 증착하고 4번 마스크로 패터닝하여 전단 또는 후단의 게이트 배선과 상에 형성된 단락 방지부 및 캐패시터 전극과 일부분이 오버랩되게 화소전극을 형성하는 단계를포함하는 액정 표시장치의 어레이 기판 제조방법을 제공한다.In addition, the present invention includes the steps of: providing a pixel region and a substrate having a switching region defined at one corner of the pixel region; Forming a gate wiring including a gate electrode with a first mask; A gate insulating film, a pure semiconductor layer, and an impurity semiconductor layer are stacked in this order, and the semiconductor layer is patterned with a second mask to provide data auxiliary wiring in an area where a data wiring is to be formed, an active layer on the gate electrode, and the gate wiring Forming at least one short circuit protection portion covering a portion of the gap; Forming a data line covering the source and drain electrodes and the data auxiliary line with a third mask, and a capacitor electrode covering a portion of the gate line exposed by the short circuit prevention unit; Forming a passivation layer covering the source and drain electrodes and the entire surface of the substrate; Applying a negative photoresist on the passivation layer and etching the passivation layer formed in the pixel region with a mask No. 4; And depositing a transparent conductive electrode on the entire surface of the substrate on which the protective film is formed, and patterning the transparent conductive electrode on the front surface of the substrate to form a pixel electrode to partially overlap with the short-circuit prevention portion and the capacitor electrode formed on the front or rear gate wiring. A method of manufacturing an array substrate of a display device is provided.
특히, 본 발명에서는 기본적으로 사용되는 마스크를 4 개만 사용하여 액정 표시장치를 제조하는 방법을 제공한다.In particular, the present invention provides a method of manufacturing a liquid crystal display using only four masks that are basically used.
또한, 본 발명에서는 네거티브 포토레지스터(negative PR) 및 화소전극 형성용 마스크를 사용하여 보호막을 형성하는 것을 특징으로 한다.In the present invention, a protective film is formed by using a negative photoresist and a mask for forming a pixel electrode.
상기 네거티브 PR은 노광되지 않은 부분이 현상액과 반응하여 상기 현상액에 의해 게거되는 특성을 갖고 있으며, 따라서, 금속 등의 패터닝시에는 노광되지 않은 부분의 금속이 식각되게 된다.The negative PR has a characteristic in which an unexposed portion reacts with the developer and is removed by the developer. Therefore, the metal in the unexposed portion is etched when the metal or the like is patterned.
참고로, 포지티브 PR(positive PR)은 상기 네거티브 PR과 정 반대의 성질을 가지고, 노광된 부분의 금속이 패터닝되게 된다.For reference, positive PR has a property opposite to that of the negative PR, and the metal of the exposed portion is patterned.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명의 실시예에 따른 액정 표시장치의 평면을 도시한 평면도로서, 가로 방향으로 게이트 배선(100)이 형성되고, 세로 방향으로는 데이터 배선(110)이 형성된다.5 is a plan view illustrating a plane of a liquid crystal display according to an exemplary embodiment of the present invention, in which a gate line 100 is formed in a horizontal direction, and a data line 110 is formed in a vertical direction.
상기 게이트 배선(100)에는 게이트 전극(102)이 돌출 연장되어 형성되며, 상기 게이트 전극(100)이 형성된 부근의 상기 데이터 배선(110)에는 소스 전극(114)이 돌출 연장되어 상기 게이트 전극(102)과 소정 면적 오버랩되어 있다.A gate electrode 102 protrudes and is formed in the gate line 100, and a source electrode 114 protrudes and extends in the data line 110 near the gate electrode 100, so that the gate electrode 102 is formed. ) And a predetermined area overlap.
또한, 상기 게이트 전극(102)을 중심으로 상기 소스 전극(114)과 대응되는방향에는 드레인 전극(116)이 형성되며, 상기 드레인 전극(116)과 접촉하는 화소전극(118)이 상기 게이트 배선(100)과 소정면접 오버랩되며 형성된다.In addition, a drain electrode 116 is formed in a direction corresponding to the source electrode 114 around the gate electrode 102, and the pixel electrode 118 contacting the drain electrode 116 is connected to the gate wiring ( 100) and a predetermined interview overlap.
그리고, 상기 데이터 배선(110)의 하부에는 데이터 보조배선(112)이 형성되며, 상기 데이터 보조배선(112)은 순수 비정질 실리콘으로 형성된다.The data auxiliary line 112 is formed under the data line 110, and the data auxiliary line 112 is made of pure amorphous silicon.
또한, 상기 게이트 배선(100)과 상기 화소전극(118)이 오버랩된 부분에는 상기 데이터 보조배선(112)과 동일 물질인 적어도 하나의 단락 방지부(120)가 형성되며, 상기 단락 방지부(120) 이외의 오버랩된 부분에는 상기 소스 및 드레인 전극(114, 116)과 동일 물질의 캐패시터 전극(122)이 상기 단락 방지부(120)와 소정면적 오버랩되며 형성되어 있다.In addition, at least one short circuit prevention part 120 made of the same material as the data auxiliary line 112 is formed at a portion where the gate wiring 100 and the pixel electrode 118 overlap each other, and the short circuit prevention part 120 is formed. Capacitor electrodes 122 of the same material as the source and drain electrodes 114 and 116 are overlapped with the short-circuit prevention part 120 in a portion other than).
상기 단락 방지부(120)의 기능에 관해서는 추후에 설명하도록 한다.The function of the short circuit prevention unit 120 will be described later.
또한, 상기 화소전극(118)의 이외의 부분의 기판 전체에는 보호막(130)이 형성된다. 상기 보호막(130)은 네거티브 PR을 사용한 사진식각 공정에 의해 형성되며 자세한 설명은 추후에 설명하도록 한다.In addition, a protective film 130 is formed on the entire substrate of portions other than the pixel electrode 118. The passivation layer 130 is formed by a photolithography process using negative PR, which will be described later.
도 6a 내지 도 6d는 도 5의 절단선 Ⅵ-Ⅵ으로 자른 단면의 제작공정을 도시한 공정도로서, 본 발명에 따른 액정 표시장치의 제조공정에서는 단 4 종류의 마스크만을 사용하여 액정 표시장치을 제조하는 방법을 제시한다.6A to 6D are process diagrams illustrating a manufacturing process of a cross section taken along the cutting line VI-VI of FIG. 5. In the manufacturing process of the liquid crystal display device according to the present invention, only four types of masks are used to manufacture the liquid crystal display device. Give a way.
먼저, 도 6a는 기판(1) 상에 게이트 전극(102)과 게이트 배선(100)을 형성하는 단계를 도시한 도면이다.First, FIG. 6A illustrates a step of forming the gate electrode 102 and the gate wiring 100 on the substrate 1.
실질적으로, 도 6a에 도시된 도면에서는 상기 게이트 배선(100)과 상기 게이트 전극(102)은 서로 독립적으로 형성된다. 즉, 전기적으로 독립되는 것이다. 그러나, 상기 게이트 배선(100)은 추후 공정에서 스토리지 캐패시터(미도시)의 일 전극으로 동작하게 된다.Substantially, in the drawing shown in FIG. 6A, the gate line 100 and the gate electrode 102 are formed independently of each other. That is, they are electrically independent. However, the gate wiring 100 may operate as one electrode of a storage capacitor (not shown) in a later process.
도 6b는 게이트 전극 및 배선(102, 100) 상에 게이트 절연막(132)과 반도체층을 증착하고 패터닝하여 액티브층(134)과 단락 방지부(120)를 형성하는 단계와, 상기 액티브층(134)과 접촉하는 소스 및 드레인 전극(114, 116)을 형성하고, 채널(CH)을 형성하는 단계가 복합적으로 도시된 도면이다.FIG. 6B illustrates forming an active layer 134 and a short circuit prevention unit 120 by depositing and patterning a gate insulating layer 132 and a semiconductor layer on the gate electrode and the wirings 102 and 100, and the active layer 134. The steps of forming the source and drain electrodes 114 and 116 and the channel CH in contact with each other are shown.
여기서, 상기 액티브층(134)은 순수 비정질 실리콘(134a)과 불순물 비정질 실리콘(134b)의 적층구조이며, 상기 채널(CH)은 상기 소스 및 드레인 전극(114, 116)을 마스크로하여 형성한다.The active layer 134 is a stack structure of pure amorphous silicon 134a and impurity amorphous silicon 134b, and the channel CH is formed using the source and drain electrodes 114 and 116 as masks.
또한, 상기 식각 방지부(120)는 상기 순수 비정질 실리콘(134a)과 동일 물질로 패터닝되며, 상기 게이트 배선(100)과 소정면적 오버랩되며 형성된다.In addition, the etch stop unit 120 is patterned with the same material as the pure amorphous silicon 134a and formed to overlap a predetermined area with the gate line 100.
여기서, 상기 식각 방지부(120)는 상기 캐패시터 전극(122)으로 대처할 수 있을 것이다. 즉, 상기 화소전극(118)과 상기 게이트 배선(100)이 오버랩되는 부분의 상기 게이트 배선(100)의 경계부와 소정면적 겹치게 상기 캐패시터 전극(122)을 형성하면, 상기 식각 방지부(120)의 기능을 수행하면서 동시에 스토리지 캐패시터의 면적이 증가하기 때문에 스토리지 캐패시터의 용량이 증가되는 장점이 있다.Here, the etch stop unit 120 may cope with the capacitor electrode 122. That is, when the capacitor electrode 122 is formed to overlap a predetermined area with a boundary portion of the gate line 100 at a portion where the pixel electrode 118 and the gate line 100 overlap each other, the etch stop 120 At the same time, the capacity of the storage capacitor increases as the area of the storage capacitor increases while performing a function.
도 6c는 상기 소스 및 드레인 전극(114, 116)과 식각 방지부(120) 및 기판 전면에 걸쳐 보호막(136)과 상기 보호막(136) 상에 네거티브 포토레지스트(PR ; 138)를 순서대로 형성하고, 패터닝하는 단계를 도시한 도면이다.FIG. 6C illustrates a negative photoresist (PR) 138 in order on the passivation layer 136 and the passivation layer 136 over the source and drain electrodes 114 and 116, the etch stop 120, and the entire surface of the substrate. , Which shows the step of patterning.
상기 네거티브 PR(138)은 전술한 바 있지만 다시 설명하면, 노광된 부분의PR이 현상과정에서 남게되어 최종적으로는 노광되지 않은 부분이 식각 되는 것으로, 상기 네거티브 PR(138)과 화소전극 패턴 마스크(200)를 사용하여, 상기 보호막(136)을 패터닝한다.Although the negative PR 138 has been described above, it will be described again, so that the PR of the exposed portion remains during the development process and finally, the unexposed portion is etched. The negative PR 138 and the pixel electrode pattern mask ( 200, the passivation layer 136 is patterned.
따라서, 패터닝된 보호막(136)은 최종적으로 화소전극(미도시)이 형성된 부분을 제외한 전 영역에 남게 된다.Accordingly, the patterned passivation layer 136 remains in the entire region except for the portion where the pixel electrode (not shown) is finally formed.
이 때, 상기 식각 방지부(120)는 상기 보호막(136)의 패터닝시 그 하부에 형성된 게이트 절연막(132)의 식각을 방지하는 역할을 하게 된다. 상기 보호막(136)과 상기 게이트 절연막(132)은 기능상 차이는 있지만, 동일한 물질을 사용하여 형성된다. 따라서, 상기 보호막(136)의 식각시 상기 게이트 절연막(132)과 식각 선택비가 없기 때문에 상기 게이트 절연막(132)이 과식각될 우려가 있다.In this case, the etch stop unit 120 serves to prevent etching of the gate insulating layer 132 formed under the protective layer 136. The protective layer 136 and the gate insulating layer 132 have a functional difference, but are formed using the same material. Therefore, when the protection layer 136 is etched, the gate insulating layer 132 may be over-etched because there is no etching selectivity with the gate insulating layer 132.
상기 게이트 배선(100) 상부에 형성된 게이트 절연막(132)이 과식각되면 추후 공정에서 생성될 화소전극과의 전기적인 단락(short)이 발생하며, 이에 따라 스토리지 캐패시터가 형성되지 못하는 결과를 초래할 수 있다. 이를 방지하기 위해 식각 방지부(120)를 형성하는 것이다. 상기 보호막(136) 내지 상기 게이트 절연막(132)은 실리콘 질화막(SiNx), 실리콘 산화막(SiO2) 등이 사용된다.If the gate insulating layer 132 formed on the gate wiring 100 is overetched, an electrical short with the pixel electrode to be generated in a later process may occur, which may result in the formation of a storage capacitor. . In order to prevent this, the etching prevention unit 120 is formed. As the passivation layer 136 to the gate insulating layer 132, a silicon nitride layer (SiN x ), a silicon oxide layer (SiO 2 ), or the like is used.
도 6d는 화소전극(118)은 형성하는 단계를 도시한 도면이다.6D is a view illustrating a step of forming the pixel electrode 118.
상기 화소전극(118)은 투명 도전성 물질을 상기 패터닝된 보호막(136) 및 기판 전면에 걸쳐 형성하고, 상기 도 6c의 보호막(136)의 패터닝 공정에서 사용한 화소전극 패턴 마스크와 포지티브 PR을 사용하여 형성한다.The pixel electrode 118 is formed using a pixel electrode pattern mask and a positive PR used in the patterning process of the passivation layer 136 of FIG. 6C and the entire surface of the patterned passivation layer 136 and the substrate. do.
따라서, 상기 화소전극(118)은 상기 패터닝된 보호막(136)이 형성된 이외의 영역에 형성되게 된다.Accordingly, the pixel electrode 118 is formed in a region other than the patterned passivation layer 136.
또한, 상기 화소전극(118)은 상기 드레인 전극(116)과 접촉하게 되는데, 종래에는 화소전극과 드레인 전극을 접촉시키기 위해 드레인 콘택홀을 사용하였으나, 본 발명에서는 상기 드레인 전극(116)과 화소전극(118)이 드레인 콘택홀이 아닌 직접적으로 접촉하게 된다. 즉, 드레인 콘택홀의 공정이 제거되는 것이다.In addition, the pixel electrode 118 is in contact with the drain electrode 116. In the related art, the drain contact hole is used to contact the pixel electrode and the drain electrode, but in the present invention, the drain electrode 116 and the pixel electrode are used. 118 is in direct contact with the drain contact hole. That is, the process of the drain contact hole is removed.
따라서, 본 발명에 따른 액정 표시장치의 제조공정은 단 4장의 마스크만으로 제작이 가능하고, 드레인 콘택홀 공정이 제거되기 때문에, 제작 공정이 간단해지는 장점이 있다.Therefore, the manufacturing process of the liquid crystal display device according to the present invention can be manufactured using only four masks, and since the drain contact hole process is removed, the manufacturing process is simplified.
또한, 상기 화소전극(118)과 상기 드레인 전극(116)의 접촉이 드레인 콘택홀을 통한 접촉이 아닌 직접 접촉이기 때문에 접촉 저항이 감소하는 효과가 있다.In addition, since the contact between the pixel electrode 118 and the drain electrode 116 is a direct contact rather than a contact through the drain contact hole, the contact resistance is reduced.
여기서, 상기 화소전극(118) 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등이 사용된다.In the pixel electrode 118, indium tin oxide (ITO), indium zinc oxide (IZO), or the like is used.
도 7은 도 5의 절단선 Ⅶ-Ⅶ로 자른 단면을 도시한 도면으로, 캐패시터 전극(122)과 식각 방지부(120)의 관계를 도시한 도면이다.FIG. 7 is a cross-sectional view taken along the line VII-VII of FIG. 5, and illustrates a relationship between the capacitor electrode 122 and the etch stop 120.
상기 식각 방지부(120)는 보호막(136)의 패터닝시 상기 게이트 배선(100) 상에 형성된 게이트 절연막(132)이 과식각되는 것을 방지하며, 캐패시터 전극(122)과 소정 면적 오버랩되며 형성된다.The etch stop 120 prevents the gate insulating film 132 formed on the gate line 100 from being overetched when the passivation layer 136 is patterned, and overlaps the capacitor electrode 122 with a predetermined area.
또한, 상기 캐패시터 전극(122)은 화소전극(118)과 직접적으로 접촉한다.In addition, the capacitor electrode 122 directly contacts the pixel electrode 118.
도 8은 도 5의 F 부분을 확대한 도면으로, 본 발명에 따른 다른 예를 도시한도면이다.8 is an enlarged view of a portion F of FIG. 5 and illustrates another example according to the present invention.
즉, 상기 게이트 배선(122)과 상기 화소전극(118)이 겹치는 부분의 사이에 식각 방지부(미도시)를 제거하고, 대신 상기 캐패시터 전극(122)을 형성할 수 있을 것이다. 상기와 같이 식각 방지부가 형성될 영역에 상기 캐패시터 전극(122)을 형성하면, 스토리지 캐패시터의 정전용량이 더욱 증가될 것은 명백한 사실이다.That is, an etching prevention part (not shown) may be removed between the gate line 122 and the portion where the pixel electrode 118 overlaps, and the capacitor electrode 122 may be formed instead. If the capacitor electrode 122 is formed in the region where the etch stop is to be formed as described above, it is obvious that the capacitance of the storage capacitor is further increased.
즉, 도 8에 도시된 도면은 상기 식각 방지부(120)를 상기 캐패시터 전극(122)으로 대체한 예가 될 것이다.That is, the drawing illustrated in FIG. 8 will be an example in which the etch stop 120 is replaced with the capacitor electrode 122.
상술한 바와 같이 본 발명에 따른 액정 표시장치의 제조방법은 단 4장의 마스크로 제작이 가능함으로 제조원가가 절감되는 장점이 있다.As described above, the manufacturing method of the liquid crystal display according to the present invention has advantages in that manufacturing cost can be reduced because only four masks can be manufactured.
또한, 4 장의 마스크만으로 액정 표시장치을 제작할 수 있기 때문에 마스크의 설계시 빠르게 대처할 수 있는 장점이 있다.In addition, since the liquid crystal display device can be manufactured using only four masks, there is an advantage in that the mask can be quickly dealt with.
상술한 본 발명의 실시예들로 액정 표시장치를 제작할 경우 다음과 같은 특징이 있다.When the liquid crystal display is manufactured by the embodiments of the present invention described above has the following characteristics.
첫째, 본 발명의 실시예들에 따른 액정 표시장치의 제조방법에 의해 액정 표시장치를 제작할 경우 4 장의 마스크만으로 제작할 수 있기 때문에 제조원가가 절감되는 효과가 있다.First, when the liquid crystal display device is manufactured by the method of manufacturing the liquid crystal display device according to the embodiments of the present invention, since only four masks can be manufactured, manufacturing cost is reduced.
둘째, 박막 트랜지스터 기판을 4 장의 마스크로 구성할 수 있기 때문에, 마스크의 설계시에 빠르게 대처할 수 있는 장점이 있다.Second, since the thin film transistor substrate can be composed of four masks, there is an advantage that it can cope quickly when designing the mask.
셋째, 드레인 전극과 화소전극의 접촉시 콘택홀이 아닌 직접적으로 접촉함으로, 접촉저항이 줄어드는 장점이 있다.Third, when the drain electrode and the pixel electrode are in direct contact with each other instead of the contact hole, the contact resistance is reduced.
넷째, 게이트 배선 상에 형성된 게이트 절연막의 과식각을 방지하는 식각 방지부를 캐패시터 전극으로 대체하면, 스토리지 캐패시터의 용량이 증가하는 장점이 있다.Fourth, if the etching prevention portion for preventing over-etching of the gate insulating film formed on the gate wiring is replaced by the capacitor electrode, the capacity of the storage capacitor is increased.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990067852A KR100660812B1 (en) | 1999-12-31 | 1999-12-31 | Liquid crystal display and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990067852A KR100660812B1 (en) | 1999-12-31 | 1999-12-31 | Liquid crystal display and manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010066256A true KR20010066256A (en) | 2001-07-11 |
KR100660812B1 KR100660812B1 (en) | 2006-12-26 |
Family
ID=19634942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990067852A KR100660812B1 (en) | 1999-12-31 | 1999-12-31 | Liquid crystal display and manufacturing method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100660812B1 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498543B1 (en) * | 2002-11-07 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | array circuit board of LCD and fabrication method of thereof |
KR100904757B1 (en) * | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | LCD and its manufacturing method |
US7688417B2 (en) | 2004-12-17 | 2010-03-30 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
KR101121620B1 (en) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same |
KR101215943B1 (en) * | 2005-12-15 | 2012-12-27 | 엘지디스플레이 주식회사 | The array substrate for liquid crystal display device and method of fabricating the same |
KR101228538B1 (en) * | 2006-04-28 | 2013-01-31 | 엘지디스플레이 주식회사 | Array substrate for liquid crystal display device and method of fabricating the same |
KR101297566B1 (en) * | 2006-09-29 | 2013-08-20 | 삼성디스플레이 주식회사 | Display substrate, method of manufacturing the same and display device having the display substrate |
-
1999
- 1999-12-31 KR KR1019990067852A patent/KR100660812B1/en not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498543B1 (en) * | 2002-11-07 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | array circuit board of LCD and fabrication method of thereof |
KR100904757B1 (en) * | 2002-12-30 | 2009-06-29 | 엘지디스플레이 주식회사 | LCD and its manufacturing method |
KR101121620B1 (en) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same |
US7688417B2 (en) | 2004-12-17 | 2010-03-30 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
US7876412B2 (en) | 2004-12-17 | 2011-01-25 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
KR101215943B1 (en) * | 2005-12-15 | 2012-12-27 | 엘지디스플레이 주식회사 | The array substrate for liquid crystal display device and method of fabricating the same |
KR101228538B1 (en) * | 2006-04-28 | 2013-01-31 | 엘지디스플레이 주식회사 | Array substrate for liquid crystal display device and method of fabricating the same |
KR101297566B1 (en) * | 2006-09-29 | 2013-08-20 | 삼성디스플레이 주식회사 | Display substrate, method of manufacturing the same and display device having the display substrate |
Also Published As
Publication number | Publication date |
---|---|
KR100660812B1 (en) | 2006-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100583979B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
KR101126396B1 (en) | Thin film transistor array substrate and fabricating method thereof | |
KR100611042B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
KR100673331B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
KR100582599B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
US6724453B2 (en) | Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device | |
KR100654158B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
KR100342860B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100675088B1 (en) | Liquid crystal display and liquid crystal display manufacturing method | |
KR100632216B1 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
KR100660812B1 (en) | Liquid crystal display and manufacturing method | |
KR101320651B1 (en) | Method of Fabricating Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type | |
KR100660809B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
KR100309210B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100603847B1 (en) | Liquid crystal display device and liquid crystal display device manufacturing method | |
KR100642721B1 (en) | Liquid Crystal Display Manufacturing Method | |
KR100654777B1 (en) | Liquid crystal display and manufacturing method | |
KR100333270B1 (en) | Liquid crystal display and method for fabricating the same | |
KR20010113266A (en) | Array Substrate of Liquid Crystal Display Device and method for fabricating the same | |
KR100675733B1 (en) | Method for manufacturing array substrate of liquid crystal display | |
KR100611043B1 (en) | Liquid crystal display device manufacturing method | |
KR100583978B1 (en) | Liquid crystal display device manufacturing method and liquid crystal display device according to the manufacturing method | |
KR100668251B1 (en) | How to form a built-in groove of the board | |
KR100654776B1 (en) | Liquid crystal display | |
KR20040061206A (en) | Liquid Crystal Display Panel and Fabricating Method Thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991231 |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20041026 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19991231 Comment text: Patent Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20060818 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061215 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061218 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20061219 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20090922 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20100929 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20110915 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20120928 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20130930 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20141124 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20161118 Start annual number: 11 End annual number: 11 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20180929 |