KR100654776B1 - liquid crystal display device - Google Patents

liquid crystal display device Download PDF

Info

Publication number
KR100654776B1
KR100654776B1 KR1020000008043A KR20000008043A KR100654776B1 KR 100654776 B1 KR100654776 B1 KR 100654776B1 KR 1020000008043 A KR1020000008043 A KR 1020000008043A KR 20000008043 A KR20000008043 A KR 20000008043A KR 100654776 B1 KR100654776 B1 KR 100654776B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
substrate
liquid crystal
drain electrode
Prior art date
Application number
KR1020000008043A
Other languages
Korean (ko)
Other versions
KR20010081860A (en
Inventor
김종성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000008043A priority Critical patent/KR100654776B1/en
Publication of KR20010081860A publication Critical patent/KR20010081860A/en
Application granted granted Critical
Publication of KR100654776B1 publication Critical patent/KR100654776B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41BSHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B11/00Hosiery; Panti-hose
    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41BSHIRTS; UNDERWEAR; BABY LINEN; HANDKERCHIEFS
    • A41B11/00Hosiery; Panti-hose
    • A41B11/006Hosiery with pockets

Abstract

본 발명은 스위칭 영역과 화소영역이 정의된 기판과; 가로방향으로 연장된 게이트 배선과; 상기 게이트 배선에서 돌출 연장되어 상기 스위칭 영역에 형성되고, 돌출된 부분이 실질적으로 사각형상인 게이트 전극과; 세로방향으로 연장된 데이터 배선과; 상기 게이트 전극이 형성된 부근의 상기 데이터 배선에서 연장되어 상기 게이트 전극의 돌출된 제 1 면과 소정면적 오버랩된 소스 전극과; 상기 게이트 전극의 제 1면과 인접하지 않는 제 2 면과 오버랩되어 형성된 제 1 드레인 전극 및 상기 게이트 전극의 제 1, 2 면과 동시에 인접한 제 3 면과 소정면적 오버랩되며 제 2 드레인 전극과 상기 제 1, 2 드레인 전극과 접촉하고 상기 화소영역에 형성된 화소전극을 포함하는 액정 표시장치의 어레이 기판에 관해 개시하고 있다.The present invention provides a substrate comprising: a substrate in which a switching region and a pixel region are defined; A gate wiring extending in a lateral direction; A gate electrode protruding from the gate wiring and formed in the switching region, wherein the protruding portion is substantially rectangular in shape; A data line extending in the longitudinal direction; A source electrode extending from the data line in the vicinity of the gate electrode, the source electrode overlapping a first surface of the gate electrode with a predetermined area; A first drain electrode formed to overlap with a second surface not adjacent to the first surface of the gate electrode, and a predetermined area overlapping with a third surface adjacent to the first and second surfaces of the gate electrode, the second drain electrode and the first An array substrate of a liquid crystal display device including a pixel electrode in contact with the first and second drain electrodes and formed in the pixel region is disclosed.

Description

액정 표시장치{liquid crystal display device} Liquid crystal display device             

도 1은 일반적인 액정 표시장치의 한 화소부에 해당하는 단면을 도시한 단면도.1 is a cross-sectional view showing a cross section corresponding to one pixel portion of a general liquid crystal display device.

도 2는 일반적인 액정 표시장치의 한 부분에 해당하는 평면을 도시한 평면도.2 is a plan view illustrating a plane corresponding to a part of a general liquid crystal display;

도 3a 내지 도 3d는 도 2의 절단선 Ⅲ-Ⅲ을 따른 단면의 공정을 나타내는 공정도.3A to 3D are process diagrams showing a cross section process along cut line III-III of FIG. 2;

도 4는 종래의 이중 박막 트랜지스터를 채용한 액정 표시장치의 평면을 도시한 도면.4 is a plan view of a liquid crystal display device employing a conventional double thin film transistor.

도 5는 본 발명의 실시예에 따른 액정 표시장치의 평면을 도시한 평면도.5 is a plan view illustrating a plane of a liquid crystal display according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 게이트 배선 110 : 게이트 전극 100: gate wiring 110: gate electrode

200 : 데이터 배선 210 : 소스 전극 200: data wiring 210: source electrode

220 : 제 1 드레인 전극 230 : 제 2 드레인 전극 220: first drain electrode 230: second drain electrode

300 : 화소전극  300: pixel electrode

본 발명은 화상 표시장치에 관한 것으로, 더욱 상세하게는 박막 트랜지스터(Thin Film Transistor : TFT)를 포함하는 액정 표시장치(Liquid Crystal Display : LCD)에 관한 것이다.The present invention relates to an image display device, and more particularly, to a liquid crystal display (LCD) including a thin film transistor (TFT).

액정 표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. The driving principle of the liquid crystal display device uses the optical anisotropy and polarization property of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, when the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 전술한 바 있는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소전극이 행렬 방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. Currently, the active matrix liquid crystal display (AM-LCD) in which the above-described thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has attracted the most attention due to its excellent resolution and ability to implement video.

일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.In general, the structure of a liquid crystal panel, which is a basic component of a liquid crystal display, will be described.

도 1은 일반적인 액정 패널의 단면을 도시한 단면도이다.1 is a cross-sectional view showing a cross section of a general liquid crystal panel.

액정 패널(20)은 여러 종류의 소자들이 형성된 두 장의 기판(2, 4)이 서로 대응되게 형성되고, 상기 두 장의 기판(2, 4) 사이에 액정층(10)이 개재된 형태로 위치하고 있다.In the liquid crystal panel 20, two substrates 2 and 4 having various kinds of elements are formed to correspond to each other, and the liquid crystal layer 10 is interposed between the two substrates 2 and 4. .

상기 액정 패널(20)에는 색상을 표현하는 컬러필터가 형성된 상부 기판(4)과 상기 액정층(10)의 분자 배열방향을 변환시킬 수 있는 스위칭 회로가 내장된 하부 기판(2)으로 구성된다.The liquid crystal panel 20 includes an upper substrate 4 having a color filter representing a color and a lower substrate 2 having a switching circuit capable of converting a molecular arrangement direction of the liquid crystal layer 10.

상기 상부 기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽전극의 역할을 한다. 상기 하부 기판(2)은 스위칭 역할을 하는 박막 트랜지스터(S)와, 상기 박막 트랜지스터(S)로부터 신호를 인가 받고 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다. The upper substrate 4 includes a color filter layer 8 for implementing color and a common electrode 12 covering the color filter layer 8. The common electrode 12 serves as one electrode for applying a voltage to the liquid crystal 10. The lower substrate 2 has a thin film transistor S serving as a switching function and a pixel electrode 14 serving as an electrode for receiving a signal from the thin film transistor S and applying a voltage to the liquid crystal 10. It is composed of

상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.The portion where the pixel electrode 14 is formed is called the pixel portion P. FIG.

그리고, 상기 상부 기판(4)과 하부 기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부 기판(4)과 하부 기판(2)의 가장자리에는 실란트(sealant : 6)로 봉인되어 있다.In order to prevent leakage of the liquid crystal 10 injected between the upper substrate 4 and the lower substrate 2, sealants (sealant) is formed at the edges of the upper substrate 4 and the lower substrate 2. It is sealed with).

상기 도 1에 도시된 하부 기판(2)의 평면도를 나타내는 도 2에서 하부 기판(2)의 작용과 구성을 상세히 설명하면 다음과 같다.Referring to the operation and configuration of the lower substrate 2 in Figure 2 showing a plan view of the lower substrate 2 shown in FIG. 1 as follows.

하부 기판(2)에는 화소전극(14)이 형성되어 있고, 상기 화소전극(14)의 수직 및 수평 배열 방향에 따라 각각 데이터 배선(24) 및 게이트 배선(22)이 형성되어 있다. The pixel electrode 14 is formed on the lower substrate 2, and the data line 24 and the gate line 22 are formed in the vertical and horizontal alignment directions of the pixel electrode 14, respectively.

그리고, 능동행렬 액정 표시장치의 경우, 화소전극(14)의 한쪽 부분에는 상기 화소전극(14)에 전압을 인가하는 스위칭 소자인 박막 트랜지스터(S)가 형성되어 있다. 상기 박막 트랜지스터(S)는 게이트 전극(26), 소스 및 드레인 전극(28, 30)으로 구성되며, 상기 게이트 배선(22)의 일부에 돌출 연장된 형태로 게이트 전극(26)이 형성되고, 상기 소스 전극(28)은 상기 데이터 배선(24)에 연결되어 있다.In the active matrix liquid crystal display device, a thin film transistor S, which is a switching element for applying a voltage to the pixel electrode 14, is formed at one portion of the pixel electrode 14. The thin film transistor S includes a gate electrode 26, source and drain electrodes 28 and 30, and a gate electrode 26 is formed to protrude and extend in a portion of the gate wire 22. The source electrode 28 is connected to the data line 24.

그리고, 상기 드레인 전극(30)은 상기 화소전극(14)과 드레인 콘택홀(30')을 통해 전기적으로 연결되어 있다. The drain electrode 30 is electrically connected to the pixel electrode 14 through the drain contact hole 30 ′.

또한, 상기 게이트 배선(22)의 일부분에는 스토리지 캐패시터(Cst)가 형성되어 상기 화소전극(14)과 더불어 전하를 저장하는 역할을 수행한다. In addition, a storage capacitor C st is formed in a portion of the gate line 22 to store charge together with the pixel electrode 14.

상기 스토리지 캐패시터(Cst)는 상기 게이트 배선(22)을 일 전극으로 하고, 상기 게이트 배선 상부에 형성된 캐패시터 전극(58)을 타 전극으로 하여 형성된다.The storage capacitor C st is formed using the gate wiring 22 as one electrode and the capacitor electrode 58 formed on the gate wiring as another electrode.

상술한 능동행렬 액정 표시장치의 동작을 살펴보면, 스위칭 박막 트랜지스터(S)의 게이트 전극(26)에 신호가 인가되면, 데이터 신호가 화소전극(14)으로 인가되고, 게이트 전극(26)에 신호가 인가되지 않는 경우에는 화소전극(14)에 데이터 신호가 인가되지 않는다.Referring to the operation of the active matrix liquid crystal display, when a signal is applied to the gate electrode 26 of the switching thin film transistor S, the data signal is applied to the pixel electrode 14 and the signal is applied to the gate electrode 26. If not applied, the data signal is not applied to the pixel electrode 14.

액정 표시장치를 구성하는 액정 패널의 제조공정은 매우 복잡한 여러 단계의 공정이 복합적으로 이루어져 있다. 특히, 박막 트랜지스터(S)가 형성된 하부 기판은 여러 번의 마스크 공정을 거쳐야 한다. The manufacturing process of the liquid crystal panel constituting the liquid crystal display device is a complex process of several complex steps. In particular, the lower substrate on which the thin film transistor S is formed must go through several mask processes.

최종 제품의 성능은 이런 복잡한 제조공정에 의해 결정되는데, 가급적이면 공정이 간단할수록 불량이 발생할 확률이 줄어들게 된다. 즉, 하부 기판에는 액정 표시장치의 성능을 좌우하는 주요한 소자들이 많이 형성되므로, 제조 공정을 단순화하여야 한다. The performance of the final product is determined by this complex manufacturing process. Preferably, the simpler the process, the less likely it is that defects will occur. That is, since a number of major elements that determine the performance of the liquid crystal display are formed on the lower substrate, the manufacturing process should be simplified.

일반적으로 하부 기판의 제조공정은 만들고자 하는 각 소자에 어떤 물질을 사용하는가 혹은 어떤 사양에 맞추어 설계하는가에 따라 결정되는 경우가 많다.In general, the manufacturing process of the lower substrate is often determined by what material is used for each device to be made or designed according to the specification.

예를 들어, 과거 소형 액정 표시장치의 경우는 별로 문제시되지 않았지만, 12인치 이상의 대면적 액정 표시장치의 경우에는 게이트 배선에 사용되는 재질의 고유 저항 값이 화질의 우수성을 결정하는 중요한 요소가 된다. 따라서, 대면적의 액정 표시소자의 경우에는 알루미늄 또는 알루미늄 합금과 같은 저항이 낮은 금속을 사용하는 것이 바람직하다.For example, in the past, a small liquid crystal display was not a problem, but in the case of a large area liquid crystal display of 12 inches or more, the resistivity value of the material used for the gate wiring is an important factor in determining the superiority of the image quality. Therefore, in the case of a large area liquid crystal display element, it is preferable to use a metal with low resistance, such as aluminum or an aluminum alloy.

이하, 종래의 능동행렬 액정 표시장치의 제조공정을 도 3a 내지 도 3e를 참조하여 설명한다. 도 3a 내지 도 3e는 설명의 편이를 위해 도 2의 절단선 Ⅲ-Ⅲ으로 자른 단면의 공정을 도시한 공정도이다.Hereinafter, a manufacturing process of a conventional active matrix liquid crystal display device will be described with reference to FIGS. 3A to 3E. 3A to 3E are process diagrams showing a process of a cross section taken along cut line III-III of FIG. 2 for ease of explanation.

일반적으로 액정 표시장치에 사용되는 박막 트랜지스터의 구조는 역 스태거드(Inverted Staggered)형 구조가 많이 사용된다. 이는 구조가 간단하면서도 성능이 우수하기 때문이다. In general, the structure of a thin film transistor used in a liquid crystal display is an inverted staggered structure. This is because the structure is simple and the performance is excellent.

또한, 상기 역 스태거드형 박막 트랜지스터는 채널 형성 방법에 따라 백 채널 에치형(back channel etch : EB)과 에치 스타퍼형(etch stopper : ES)으로 나뉘며, 구조가 간단한 백 채널 에치형 구조가 적용되는 액정 표시소자 제조공정에 관해 설명한다.In addition, the reverse staggered thin film transistor is divided into a back channel etch type (EB) and an etch stopper type (ES) according to a channel forming method, and a simple back channel etch type structure is applied. The liquid crystal display device manufacturing process will be described.

먼저, 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속 박막과 유리기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 금속 막을 증착한다. First, a foreign material or an organic material is removed from the substrate 1, and the metal film is deposited by sputtering after cleaning to improve the adhesion between the metal film of the gate material to be deposited and the glass substrate. .

도 3a는 상기 금속막 증착 후에 패터닝하여 게이트 전극(26)과 게이트 배선(22)을 형성하는 단계이다. 능동 행렬 액정 표시장치의 동작에 중요한 게이트 전극(26) 물질은 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온 공정에서 힐락(hillock) 형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 합금의 형태로 쓰이거나 적층구조가 적용되기도 한다. 3A is a step of forming a gate electrode 26 and a gate wiring 22 by patterning the metal film after deposition. The gate electrode 26 material, which is important for the operation of the active matrix liquid crystal display, is mainly composed of aluminum having low resistance to reduce the RC delay, but pure aluminum has low chemical resistance to corrosion and is healed in subsequent high temperature processes. In the case of aluminum wiring, it is used in the form of an alloy or a laminated structure is applied because it causes a wiring defect problem due to the formation of the hi-lock.

다음으로, 도 3b를 참조하여 설명하면, 상기 게이트 전극(26) 및 게이트 배선(22) 형성 후, 그 상부 및 노출된 기판(1) 전면에 걸쳐 게이트 절연막(50)을 증착한다. Next, referring to FIG. 3B, after the gate electrode 26 and the gate wiring 22 are formed, a gate insulating film 50 is deposited over the upper portion and the entire surface of the exposed substrate 1.

또한, 상기 게이트 절연막(50) 상에 연속으로 반도체 물질인 비정질 실리콘(a-Si:H : 52)과 불순물이 함유된 비정질 실리콘(n+ a-Si:H : 54)을 증착한다.In addition, amorphous silicon (a-Si: H: 52), which is a semiconductor material, and amorphous silicon (n + a-Si: H: 54) containing impurities are deposited on the gate insulating film 50 in succession.

상기 불순물이 함유된 비정질 실리콘(54)은 추후 생성될 금속층과 상기 액티브층(55)과의 접촉저항을 줄이기 위한 목적이다.The amorphous silicon 54 containing the impurity is to reduce the contact resistance between the metal layer to be formed later and the active layer 55.

이후, 도 3c에 도시된 바와 같이, 금속층을 증착하고 패터닝하여 소스 전극(28) 및 드레인 전극(30)을 형성한다. Thereafter, as shown in FIG. 3C, the metal layer is deposited and patterned to form the source electrode 28 and the drain electrode 30.

또한, 상기 게이트 배선(22) 상부 상기 절연막(50) 상에 상기 게이트 배선(22)의 일부와 겹치게 캐패시터 전극(58)을 형성한다. 즉, 제 3 마스크 공정에서 소스 전극(28), 드레인 전극(30), 캐패시터 전극(58)이 형성되게 된다.In addition, a capacitor electrode 58 is formed on the insulating film 50 on the gate wiring 22 so as to overlap a part of the gate wiring 22. That is, in the third mask process, the source electrode 28, the drain electrode 30, and the capacitor electrode 58 are formed.

그리고, 상기 소스 및 드레인 전극(28, 30)을 마스크로 하여 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거한다. 만약, 상기 소스 전극(28)과 상기 드레인 전극(30) 사이에 존재하는 옴익 접촉층을 제거하지 않으면 박막 트랜지스터(S)의 전기적 특성에 심각한 문제가 발생할 수 있으며, 성능에서도 큰 문제가 생긴다. The ohmic contact layer existing between the source electrode 28 and the drain electrode 30 is removed using the source and drain electrodes 28 and 30 as a mask. If the ohmic contact layer between the source electrode 28 and the drain electrode 30 is not removed, a serious problem may occur in the electrical characteristics of the thin film transistor S, and a great problem may occur in performance.

상기 옴익 접촉층의 제거에는 신중한 주의가 요구된다. 실제 옴익 접촉층의 식각시에는 그 하부에 형성된 액티브층과 식각 선택비가 없으므로 액티브층을 약 50 nm 정도 과식각을 시키는데, 식각 균일도(etching uniformity)는 박막 트랜지스터(S)의 특성에 직접적인 영향을 미친다.Careful attention is required to removing the ohmic contact layer. In actual etching of the ohmic contact layer, since there is no etch selectivity with the active layer formed underneath, the active layer is overetched by about 50 nm. The etching uniformity directly affects the characteristics of the thin film transistor S. .

이후, 도 3d에 도시된 바와 같이, 절연막을 증착하고 패터닝하여 액티브층(55)을 보호하기 위해 보호막(56)을 형성한다. 상기 보호막(56)은 액티브층(55)의 불안정한 에너지 상태 및 식각시 발생하는 잔류물질에 의해 박막 트랜지스터 특성에 나쁜 영향을 끼칠 수 있으므로 무기질의 실리콘 질화막(SiNx) 내지는 실리콘 산화막(SiO2)이나 무기질의 BCB(Benzocyclobutene) 등으로 형성한다.Thereafter, as shown in FIG. 3D, an insulating film is deposited and patterned to form a protective film 56 to protect the active layer 55. The passivation layer 56 may adversely affect the characteristics of the thin film transistor due to the unstable energy state of the active layer 55 and the residual material generated during etching, so that the inorganic silicon nitride layer (SiN x ) or the silicon oxide layer (SiO 2 ) or the like may be adversely affected. It is formed of inorganic BCB (Benzocyclobutene).

상기 보호막(56)은 높은 광투과율과 내습 및 내구성이 있는 물질의 특성을 요구한다.The passivation layer 56 requires high light transmittance, properties of a moisture resistant and durable material.

상기 보호막(56) 패터닝시 콘택홀을 형성하는 공정이 추가되는데, 드레인 콘 택홀(30') 및 스토리지 콘택홀(58')을 각각 형성한다.A process of forming a contact hole during patterning of the passivation layer 56 is added, and a drain contact hole 30 'and a storage contact hole 58' are formed, respectively.

상기 드레인 콘택홀(30') 및 상기 스토리지 콘택홀(58')은 화소전극과의 접촉을 위함이다.The drain contact hole 30 'and the storage contact hole 58' are for contact with the pixel electrode.

이후, 상기 보호막(56) 상에 투명한 도전물질(Transparent Conducting Oxide : TCO)을 증착하고 패터닝하여 화소전극(14)을 형성한다. 상기 투명한 도전물질은 ITO(Indium Tin Oxide)가 주로 쓰인다. 상기 화소전극(14)은 캐패시터 전극(58)과 접촉되며, 또한, 상기 드레인 전극(30)과 상기 드레인 콘택홀(30')을 통해 전기적으로 접촉하고 있다.Thereafter, a transparent conductive material (TCO) is deposited and patterned on the passivation layer 56 to form the pixel electrode 14. ITO (Indium Tin Oxide) is mainly used as the transparent conductive material. The pixel electrode 14 is in contact with the capacitor electrode 58 and is in electrical contact with the drain electrode 30 through the drain contact hole 30 ′.

상술한 바와 같이 액정 표시장치는 여러 번의 마스크 공정과 식각공정을 포함하고 있기 때문에 공정상의 주의가 요구된다.As described above, the liquid crystal display includes a plurality of mask processes and etching processes, and thus requires careful processing.

그러나, 상술한 종래의 액정 표시장치의 구조는 박막 트랜지스터(S) 한 개당 하나의 화소전극(14)을 구동하는 구조를 취하고 있기 때문에, 상기 박막 트랜지스터(S)에 불량이 발생할 경우에는 한 화소가 구동되지 않는 점결함(point defect)이 발생하게 되어 화질에 치명적인 영향을 미친다.However, the structure of the conventional liquid crystal display device described above has a structure for driving one pixel electrode 14 per one thin film transistor S, so that when a defect occurs in the thin film transistor S, one pixel is lost. A non-driven point defect can occur, which has a fatal effect on image quality.

상기와 같은 문제점을 해결하기 위해 도 4에 도시된 도면에서와 같이 하나의 게이트 전극(62)을 사용하여 두 개의 박막 트랜지스터(이중 박막 트랜지스터)를 구성한 액정 표시장치가 연구/개발되었다.In order to solve the above problems, as shown in FIG. 4, a liquid crystal display including two thin film transistors (double thin film transistors) using one gate electrode 62 has been researched and developed.

상기 이중 박막 트랜지스터는 하나의 게이트 전극(62)과 두 개의 소스전극(72a, 72b) 및 두 개의 드레인 전극(74a, 74b)으로 구성된다. The double thin film transistor includes one gate electrode 62, two source electrodes 72a and 72b, and two drain electrodes 74a and 74b.

이중 박막 트랜지스터를 채용한 액정 표시장치의 구성은 게이트 전극(62)이 형성된 게이트 배선(60)과 상기 게이트 전극과 오버랩되며 형성된 두 개의 소스 전극(72a, 72b) 및 드레인 전극(74a, 74b)으로 구성된다.The liquid crystal display device employing a double thin film transistor includes a gate wiring 60 having a gate electrode 62 formed therein, and two source electrodes 72a and 72b and a drain electrode 74a and 74b which overlap and overlap the gate electrode. It is composed.

여기서, 상기 각 소스 전극(72a, 72b)은 데이터 배선(70)에서 각각 돌출/연장되며 형성된다.Here, each of the source electrodes 72a and 72b is formed to protrude / extend on the data line 70, respectively.

한편, 상기 두 개의 드레인 전극(74a, 74b)은 하나의 화소전극(76)에 동시에 접촉하며 화소를 구동하게 된다.Meanwhile, the two drain electrodes 74a and 74b are in contact with one pixel electrode 76 simultaneously to drive the pixel.

상기와 같은 이중 박막 트랜지스터를 채용한 액정 표시장치의 경우, 제작공정 중에 불순물이나 기타의 제조공정에서 발생할 수 있는 결함에 의해 상기 소스 및 드레인 전극 중 어느 한 전극에 불량이 발생하면, 불량이 발생한 전극을 레이저로 절단하여 수리(repair)할 수 있다. 즉, 제품의 생산수율이 증가하게 된다.In the case of the liquid crystal display device employing the above-described double thin film transistor, if a defect occurs in any one of the source and drain electrodes due to impurities or other defects that may occur in the manufacturing process, the defective electrode is produced. Can be repaired by laser cutting. That is, the production yield of the product is increased.

그러나 상술한 이중 박막 트랜지스터를 채용한 액정 표시장치는 한 화소에 두 개의 박막 트랜지스터를 사용하기 때문에, 소스 및 드레인 전극과 게이트 전극간에 오버랩이 증가하게 되어 기생정전용량(parasitic capacitance)에 의한 화면의 깜박임 등이 플리커가 발생할 수 있는 단점이 있다.However, since the liquid crystal display employing the above-described double thin film transistor uses two thin film transistors in one pixel, overlap between the source and drain electrodes and the gate electrode increases, causing flicker of the screen due to parasitic capacitance. This has the disadvantage that flicker may occur.

또한, 두 개의 박막 트랜지스터에 의해 화소영역의 면적이 감소하여 개구율에 치명적인 단점이 있다.In addition, the area of the pixel area is reduced by the two thin film transistors, and thus, the aperture ratio is fatal.

상술한 문제점을 해결하기 위해 본 발명에서는 불량의 수리가 손쉽고 화질에 영향이 없는 박막 트랜지스터를 제공하는데 그 목적이 있다.In order to solve the above-mentioned problems, an object of the present invention is to provide a thin film transistor which is easy to repair defects and does not affect image quality.

상기와 같은 목적을 달성하기 위해 본 발명에서는 스위칭 영역과 화소영역이 정의된 기판과; 상기 기판 상의 가로방향으로 연장된 게이트 배선과; 상기 게이트 배선에서 돌출 연장되어 상기 스위칭 영역에 형성되고, 돌출된 부분이 실질적으로 사각형상인 게이트 전극과; 상기 기판 상의 세로방향으로 연장된 데이터 배선과; 상기 게이트 전극이 형성된 부근의 상기 데이터 배선에서 연장되어 상기 게이트 전극의 돌출된 제 1 면과 오버랩된 소스 전극과; 불량이 발생하면 절단하여 수리할 수 있는 상기 게이트 전극의 상기 제 1 면과 인접하지 않는 제 2 면과 오버랩되어 형성된 제 1 드레인 전극 및 상기 게이트 전극의 상기 제 1 면과 상기 제 2 면과 동시에 인접한 제 3 면과 오버랩되며 제 2 드레인 전극과; 상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하고 상기 화소영역에 형성된 화소전극;을 포함하는 액정 표시장치의 어레이 기판을 제공한다. In order to achieve the above object, the present invention includes a substrate in which a switching region and a pixel region are defined; A gate wiring extending in the transverse direction on the substrate; A gate electrode protruding from the gate wiring and formed in the switching region, wherein the protruding portion is substantially rectangular in shape; A longitudinally extending data line on the substrate; A source electrode extending from the data line in the vicinity of the gate electrode and overlapping the protruding first surface of the gate electrode; If a defect occurs, the first drain electrode and the first surface of the gate electrode overlapping with the second surface which is not adjacent to the first surface of the gate electrode, which can be cut and repaired, and are simultaneously adjacent to the first surface and the second surface of the gate electrode. A second drain electrode overlapping the third surface; And a pixel electrode in contact with the first drain electrode and the second drain electrode and formed in the pixel area.

또한, 본 발명에서는 서로 이격되어 마주보는 제 1 기판과 제 2 기판과; 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층과; 상기 제 1 기판 상에 서로 교차하는 데이터 및 게이트 배선과; 상기 게이트 배선에서 연장된 게이트 전극과, 상기 게이트 전극과 오버랩되면서 상기 데이터 배선에서 연장된 소스 전극과; 상기 소스 전극과 이격되고 상기 게이트 전극과 오버랩된 제 1 드레인 전극과 제 2 드레인 전극을 가지며, 불량이 발생한 상기 제 1 드레인 전극 또는 상기 제 2 드레인 전극을 절단하여 불량을 수리하는 박막 트랜지스터와; 상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하는 화소전극;을 포함하는 액정 표시장치를 제공한다.In addition, the present invention and the first substrate and the second substrate spaced apart from each other; A liquid crystal layer interposed between the first substrate and the second substrate; Data and gate wiring crossing each other on the first substrate; A gate electrode extending from the gate wiring, and a source electrode extending from the data wiring while overlapping with the gate electrode; A thin film transistor having a first drain electrode and a second drain electrode spaced apart from the source electrode and overlapping with the gate electrode, and repairing the defect by cutting the first drain electrode or the second drain electrode where the defect occurs; And a pixel electrode in contact with the first drain electrode and the second drain electrode.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 종래 이중 박막 트랜지스터의 구조에서, 두 개의 소스 전극을 하나로 통합하여 게이트 전극과 소스전극의 사이에 형성되는 기생정전용량의 발생면적을 최소화하여 화질의 저하가 없고, 리페어가 용이한 박막 트랜지스터를 액정 표시장치에 채용하는 것에 대한 것이다.In the present invention, in the structure of a conventional double thin film transistor, by integrating two source electrodes into one, the generation area of the parasitic capacitance formed between the gate electrode and the source electrode is minimized, so that there is no deterioration in image quality and the repair is easy. To a liquid crystal display device.

도 5는 본 발명에 따른 액정 표시장치의 평면을 도시한 평면도로서, 가로방향으로 게이트 배선(100)이 형성되며, 상기 게이트 배선(100) 소정의 위치는 세 면이 노출된 사각형상의 게이트 전극(110)이 돌출 연장되어 있다.5 is a plan view illustrating a plane of a liquid crystal display according to an exemplary embodiment of the present invention, wherein a gate wiring 100 is formed in a horizontal direction, and a predetermined position of the gate wiring 100 is a rectangular gate electrode having three surfaces exposed. 110 is protrudingly extended.

또한, 세로방향으로 데이터 배선(200)이 상기 게이트 배선(100)과 교차하며 형성되고, 상기 게이트 전극(110)이 형성된 부근의 상기 데이터 배선(200)에는 소스 전극(210)이 돌출 연장되며 상기 게이트 전극(110)의 제 1 면과 오버랩되어 형성된다.In addition, the data line 200 crosses the gate line 100 in the vertical direction, and the source electrode 210 protrudes and extends in the data line 200 near the gate electrode 110. It overlaps with the first surface of the gate electrode 110.

또한, 상기 소스 전극(210)과 대응되는 방향에는 제 1 드레인 전극(220)이 상기 게이트 전극(110)의 제 1면과 인접하지 않는 제 2 면과 오버랩되어 형성되고, 상기 게이트 전극(110)의 제 1, 2 면과 동시에 인접한 제 3 면과 소정면적 오버랩되며 제 2 드레인 전극(230)이 형성된다.In addition, a first drain electrode 220 is formed in a direction corresponding to the source electrode 210 so as to overlap a second surface which is not adjacent to the first surface of the gate electrode 110, and the gate electrode 110 is formed. A second drain electrode 230 is formed while overlapping a predetermined area with a third surface adjacent to the first and second surfaces of the substrate.

한편, 상기 제 1, 2 드레인 전극(220, 230)은 동시에 화소전극(300)과 접촉하게 되며, 만약 박막 트랜지스터의 제작공정 중에서 제 1, 2 드레인 전극(220, 230) 중 어느 한 전극에 불량이 발생하게 되면 레이저로 절단하여 불량을 수리할 수 있다.On the other hand, the first and second drain electrodes 220 and 230 are in contact with the pixel electrode 300 at the same time, and if any one of the first and second drain electrodes 220 and 230 is defective in the manufacturing process of the thin film transistor. If this occurs, the laser can be cut and repaired.

여기서, 상기 화소전극(300)은 실질적으로 투명한 투명 도전성금속을 사용하 면 투과형 액정 표시장치가 될 것이고, 빛의 반사율이 우수한 실질적으로 불투명한 금속을 사용하면 반사형 액정 표시장치가 될 것이다.The pixel electrode 300 may be a transmissive liquid crystal display using a substantially transparent transparent conductive metal, and may be a reflective liquid crystal display using a substantially opaque metal having excellent light reflectance.

상기 화소전극으로 사용되는 투명 도전성금속은 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO) 등이 사용된다.As the transparent conductive metal used as the pixel electrode, indium tin oxide (ITO), indium zinc oxide (IZO), or the like is used.

상술한 본 발명에 따른 이중 드레인 전극을 갖는 박막 트랜지스터를 채용한 액정 표시장치는 한 개의 소스전극을 공통으로 사용하는 두 개의 드레인 전극에 의해 화소를 구동하는 방식으로, 기생정전용량의 발생이 적기 때문에 화질의 저하를 방지할 수 있는 장점이 있다.In the liquid crystal display device employing the thin film transistor having the double drain electrode according to the present invention described above, since the pixel is driven by two drain electrodes using one source electrode in common, parasitic capacitance is generated less. There is an advantage that can prevent the degradation of the image quality.

또한, 두 개의 드레인 전극의 채용으로 하나의 드레인 전극에 불량이 발생하더라도 다른 하나의 드레인 전극으로 구동이 가능하기 때문에 제품의 생산수율이 증가하는 장점이 있다.In addition, even if a failure occurs in one drain electrode by the use of two drain electrodes can be driven by the other drain electrode has the advantage that the production yield of the product increases.

상술한 바와 같이 본 발명에 따른 액정 표시장치는 한 개의 소스전극과 상기 소스전극을 공통으로 사용하는 두 개의 드레인 전극을 포함하는 박막 트랜지스터를 채용함으로서, 기생정전용량에 의한 화질의 저하가 없이 드레인 전극의 불량을 수리할 수 잇는 특징이 있다.
As described above, the liquid crystal display according to the present invention employs a thin film transistor including one source electrode and two drain electrodes using the source electrode in common, and thus the drain electrode is not deteriorated due to parasitic capacitance. There is a characteristic that can be repaired.

Claims (5)

스위칭 영역과 화소영역이 정의된 기판과;A substrate in which a switching region and a pixel region are defined; 상기 기판 상의 가로방향으로 연장된 게이트 배선과;A gate wiring extending in the transverse direction on the substrate; 상기 게이트 배선에서 돌출 연장되어 상기 스위칭 영역에 형성되고, 돌출된 부분이 실질적으로 사각형상인 게이트 전극과;A gate electrode protruding from the gate wiring and formed in the switching region, wherein the protruding portion is substantially rectangular in shape; 상기 기판 상의 세로방향으로 연장된 데이터 배선과;A longitudinally extending data line on the substrate; 상기 게이트 전극이 형성된 부근의 상기 데이터 배선에서 연장되어 상기 게이트 전극의 돌출된 제 1 면과 오버랩된 소스 전극과;A source electrode extending from the data line in the vicinity of the gate electrode and overlapping the protruding first surface of the gate electrode; 불량이 발생하면 절단하여 수리할 수 있는 상기 게이트 전극의 상기 제 1 면과 인접하지 않는 제 2 면과 오버랩되어 형성된 제 1 드레인 전극 및 상기 게이트 전극의 상기 제 1 면과 상기 제 2 면과 동시에 인접한 제 3 면과 오버랩되며 제 2 드레인 전극과;If a defect occurs, the first drain electrode and the first surface of the gate electrode overlapping with the second surface which is not adjacent to the first surface of the gate electrode, which can be cut and repaired, and are simultaneously adjacent to the first surface and the second surface of the gate electrode. A second drain electrode overlapping the third surface; 상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하고 상기 화소영역에 형성된 화소전극;A pixel electrode in contact with the first drain electrode and the second drain electrode and formed in the pixel region; 을 포함하는 액정 표시장치의 어레이 기판.Array substrate of a liquid crystal display comprising a. 청구항 1에 있어서,The method according to claim 1, 상기 화소전극은 실질적으로 투명한 ITO, IZO 인 액정 표시장치의 어레이 기판.And the pixel electrode is substantially transparent ITO and IZO. 청구항 1에 있어서,The method according to claim 1, 상기 화소전극은 실질적으로 불투명한 금속인 액정 표시장치의 어레이 기판.And the pixel electrode is a substantially opaque metal. 서로 이격되어 마주보는 제 1 기판과 제 2 기판과;A first substrate and a second substrate spaced apart from each other; 상기 제 1 기판과 상기 제 2 기판 사이에 개재된 액정층과;A liquid crystal layer interposed between the first substrate and the second substrate; 상기 제 1 기판 상에 서로 교차하는 데이터 및 게이트 배선과;Data and gate wiring crossing each other on the first substrate; 상기 게이트 배선에서 연장된 게이트 전극과, 상기 게이트 전극과 오버랩되면서 상기 데이터 배선에서 연장된 소스 전극과;A gate electrode extending from the gate wiring, and a source electrode extending from the data wiring while overlapping with the gate electrode; 상기 소스 전극과 이격되고 상기 게이트 전극과 오버랩된 제 1 드레인 전극과 제 2 드레인 전극을 가지며, 불량이 발생한 상기 제 1 드레인 전극 또는 상기 제 2 드레인 전극을 절단하여 불량을 수리하는 박막 트랜지스터와;A thin film transistor having a first drain electrode and a second drain electrode spaced apart from the source electrode and overlapping with the gate electrode, and repairing the defect by cutting the first drain electrode or the second drain electrode where the defect occurs; 상기 제 1 드레인 전극과 상기 제 2 드레인 전극과 접촉하는 화소전극;A pixel electrode in contact with the first drain electrode and the second drain electrode; 을 포함하는 액정 표시장치.Liquid crystal display comprising a. 청구항 4에 있어서,The method according to claim 4, 상기 게이트 전극과 제 1 드레인 전극은 상기 데이터 배선 방향으로 연장되어 형성되고, 상기 소스전극과 상기 제 2 드레인 전극은 상기 게이트 배선 방향으로 연장되어 형성된 액정 표시장치.And the gate electrode and the first drain electrode extend in the data wiring direction, and the source electrode and the second drain electrode extend in the gate wiring direction.
KR1020000008043A 2000-02-19 2000-02-19 liquid crystal display device KR100654776B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000008043A KR100654776B1 (en) 2000-02-19 2000-02-19 liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000008043A KR100654776B1 (en) 2000-02-19 2000-02-19 liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20010081860A KR20010081860A (en) 2001-08-29
KR100654776B1 true KR100654776B1 (en) 2006-12-08

Family

ID=19648083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008043A KR100654776B1 (en) 2000-02-19 2000-02-19 liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100654776B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246788B1 (en) 2006-12-29 2013-03-26 엘지디스플레이 주식회사 An array substrate of Liquid Crystal Display Device and the method for fabricating thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132530A (en) * 1992-10-20 1994-05-13 Fujitsu Ltd Film transistor matrix

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132530A (en) * 1992-10-20 1994-05-13 Fujitsu Ltd Film transistor matrix

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246788B1 (en) 2006-12-29 2013-03-26 엘지디스플레이 주식회사 An array substrate of Liquid Crystal Display Device and the method for fabricating thereof

Also Published As

Publication number Publication date
KR20010081860A (en) 2001-08-29

Similar Documents

Publication Publication Date Title
KR100583979B1 (en) Liquid crystal display and method for fabricating the same
US6788357B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100628680B1 (en) TFT array panel
US6982776B2 (en) In-plane-switching mode active matrix liquid crystal display device and method of manufacturing the same
KR100673331B1 (en) Liquid crystal display and method for fabricating the same
KR100582599B1 (en) Liquid crystal display and method for fabricating the same
KR100654158B1 (en) Liquid crystal display and method for fabricating the same
KR100342860B1 (en) Liquid crystal display and method for fabricating the same
KR100632216B1 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR100660809B1 (en) Liquid crystal display device and method for fabricating the same
KR100309210B1 (en) Liquid crystal display and method for fabricating the same
KR100660812B1 (en) liquid crystal display device and fabrication method thereof
KR100654776B1 (en) liquid crystal display device
KR100660808B1 (en) TFT array panel, Liquid crystal display device
KR100488338B1 (en) Array substrate for TFT type liquid crystal display device and method of manufacturing the same
KR100642721B1 (en) Method for fabricating a liquid crystal display device
KR100333270B1 (en) Liquid crystal display and method for fabricating the same
KR100333272B1 (en) Liquid crystal display and method for fabricating the same
KR100611043B1 (en) Method for fabricating a Liquid crystal display
KR100679515B1 (en) TFT array panel
KR100654777B1 (en) liquid crystal display device and fabrication method thereof
KR100679513B1 (en) Array substrate of Liquid crystal display
KR100583978B1 (en) Liquid crystal display and method for fabricating the same
KR20010113266A (en) Array Substrate of Liquid Crystal Display Device and method for fabricating the same
KR20010113265A (en) Thin Film Transistor Liquid Crystal Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee