KR20010065678A - Bit-Mapper And Probe Station Interfacing Deviec - Google Patents

Bit-Mapper And Probe Station Interfacing Deviec Download PDF

Info

Publication number
KR20010065678A
KR20010065678A KR1019990065598A KR19990065598A KR20010065678A KR 20010065678 A KR20010065678 A KR 20010065678A KR 1019990065598 A KR1019990065598 A KR 1019990065598A KR 19990065598 A KR19990065598 A KR 19990065598A KR 20010065678 A KR20010065678 A KR 20010065678A
Authority
KR
South Korea
Prior art keywords
probe station
board
bit mapper
mapper
bit
Prior art date
Application number
KR1019990065598A
Other languages
Korean (ko)
Inventor
김동열
이태희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990065598A priority Critical patent/KR20010065678A/en
Publication of KR20010065678A publication Critical patent/KR20010065678A/en

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding

Abstract

PURPOSE: An apparatus for connecting a bit mapper with a probe station is provided to check many kinds of semiconductor devices by using only one dut board. CONSTITUTION: An upper loading face(16) of a bit mapper(10) is formed on an upper face of a main body(12) with a rectangular shape. An opening portion is formed on a center portion of the bit mapper(10). A probe station(20) is loaded on the upper loading face(16) of the bit mapper(10). A support portion(22) is formed at the probe station(20). An interface board(67) is connected with the support portion(22) of the probe station(20). A test member(60) having a test lens(65) is fixed to the interface board(67). A dut board(30) is installed at a center portion of the interface board(67). A probe card(50) is contacted with a pogo ring(35). The probe card(50) is connected with a multitude of pogo pin(45).

Description

비트 맵퍼 및 프로브스테이션 접속장치 { Bit-Mapper And Probe Station Interfacing Deviec }Bit-Mapper And Probe Station Interfacing Deviec}

본 발명은 비트 맵퍼 및 프로브 스테이션을 전기적으로 접속시키도록 하는 접속장치에 관한 것으로서, 특히, 비트 맵퍼의 본체 상부면으로 개방부를 형성하여 분리 및 장착이 가능한 프로브스테이션을 설치하고, 이 프로브 스테이션에는 한 장의 더트보드를 설치하여 비트맵퍼의 전기적인 신호를 동축케이블을 통하여 더트보드를 거쳐 프로브카드로 전송하므로 한 장의 더트보드 만을 이용하여 많은 종류의 반도체장치의 불량을 분석하도록 하는 비트 맵퍼 및 프로브 스테이션 접속장치에 관한 것이다.The present invention relates to a connecting device for electrically connecting a bit mapper and a probe station. In particular, an opening is formed in the upper surface of the main body of the bit mapper to provide a detachable and detachable probe station. Bitmapper and probe station connection for analyzing the defects of many kinds of semiconductor devices using only one dirtboard by transmitting electric signal of bitmapper through coaxial cable to the probe card Relates to a device.

일반적으로, 웨이퍼는 규소를 얇은 박판으로 형성한 것으로서, 규소(Si)를 고순도로 정제하여 결정시킨 후 얇게 잘라내어서 반도체소자를 만드는 기본재료로 사용하게 된다. 웨이퍼는 통상적으로 여러 가지의 반도체 공정을 통하여 상부면에 무수한 패턴을 형성하고, 이 패턴이 형성된 웨이퍼의 칩을 척(Chuck)에 안치된 상태에서 제조가 제대로 이루어졌는지 여부를 테스트공정시에 미세하고 정교한 다수의 니이들(Needle)을 웨이퍼칩의 패턴에 도전시켜 각종의 전기적 특성을 측정하여 웨이퍼의 불량여부를 판정하게 된다.In general, a wafer is formed of a thin thin plate of silicon, and the silicon (Si) is purified by high purity to be crystallized, and then thinly cut to use as a base material for making a semiconductor device. The wafer is typically formed with a myriad of patterns on the upper surface through various semiconductor processes, and it is fine to test whether or not the wafer is manufactured properly with the chip of the wafer on which the pattern is formed on the chuck. A plurality of elaborate needles are conducted to the wafer chip pattern to measure various electrical characteristics to determine whether the wafer is defective.

이와 같이, 상기한 니이들을 갖는 소켓(Socket)은 DUT보드(Device Under Testing Board)에 납땜으로 고정된 상태로 소켓의 접속핀에 도전부위를 연결하게 되고, 이 접속핀을 통하여 원하는 측정이 이루어지게 되는 것이다.In this way, the socket having the needle is connected to the conductive portion of the socket connecting pin in the state fixed by soldering to the DUT board (Device Under Testing Board), through this connecting pin to make a desired measurement Will be.

종래의 기술은 비트-맵퍼(Bit-Mapper)를 이용하여 패키지(Package) 상태에서 불량 분석을 실시하여 마지막 공정을 거쳐서 시제품 상태까지의 불량분석 일체를 점검 웨이퍼 상태와 패키지 상태의 변화를 검점한다.The conventional technology performs a defect analysis in a package state using a bit-mapper to check the defect analysis from the final process to the prototype state and check the wafer state and the package state change.

종래의 불량 분석을 위한 주변여건(Environment)은, 비트 맵퍼에서 프로그램되어진 전기적인 신호를 비트맵퍼의 종단인 포고핀(Pogo Pin)까지 신호를 전송하고 그 신호를 더트보드(Dut Board)로 전송하고, 그 신호를 더트보드 내부로 전송하여 제작된 패키지 환경에 따라 신호가 인가되고 패키지 상태에서 나오는 전기적인 신호를 비트 맵퍼가 읽어 들여서 상태를 판단한다.The conventional environment for defect analysis transmits the electric signal programmed in the bitmapper to the pogo pin, which is the end of the bitmapper, and transmits the signal to the dirt board. Then, the signal is transmitted to the inside of the dirt board, and the signal is applied according to the manufactured package environment, and the bit mapper reads the electric signal from the package state to determine the state.

그러나, 종래에는 웨이퍼의 불량 분석을 위하여 개발하고자 하는 IC종류마다 동축케이블을 이용하여 더트보드를 제작하고 있으며, 이는 고가의 동축케이블과 더트보드를 대량으로 사용하므로 개발비용이 증가하는 문제점이 있었다.However, in the related art, a dirt board is manufactured using a coaxial cable for each IC type to be developed for defect analysis of a wafer, which has a problem in that development cost increases because a large amount of expensive coaxial cable and a dirt board are used.

본 발명은 이러한 점을 감안하여 안출한 것으로서, 비트 맵퍼의 본체 상부면으로 개방부를 형성하여 분리 및 장착이 가능한 프로브스테이션을 설치하고, 이 프로브 스테이션에는 한 장의 더트보드를 설치하여 비트맵퍼의 전기적인 신호를 동축케이블을 통하여 더트보드를 거쳐 프로브카드로 전송하므로 한 장의 더트보드만을 이용하여 많은 종류의 반도체장치의 불량을 분석하는 것이 목적이다.The present invention has been made in view of this point, and an open portion is formed on the upper surface of the bitmapper to install a probe station which can be detached and mounted. Since a signal is transmitted through a coaxial cable to a probe card through a dirt board, an object of the present invention is to analyze defects of many kinds of semiconductor devices using only one dirt board.

도 1은 본 발명에 따른 비트 맵퍼 및 프로브스테이션 접속장치의 외관 사시도이고,1 is an external perspective view of a bit mapper and a probe station connecting apparatus according to the present invention;

도 2는 본 발명에 따른 비트 맵퍼 및 프로브 스테이션 접속장치의 단면을 보인 도면이고,2 is a cross-sectional view of the bit mapper and probe station connection apparatus according to the present invention;

도 3은 도 2의 "A"부 상세도이다.FIG. 3 is a detailed view of part “A” of FIG. 2.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 비트맵퍼 12 : 본체10: bitmapper 12: main body

14 : 개방부 16 : 안치면14: opening 16: face down

20 : 프로브스테이션 22 : 지지대20: probe station 22: support

30 : 더트보드 35 : 포고링30: dirt board 35: pogo ring

40 : 소켓보드 45 : 포고핀40: socket board 45: pogo pin

50 : 프로브카드 60 : 검사용부재50: probe card 60: inspection member

65 : 검사용렌즈부 70 : 동축케이블65: inspection lens portion 70: coaxial cable

이러한 목적은, 반도체 패키지 장치의 불량을 분석하는 장치에 있어서, 직사각 면체 형상의 본체 상부면에 상부 안치면을 형성하고, 중심부에 개방부를 형성하는 비트맵퍼와; 상기 비트맵퍼의 안치면에 안치되고, 지지대를 형성하는 프로브스테이션과; 상기 프로브 스테이션의 지지대에 연결되고, 검사용렌즈부를 갖는 검사용부재가 고정되는 인터페이스보드와; 상기 인터페이스보드의 중심부분에 설치되는 더트보드와; 상기 더트보드 상에 인접하여 포고링에 접촉되어지고, 포고핀이 다수 접속되도록 설치된 프로브카드로 구성된 비트 맵퍼 및 프로브 스테이션 접속장치를 제공함으로써 달성된다.The object of the present invention is to provide a device for analyzing a defect of a semiconductor package device, comprising: a bitmapper for forming an upper settled surface on an upper surface of a main body having a rectangular parallelepiped shape, and an opening in a central portion thereof; A probe station disposed on an abutment surface of the bitmapper and forming a support; An interface board connected to the support of the probe station and having an inspection member having an inspection lens unit fixed thereto; A dirt board installed at a central portion of the interface board; It is achieved by providing a bit mapper and a probe station connecting device composed of a probe card adjacent to the dirt board and in contact with the pogo ring and provided with a plurality of pogo pins connected thereto.

그리고, 상기 더트보드는 한 장으로 구성되어서 많은 종류의 패키지장치의 불량을 한 장으로 모두 분석할 수 있도록 한다.In addition, the dirt board is composed of one sheet so that the failure of many kinds of package devices can be analyzed in one sheet.

상기 더트보드와 인터페이스보드는, 동축케이블로 연결되는 전기적인 신호를 송신하도록 한다.The dirt board and the interface board, to transmit an electrical signal connected by the coaxial cable.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일실시예에 대해 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명에 따른 비트 맵퍼 접속장치의 외관 사시도이고, 도 2는 본 발명에 따른 비트 맵퍼 접속장치의 단면을 보인 도면이고, 도 3은 도 2의 "A"부 상세도이다.1 is an external perspective view of a bit mapper connecting apparatus according to the present invention, FIG. 2 is a cross-sectional view of the bit mapper connecting apparatus according to the present invention, and FIG. 3 is a detailed view of part "A" of FIG.

본 발명의 구성을 살펴 보면, 반도체 패키지 장치의 불량을 분석하는 장치에 있어서, 직사각 면체 형상의 본체(12) 상부면에 상부 안치면(16)을 형성하고, 중심부에 개방부(14)를 형성하는 비트맵퍼(10)와; 상기 비트맵퍼(10)의 안치면(16)에안치되고, 지지대(22)를 형성하는 프로브스테이션(20)과; 상기 프로브 스테이션 (20)의 지지대(22)에 연결되고, 검사용렌즈부(65)를 갖는 검사용부재(60)가 고정되는 인터페이스보드(67)와; 상기 인터페이스보드(67)의 중심부분에 설치되는 더트보드(30)와; 상기 더트보드(30) 상에 인접하여 포고링(35)에 접촉되어지고, 포고핀 (45)이 다수 접속되도록 설치된 프로브카드(50)로 구성된다.Looking at the configuration of the present invention, in the device for analyzing the failure of the semiconductor package device, the upper settled surface 16 is formed on the upper surface of the main body 12 having a rectangular parallelepiped shape, and the open portion 14 is formed in the center portion. A bitmapper 10; A probe station 20 which is settled on an abutment surface 16 of the bitmapper 10 and forms a support 22; An interface board 67 connected to the support 22 of the probe station 20, to which the inspection member 60 having the inspection lens unit 65 is fixed; A dirt board 30 installed at a central portion of the interface board 67; It consists of a probe card 50 which is in contact with the pogo ring 35 adjacent to the dirt board 30, and installed so that a plurality of pogo pins 45 are connected.

그리고, 상기 더트보드(30)는 한 장으로 구성되어서 많은 종류의 패키지장치의 불량을 한 장으로 모두 분석할 수 있도록 한다.In addition, the dirt board 30 is composed of one sheet so that the failure of many kinds of package devices can be analyzed in one sheet.

상기 더트보드(30)와 인터페이스보드(67)는, 동축케이블(70)로 연결되는 전기적인 신호를 송신하도록 한다.The dirt board 30 and the interface board 67 transmits an electrical signal connected to the coaxial cable 70.

이하, 첨부도면에 의거하여 본 발명의 작용 및 효과를 살펴 보도록 한다.Hereinafter, the operation and effects of the present invention will be described based on the accompanying drawings.

상기 비트맵퍼(10)에서 프로그램되어진 전기적인 신호를 더트보드(30)를 통하여 동축케이블(70)과 인터페이스보드(67) 및 포고링(35)의 포고핀(45)까지 전기적인 신호가 왜곡됨 없이 전달 되어진다.The electric signal programmed by the bitmapper 10 is not distorted through the dirt board 30 to the coaxial cable 70, the interface board 67, and the pogo pin 45 of the pogo ring 35. Is delivered.

그리고, 상기 포고핀(45)으로 부터 전기 신호가 인출되어져서 프로브카드 (50)의 니이들 종단까지 보내어져서 측정하고자 하는 웨이퍼에 전기적인 신호를 인가하도록 한다.Then, the electrical signal is drawn from the pogo pin 45 and sent to the needle end of the probe card 50 to apply an electrical signal to the wafer to be measured.

연속하여 상기 검사용부재(60)의 검사용렌즈부(65)를 조작하여 웨이퍼의 상태를 점검할 수도 있다.The state of the wafer may also be checked by continuously operating the inspection lens portion 65 of the inspection member 60.

상기한 바와 같이, 본 발명에 따른 비트 맵퍼 및 인터페이스 접속장치를 이용하게 되면, 비트 맵퍼의 본체 상부면으로 개방부를 형성하여 분리 및 장착이 가능한 프로브스테이션을 설치하고, 이 프로브 스테이션에는 한 장의 더트보드를 설치하여 비트맵퍼의 전기적인 신호를 동축케이블을 통하여 더트보드를 거쳐 프로브카드로 전송하므로 한 장의 더트보드 만을 이용하여 많은 종류의 반도체장치의 불량을 분석하도록 하는 매우 유용하고 효과적인 발명이다.As described above, when the bit mapper and the interface connecting device according to the present invention are used, an opening is formed on the upper surface of the main body of the bit mapper to install a detachable probe station, and a single dirt board is provided in the probe station. It is a very useful and effective invention to analyze the defects of many kinds of semiconductor devices by using only one dirt board because the electric signal of the bitmapper is transmitted to the probe card through the coaxial cable.

즉, 개발이 완료되기 전인 샘플 웨이퍼의 불량분석에 사용되는 더트보드를 단일화 하고, 많은 개발품에 적용이 가능하므로 신제품 개발시 신제품 웨이퍼 종류 마다 더트보드를 절감할 수 있어서, 생산 단가를 저감하도록 하는 매우 유용하고 효과적인 발명이다.In other words, it is possible to unify the dirt board used for the defect analysis of the sample wafer before the development is completed and to apply it to many developed products. Therefore, when the new product is developed, the dirt board can be saved for each new wafer type, thereby reducing the production cost. It is a useful and effective invention.

Claims (2)

반도체 패키지 장치의 불량을 분석하는 장치에 있어서,In the device for analyzing the failure of the semiconductor package device, 직사각 면체 형상의 본체 상부면에 상부 안치면을 형성하고, 중심부에 개방부를 형성하는 비트맵퍼와;A bitmapper which forms an upper settled surface on an upper surface of a main body having a rectangular parallelepiped shape, and an open portion in a central portion thereof; 상기 비트맵퍼의 안치면에 안치되고, 지지대를 형성하는 프로브스테이션과;A probe station disposed on an abutment surface of the bitmapper and forming a support; 상기 프로브 스테이션의 지지대에 연결되고, 검사용렌즈부를 갖는 검사용부재가 고정되는 인터페이스보드와;An interface board connected to the support of the probe station and having an inspection member having an inspection lens unit fixed thereto; 상기 인터페이스보드의 중심부분에 설치되는 더트보드와;A dirt board installed at a central portion of the interface board; 상기 더트보드 상에 인접하여 포고링에 접촉되어지고, 소켓보드에 포고핀이 다수 접속되도록 설치된 소켓으로 구성된 것을 특징으로 하는 비트 맵퍼 및 프로브 스테이션 접속장치.A bit mapper and a probe station connecting device, comprising: a socket configured to be in contact with a pogo ring adjacent to the dirt board and to be connected to a plurality of pogo pins on a socket board. 제 1 항에 있어서, 상기 더트보드와 인터페이스보드는, 동축케이블로 연결되는 것을 특징으로 하는 비트 맵퍼 및 프로브 스테이션 접속장치.The bit mapper and probe station connection device of claim 1, wherein the dirt board and the interface board are connected by a coaxial cable.
KR1019990065598A 1999-12-30 1999-12-30 Bit-Mapper And Probe Station Interfacing Deviec KR20010065678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990065598A KR20010065678A (en) 1999-12-30 1999-12-30 Bit-Mapper And Probe Station Interfacing Deviec

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990065598A KR20010065678A (en) 1999-12-30 1999-12-30 Bit-Mapper And Probe Station Interfacing Deviec

Publications (1)

Publication Number Publication Date
KR20010065678A true KR20010065678A (en) 2001-07-11

Family

ID=19632786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990065598A KR20010065678A (en) 1999-12-30 1999-12-30 Bit-Mapper And Probe Station Interfacing Deviec

Country Status (1)

Country Link
KR (1) KR20010065678A (en)

Similar Documents

Publication Publication Date Title
KR100712561B1 (en) Wafer type probe card and method for fabricating the same and semiconductor test apparatus having wafer type probe card
US7518389B2 (en) Interface assembly and dry gas enclosing apparatus using same
US11327093B2 (en) Interposer, socket, socket assembly, and wiring board assembly
US7385408B1 (en) Apparatus and method for testing integrated circuit devices having contacts on multiple surfaces
KR20100069300A (en) Probe card, and apparatus and method for testing semiconductor device
CN113341360B (en) Radio frequency calibration device for chip test and calibration method thereof
KR20010050313A (en) Semiconductor substrate testing apparatus
KR20010065678A (en) Bit-Mapper And Probe Station Interfacing Deviec
KR20010065677A (en) Bit-Mapper Interfacing Device
KR20050067759A (en) A semiconductor test device
KR100707878B1 (en) Vertical probe card
KR20030068629A (en) Test board assemble
KR20040022360A (en) Bolting tool
KR950009876Y1 (en) Test board for semiconductor test machine
KR20030086000A (en) Semiconductor testing device of pogo pin
JPS63211642A (en) Apparatus for testing semiconductor
KR20030024060A (en) apparatus for proving semiconductor device
JPS6137776B2 (en)
KR100734256B1 (en) Inspection jig of performance board for chip sorting process
JPH0945740A (en) Semiconductor substrate evaluating method and check board therefor
KR20050067760A (en) A semiconductor test device
JPS63114228A (en) Tester
KR20020089654A (en) Inspection jig of performance board for chip sorting process
KR20030021900A (en) Apparatus of testing wafer having alignment tool for probe card
JPH03114244A (en) Semiconductor inspecting equipment

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination