KR20010065270A - 플래쉬 메모리 셀의 프로그램 방법 - Google Patents

플래쉬 메모리 셀의 프로그램 방법 Download PDF

Info

Publication number
KR20010065270A
KR20010065270A KR1019990065142A KR19990065142A KR20010065270A KR 20010065270 A KR20010065270 A KR 20010065270A KR 1019990065142 A KR1019990065142 A KR 1019990065142A KR 19990065142 A KR19990065142 A KR 19990065142A KR 20010065270 A KR20010065270 A KR 20010065270A
Authority
KR
South Korea
Prior art keywords
voltage
gate
drain
flash memory
memory cell
Prior art date
Application number
KR1019990065142A
Other languages
English (en)
Other versions
KR100383768B1 (ko
Inventor
김민규
박승희
이주엽
김태규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-1999-0065142A priority Critical patent/KR100383768B1/ko
Priority to US09/721,935 priority patent/US6392929B1/en
Priority to TW089127165A priority patent/TW594761B/zh
Priority to JP2001000059A priority patent/JP2001189084A/ja
Publication of KR20010065270A publication Critical patent/KR20010065270A/ko
Application granted granted Critical
Publication of KR100383768B1 publication Critical patent/KR100383768B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits

Landscapes

  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 게이트 및 드레인에 소정 전압을 인가하고 소오스 및 기판을 접지 전위로 유지시켜 실시하는 플래쉬 메모리 셀의 프로그램 방법에 관한 것으로, 상기 게이트 또는 드레인중 어느 한 단자에 소정 전압을 인가한 상태에서 다른 단자에 2 단계 이상으로 전압을 변화시켜 인가함으로써 셀당 프로그램 전류를 대폭 줄일 수 있어 플래쉬 메모리 셀의 신뢰성 및 수율을 향상시킬 수 있는 플래쉬 메모리 셀의 프로그램 방법이 제시된다.

Description

플래쉬 메모리 셀의 프로그램 방법{Method of programming a flash memory cell}
본 발명은 플래쉬 메모리 셀의 프로그램 방법에 관한 것으로, 특히 플래쉬 메모리 소자를 프로그램시킬 때 인가되는 게이트 또는 드레인 단자에 인가되는 전압중 어느 하나의 전압을 소정의 전위로 유지시키면서 다른 단자에 인가되는 전압을 2단계 이상으로 조절함으로써 셀당 프로그램 전류를 대폭 줄일 수 있어 플래쉬 메모리 셀의 신뢰성 및 수율을 향상시킬 수 있는 플래쉬 메모리 셀의 프로그램 방법에 관한 것이다.
일반적인 스택 게이트형 플래쉬 메모리 셀은 도 1에 도시된 단면도와 같이 반도체 기판(11) 상부의 선택된 영역에 터널 산화막(12)이 형성되고, 그 상부에 플로팅 게이트(13), 유전체막(14) 및 콘트롤 게이트(15)가 적층되어 있으며, 반도체 기판(11)의 소정 영역에는 소오스(16) 및 드레인(17)이 형성되어 있다.
상기와 같은 플래쉬 메모리 셀을 프로그램시키기 위해서는 핫 캐리어 인젝션을 통해 플로팅 게이트에 전자를 주입해야 한다. 이를 위해서는 드레인에 소정 문턱 전압 이상의 전압을 인가하고, 발생된 전자를 플로팅 게이트내로 유도하기 위해 콘트롤 게이트에 높은 전압을 인가해야 한다. 한편, 소오스 및 기판은 접지 전위를 유지하도록 한다.
그런데, 셀 사이즈의 축소로 인해 채널 길이가 작아지면서 프로그램을 실시할 때 채널 전류가 급격히 증가하게 된다. 이로 인하여 드레인 전압을 적정 값으로 유지시키는 드레인 펌프 회로의 설계가 아주 힘들어지게 된다. 즉, 펌프 회로내의 트랜지스터의 크기가 커져야 하고 공정상의 제어 가능한 정도도 떨어지게 된다.
도 2에는 종래의 플래쉬 메모리 셀의 프로그램시의 게이트 및 드레인 단자에 인가되는 펄스의 파형도이다. 도시된 바와 같이 처음부터 게이트에 높은 전압(약 9V)을 인가하여 프로그램시키게 되면 도 3에 도시된 바와 같이 프로그램 피크 전류가 커지기 때문에 드레인 전압이 그 전류를 이기지 못하고 도 4에 도시된 바와 같이 드레인 전압은 감소하게 된다. 이에 따라 프로그램 시간이 무제한으로 늘어나게 되고 프로그램은 실패하게 된다. 또한 이는 저전압용 플래쉬 메모리 셀이 주종을이루는 현재의 경향에 있어서는 더욱 심각한 문제로 대두된다.
따라서, 본 발명은 셀당 프로그램 전류를 줄일 수 있어 소자의 신뢰성 및 수율을 향상시킬 수 있는 플래쉬 메모리 셀의 프로그램 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 게이트 및 드레인에 소정 전압을 인가하고 소오스 및 기판을 접지 전위로 유지시켜 실시하는 플래쉬 메모리 소자의 프로그램 방법에 있어서, 게이트 또는 드레인중 어느 한 단자에 소정 전압을 인가한 상태에서 다른 단자에 2 단계 이상으로 전압을 변화시켜 인가하는 것을 특징으로 한다.
도 1은 일반적인 스택 게이트형 플래쉬 메모리 셀의 단면도.
도 2는 종래의 플래쉬 메모리 셀의 프로그램시 게이트 및 드레인 단자에 인가되는 전압의 파형도.
도 3은 종래의 플래쉬 메모리 셀의 프로그램시의 드레인 전압에 따른 드레인 전류의 특성 그래프.
도 4는 종래의 플래쉬 메모리 셀의 프로그램시의 프로그램 전류에 따른 드레인 전압의 특성 그래프.
도 5는 본 발명에 따른 플래쉬 메모리 셀의 프로그램 방법의 원리를 설명하기 위한 게이트 전압에 따른 프로그램 전류의 변화 그래프.
도 6은 본 발명에 따른 플래쉬 메모리 셀의 프로그램을 위해 게이트 및 드레인에 인가되는 전압의 파형도.
도 7은 문턱 전압에 따른 프로그램 전류의 변화 그래프.
도 8은 본 발명의 다른 실시 예에 따른 플래쉬 메모리 셀의 프로그램을 위한게이트 및 드레인에 인가되는 전압 파형도.
도 9는 본 발명의 또다른 실시 예에 따른 플래쉬 메모리 셀의 프로그램을 위한 게이트 및 드레인에 인가되는 전압 파형도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 터널 산화막
13 : 플로팅 게이트 14 : 유전체막
15 : 콘트롤 게이트 16 : 소오스
17 : 드레인
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 5는 게이트 전압에 따른 프로그램 전류의 변화 그래프로서, 이를 이용하여 본 발명의 원리를 설명하면 다음과 같다. 즉, 플래쉬 메모리 셀을 프로그램시킬 때 게이트 전압이 낮을 경우 프로그램의 피크 전류가 감소하게 된다. 이러한 점을 이용하여 셀을 프로그램시킬 때 게이트와 드레인에 인가되는 전압의 형태를 변화시켜 프로그램 문턱 전압을 조절하면서 셀 전류를 감소시킨다.
도 6은 본 발명에 따른 플래쉬 메모리 셀의 프로그램을 위한 게이트 및 드레인에 인가되는 전압을 나타낸 그래프로서, 게이트 전압을 두 단계 또는 그 이상으로 나누어 인가하여 처음 전압을 최종 목표 전압보다 낮게 조절하고, 드레인 전압을 인가하면 처음부터 전류의 소모가 커져 드레인 전압이 문턱 전압보다 작아져 프로그램 실패의 원인을 방지할 수 있다. 즉, 약 2㎲동안의 프로그램의 제 1 단계에서 게이트에 3∼7V를 인가하고, 그후 프로그램의 제 2 단계에서 게이트 전압을 8∼10V로 상승시켜 프로그램 동작을 수행한다. 이때 드레인 전압은 프로그램의 제 1 및 제 2 단계동안 4∼5V의 전압이 인가되도록 한다. 물론, 소오스 및 기판은 접지 전위를 유지하도록 한다.
이와 같이 하여 프로그램 전류를 낮추게 되면 드레인 전압이 적절히 유지되면서 프로그램이 순조롭게 진행된다. 그리고 프로그램이 제 1 단계에서 어느 정도 진행되면 도 7에 도시된 바와 같은 현상에 의해 제 2 단계의 높은 게이트 전압에도 불구하고 프로그램 전류는 현저하게 줄어들게 된다.
따라서, 프로그램시 소모되는 전류의 양을 아주 작은 값으로 유지시키면서도 프로그램 후의 문턱 전압 값을 안전하게 얻을 수 있다. 위와 같은 현상은 프로그램의 제 1 단계에서 드레인 전압이 제대로 형성되어 있으므로 제 1 게이트 전압에 의해 문턱 전압이 상승하게 되고 프로그램의 제 2 단계에서는 문턱 전압이 높아진 현상 때문에 게이트 전압이 낮아지는 것과 같은 효과를 이룰 수 있게 되기 때문이다.
도 8은 본 발명의 다른 실시 예에 따른 플래쉬 메모리 셀의 프로그램을 위한 게이트 및 드레인에 인가되는 전압 파형도이다. 드레인 전압을 4∼5V로 인가하면서약 2㎲동안의 프로그램의 제 1 단계에서 게이트에 0V를 인가하고, 그후 프로그램의 제 2 단계에서 게이트 전압을 8∼10V로 상승시켜 프로그램 동작을 수행한다. 이때도 마찬가지로 소오스 및 기판은 접지 전위를 유지하도록 한다.
도 9는 본 발명의 또다른 실시 예에 따른 플래쉬 메모리 셀의 프로그램을 위한 게이트 및 드레인에 인가되는 전압 파형도이다. 게이트 전압을 8∼10V로 유지한 상태에서 약 2㎲동안의 프로그램의 제 1 단계에서 드레인에 3∼4V를 인가하고, 그후 프로그램의 제 2 단계에서 드레인 전압을 4∼5V로 상승시켜 프로그램 동작을 수행한다. 이때도 마찬가지로 소오스 및 기판은 접지 전위를 유지하도록 한다.
상술한 바와 같이 본 발명에 의하면 프로그램시 발생하는 프로그램 전류를 줄임으로써 프로그램시 필요한 드레인 펌프 설계 회로의 부담을 줄이고 이에 따라 같은 펌프 회로를 사용할 경우 더 작은 채널 길이를 가지는 셀의 제조를 가능하게 하여 셀의 크기를 줄임으로써 소자의 수율을 향상시킬 수 있다. 또한, 본 발명을 적용시킬 경우 채널 길이에 대한 마진을 넓혀줌으로써 공정 진행상 안정화를 도모할 수 있다.

Claims (4)

  1. 게이트 및 드레인에 소정 전압을 인가하고 소오스 및 기판을 접지 전위로 유지시켜 실시하는 플래쉬 메모리 셀의 프로그램 방법에 있어서,
    게이트 또는 드레인중 어느 한 단자에 소정 전압을 인가한 상태에서 다른 단자에 2 단계 이상으로 전압을 변화시켜 인가하는 것을 특징으로 하는 플래쉬 메모리 셀의 프로그램 방법.
  2. 제 1 항에 있어서, 상기 드레인에 4 내지 5V의 전압을 인가한 상태에서 게이트에 3 내지 7V를 인가하고, 소정 시간 후 상기 게이트에 8 내지 10V의 전압을 인가하는 것을 특징으로 하는 플래쉬 메모리 셀의 프로그램 방법.
  3. 제 1 항에 있어서, 상기 드레인에 4 내지 5V의 전압을 인가한 상태에서 상기 게이트에 0V의 전압을 인가하고 소정 시간 후 상기 게이트에 8 내지 10V의 전압을 인가하는 것을 특징으로 하는 플래쉬 메모리 셀의 프로그램 방법.
  4. 제 1 항에 있어서, 상기 게이트에 8 내지 10V의 전압을 인가한 상태에서 상기 드레인에 3 내지 4V를 인가하고, 소정 시간 후 상기 드레인에 4 내지 5V의 전압을 인가하는 것을 특징으로 하는 플래쉬 메모리 셀의 프로그램 방법.
KR10-1999-0065142A 1999-12-29 1999-12-29 플래쉬 메모리 셀의 프로그램 방법 KR100383768B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-1999-0065142A KR100383768B1 (ko) 1999-12-29 1999-12-29 플래쉬 메모리 셀의 프로그램 방법
US09/721,935 US6392929B1 (en) 1999-12-29 2000-11-27 Method of programming a flash memory cell
TW089127165A TW594761B (en) 1999-12-29 2000-12-19 Method of programming a flash memory cell
JP2001000059A JP2001189084A (ja) 1999-12-29 2001-01-04 フラッシュメモリのプログラミング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0065142A KR100383768B1 (ko) 1999-12-29 1999-12-29 플래쉬 메모리 셀의 프로그램 방법

Publications (2)

Publication Number Publication Date
KR20010065270A true KR20010065270A (ko) 2001-07-11
KR100383768B1 KR100383768B1 (ko) 2003-05-14

Family

ID=19632346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0065142A KR100383768B1 (ko) 1999-12-29 1999-12-29 플래쉬 메모리 셀의 프로그램 방법

Country Status (4)

Country Link
US (1) US6392929B1 (ko)
JP (1) JP2001189084A (ko)
KR (1) KR100383768B1 (ko)
TW (1) TW594761B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4756803B2 (ja) * 2001-09-28 2011-08-24 キヤノン株式会社 磁気メモリ装置の書き込み回路
DE10357777B3 (de) * 2003-09-30 2005-05-12 Infineon Technologies Ag Verfahren zum Betrieb eines Speicherzellenfeldes
US7710786B2 (en) 2006-08-28 2010-05-04 Micron Technology, Inc. NAND flash memory programming
DE202014011009U1 (de) 2013-07-26 2017-06-02 Zephyros Inc. Wärmehärtende Klebstofffolien mit einem Faserträger

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555204A (en) * 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
JP3159105B2 (ja) * 1997-02-21 2001-04-23 日本電気株式会社 不揮発性半導体記憶装置及びその書込方法

Also Published As

Publication number Publication date
US6392929B1 (en) 2002-05-21
KR100383768B1 (ko) 2003-05-14
JP2001189084A (ja) 2001-07-10
TW594761B (en) 2004-06-21

Similar Documents

Publication Publication Date Title
KR100650088B1 (ko) 플래쉬 메모리 소거 방법 및 장치
US5396459A (en) Single transistor flash electrically programmable memory cell in which a negative voltage is applied to the nonselected word line
US6882575B2 (en) Erasing method for non-volatile memory
US6654284B2 (en) Channel write/erase flash memory cell and its manufacturing method
US4972371A (en) Semiconductor memory device
KR100343110B1 (ko) 조정가능한문턱전압변환회로
KR100284218B1 (ko) 저감된 소거 동작 회수를 갖는 멀티레벨 비휘발성 메모리 셀 프로그래밍 방법
JPH0855487A (ja) メモリセルが消去された後にフラッシュメモリアレイにおけるメモリセルのしきい値電圧を収束する方法、およびその方法に従ってメモリセルのしきい値電圧を収束するためのゲート電圧およびドレイン電圧を印加するよう電力源が制御されるフラッシュメモリアレイ
JP3914340B2 (ja) フラッシュメモリ装置
CN1782955A (zh) 在休眠模式期间控制信号状态和漏电流
KR100383768B1 (ko) 플래쉬 메모리 셀의 프로그램 방법
TWI697777B (zh) 快閃記憶體的程式設計電路、程式設計方法及快閃記憶體
US10008267B2 (en) Method for operating flash memory
KR100383766B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR100342903B1 (ko) 불휘발성 반도체 메모리장치 및 불휘발성 반도체메모리장치에 기억된 데이터의 재기입 방법
US7054196B2 (en) Method for programming P-channel EEPROM
US6747900B1 (en) Memory circuit arrangement for programming a memory cell
US6894925B1 (en) Flash memory cell programming method and system
US6188604B1 (en) Flash memory cell &amp; array with improved pre-program and erase characteristics
KR930006722B1 (ko) 반도체 기억장치
KR100449864B1 (ko) 부스팅 회로
US8097912B2 (en) Systems and methods for self convergence during erase of a non-volatile memory device
JPH0652692A (ja) フローティングゲート型メモリデバイスのプログラミング方法
US5596531A (en) Method for decreasing the discharge time of a flash EPROM cell
US20070064487A1 (en) Program method and circuit of non-volatile memory

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee