KR20010064492A - 메모리의 리프레시 제어 회로 - Google Patents
메모리의 리프레시 제어 회로 Download PDFInfo
- Publication number
- KR20010064492A KR20010064492A KR1019990064695A KR19990064695A KR20010064492A KR 20010064492 A KR20010064492 A KR 20010064492A KR 1019990064695 A KR1019990064695 A KR 1019990064695A KR 19990064695 A KR19990064695 A KR 19990064695A KR 20010064492 A KR20010064492 A KR 20010064492A
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- bank
- fuse
- refreshed
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40618—Refresh operations over multiple banks or interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 메모리의 리프레시 제어 회로에 관한 것으로, 종래 기술에 있어서 기본적인 사양보다 리프래시 특성이 좋은 메모리를 사용함에도 불구하고 정해진 리프레시 주기에 모든 뱅크에 대해 리프레시를 수행함으로써, 상기 리프레시 수행시 전류의 최고치가 뱅크수에 따라 일반적인 읽기/쓰기동작때의 전류 최고치보다 배수로 증가함에 따라 상기 메모리의 전체 소비 전력이 증가하여 저전력의 소비를 요구하는 시스템의 적용이 곤란하고, 상기 리프레시를 수행하는 동안 전류가 갑작스럽게 증가함에 따라 시스템에 이상이 발생될 가능성이 높아져 신뢰도가 떨어지게 되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 기본적인 사양보다 좋은 리프래시 특성을 갖는 메모리를 적용하여 사용시 정해진 리프레시 주기에 최소한의 뱅크와 어드레스만을 리프레시하도록 설정함으로써, 상기 리프레시 최대 전류 및 평균 전류를 줄여 전류의 갑작스런 증가를 방지하여 시스템의 신뢰도를 향상시키고, 또한, 전력 소비를 최소화하여 저전력의 소비를 요구하는 시스템에 적용가능한 효과가 있다.
Description
본 발명은 메모리의 리프레시 제어 회로에 관한 것으로, 특히 디램과 같이 리프레시가 필요한 메모리에 있어서 사용된 메모리의 데이터 보존 능력(Data Retention Capability)이 적용된 시스템의 사양보다 좋은 경우, 리프레시 동작 주기에서 리프레시 되는 뱅크의 수를 조절하여 리프레시 전류 및 전력 소비를 최소화한 메모리의 리프레시 제어 회로에 관한 것이다.
일반적인 디램의 리프래시 동작은 크게 외부의 메모리 제어기에서 인가되는 리프레시 명령에 의해 강제적으로 리프래시 동작을 수행하는 자동 리프래시와 상기 메모리 제어기의 명령에 의해 주기적으로 자동으로 외부 명령없이 리프래시를 수행하는 셀프 리프래시로 크게 나눈다.
도 1은 종래 메모리의 리프레시 제어 회로의 구성을 보인 블록도로서, 이에 도시된 바와 같이 외부의 리프레시 명령에 의해 소정 주기로 리프래시 동작을 수행하는 셀프 리프래시 제어부(10)와; 외부 리프레시 명령에 의해 강제적으로 리프레시 동작을 수행하는 자동 리프레시 제어부(20)와; 상기 셀프 및 자동 리프레시 제어부(10)(20)의 제어신호에 의해 리프래시할 어드레스(X-ADDR)를 출력하는 리프래시 카운터(30)와; 상기 셀프 및 자동 리프레시 제어부(10)(20)의 제어신호에 의해 모든 뱅크를 선택하는 뱅크 선택 신호(Selected Bank(s))를 출력하는 뱅크 선택부(40)로 구성되며, 이와 같이 구성된 종래 기술에 따른 동작과정을 첨부한 도2를 참조하여 상세히 설명한다.
외부의 메모리 제어기(미도시)에서 셀프 리프레시를 할 것인지 자동 리프레시를 할 것인지를 판단하게 되며, 우선, 자동 리프레시의 경우, 상기 메모리 제어기는 도 2의 (a)와 같은 소정주기(tRefSpec)의 리프레시 명령을 자동 리프레시 제어부(20)로 출력하게 되고, 이에 상기 자동 리프레시 제어부(20)는 강제적으로 리프레시 동작을 수행하기 위한 제어신호를 리프레시 카운터(30)와 뱅크 선택부(40)로 출력하게 된다.
즉, 상기 리프레시 명령을 입력받은 상기 자동 리프레시 제어부(20)에서 출력되는 도 2의 (b)와 같은 제어신호를 입력받은 리프레시 카운터(30)는 리프래시할 어드레스(X-ADDR)를 도 2의 (c)와 같이 출력하게 되고, 또한, 상기 자동 리프레시 제어부(10)(20)의 제어신호를 입력받은 뱅크 선택부(40)는 도 2의 (d)와 같이 모든 뱅크를 선택하는 뱅크 선택 신호(Selected Back(s))를 출력하게 된다.
그리고, 셀프 리프레시의 동작도 상기 자동 리프레시과 동일하게 동작한다.
즉, 상기 메모리 제어기의 제어를 받아 셀프 리프레시 동작을 수행하도록 설정된 상기 셀프 리프레시 제어부(10)는 이후 상기 메모리 제어기의 리프레시 명령이 없이도 주기적으로 리프래시를 수행하도록 상기 리프레시 카운터(30) 및 뱅크 선택부(40)를 제어하여 뱅크 선택 신호(Selected Back(s)) 및 리프래시할 어드레스(X-ADDR)를 출력하여 모든 뱅크의 해당 어드레스를 리프레시하게 된다.
상기와 같이 종래의 기술에 있어서 기본적인 사양보다 리프래시 특성이 좋은 메모리를 사용함에도 불구하고 정해진 리프레시 주기에 모든 뱅크에 대해 리프레시를 수행함으로써, 상기 리프레시 수행시 전류의 최고치가 뱅크수에 따라 일반적인 읽기/쓰기동작때의 전류 최고치보다 배수로 증가함에 따라 상기 메모리의 전체 소비 전력이 증가하여 저전력의 소비를 요구하는 시스템의 적용이 곤란하고, 상기 리프레시를 수행하는 동안 전류가 갑작스럽게 증가함에 따라 시스템에 이상이 발생될 가능성이 높아져 신뢰도가 떨어지게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 데이터 보존 능력이 적용된 시스템의 사양보다 좋은 메모리의 경우 상기 정해진 리프레시 동작 주기에서 리프레시 되는 뱅크의 수 및 어드레스를 최소한으로 조절하여 리프레시 전류 및 전력 소비를 최소화한 메모리의 리프레시 제어 회로를 제공함에 그 목적이 있다.
도 1은 종래 메모리의 리프레시 제어 회로의 구성을 보인 블록도.
도 2는 도 1에 의한 각 부의 입출력 신호의 타이밍도.
도 3은 본 발명 메모리의 리프레시 제어 회로의 구성을 보인 블록도.
도 4 내지 도 6은 각기 도 3에서 퓨즈부의 퓨즈값에 따른 각부 입출력 신호의 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
100 : 퓨즈부 110 : 셀프 리프래시 제어부
120 : 자동 리프래시 제어부 130 : 리프래시 카운터
140 : 뱅크 선택부
상기와 같은 목적을 달성하기 위한 본 발명의 구성은 퓨즈 절단의 조합에 의해 리프레시할 뱅크 수와 어드레스를 선택하는 퓨즈부와; 외부의 리프레시 명령에 의해 소정 주기로 상기 퓨즈부의 퓨즈값을 통해 설정된 리프레시할 뱅크의 해당 어드레스를 리프래시하는 동작을 제어하는 셀프 리프래시 제어부와; 외부 리프레시 명령에 의해 강제적으로 상기 퓨즈부의 퓨즈값을 통해 설정된 리프레시할 뱅크의 해당 어드레스를 리프레시하는 동작을 제어하는 자동 리프레시 제어부와; 상기 셀프 및 자동 리프레시 제어부의 제어신호에 의해 리프래시할 어드레스를 선택적으로 출력하는 리프래시 카운터와; 상기 셀프 및 자동 리프레시 제어부의 제어신호에 의해 리프래시할 뱅크를 선택하는 뱅크 선택 신호를 출력하는 뱅크 선택부로 구성하여 된 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예에 대한 동작과 작용효과를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명 메모리의 리프레시 제어 회로의 구성을 보인 블록도로서, 이에 도시한 바와 같이 리프레시 시간 특성에 따라 퓨즈 절단의 조합에 의해 리프레시할 뱅크 수와 어드레스를 선택하는 퓨즈부(100)와; 외부의 리프레시 명령에 의해 소정 주기로 자동으로 상기 퓨즈부(100)의 퓨즈값을 통해 리프레시할 뱅크의 해당 어드레스를 리프래시하는 동작을 제어하는 셀프 리프래시 제어부(110)와; 외부 리프레시 명령에 의해 강제적으로 상기 퓨즈부(100)의 퓨즈값을 통해 리프레시할 뱅크의 해당 어드레스를 선택하여 리프레시하는 동작을 제어하는 자동 리프레시 제어부(120)와; 상기 셀프 및 자동 리프레시 제어부(110)(120)의 제어신호에 의해 리프래시할 어드레스(X-ADDR)를 선택적으로 출력하는 리프래시 카운터(130)와; 상기 셀프 및 자동 리프레시 제어부(100)(110)의 제어신호에 의해 리프래시할 뱅크를 선택하는 뱅크 선택 신호(Selected Bank(s))를 출력하는 뱅크 선택부(140)로 구성하며, 이와 같이 구성한 본 발명에 따른 동작과정을 첨부한 도 4 내지 도 6을 참조하여 상세히 설명한다.
디램과 같이 리프레시가 요구되는 메모리의 경우, 제조 과정에서 여러가지 요인에 의해 데이터 보존 능력이 칩별로 서로 다르게 나타나며, 이에 따라 서로 다른 데이터 보존 능력을 가지는 칩들중 기본적인 사양보다 우수한 칩에 대해서 리프래시 최대 및 평균 전류를 감소시킬 필요성이 있다.
따라서, 제조하여 시스템 적용시 상기 리프레시 시간 특성이 적용된 시스템 사양의 1∼2배인지, 2∼4배인지, 4∼8배인지, 8배이상 인지를 판단하여 퓨즈부(100)에 저장한다.
우선, 외부 메모리 제어기(미도시)에 의해 자동 리프레시 제어부(120)에서 메모리를 리프레시하는 자동 리프레시 동작이고 상기 리프레시 시간 특성이 사양의 1∼2배인 경우의 동작은 종래 도 1과 동일하게 동작한다.
즉, 퓨즈부(100)에 퓨즈값을 모든 뱅크를 선택하여 리프레시하도록 설정하면, 소정주기(tRefSpec)의 리프레시 명령을 입력받은 상기 자동 리프레시 제어부(110)에서 출력되는 제어신호를 입력받은 리프레시 카운터(120)는 리프래시할 어드레스(X-ADDR)를 출력하고, 상기 자동 리프레시 제어부(110)의 제어신호를 입력받은 뱅크 선택부(130)는 모든 뱅크를 선택하는 뱅크 선택 신호(Selected Bank(s))를 출력한다.
그리고, 상기 리프레시 시간 특성이 사양의 2∼4배인 경우, 상기 퓨즈부(100)에 리프레시 요구시 한번에 하나의 어드레스에 대해 2개의 뱅크를 교번으로 선택하도록 퓨즈값을 설정하고, 도 4의 (a)와 같이 소정주기(tRefSpec)의 리프레시 명령 인가시 상기 자동 리프레시 제어부(120)는 도 4의 (b)와 같이 상기 리프레시 카운터(130) 및 뱅크 선택부(140)로 제어신호를 출력하고, 이에 상기 리프레시 카운터(130) 및 뱅크 선택부(140)는 각기 도 4의 (c) 및 (d)와 같이 어드레스(X-ADDR) 및 뱅크 선택 신호(Selected Bank(s))를 출력한다.
이에 두번의 리프레시 명령 인가시 모든 뱅크의 해당 어드레스를 리프레시하고, 이에 리프레시 최대 전류 및 평균 전류가 절반으로 감소함에 따라 전체적인 전력 소모도 절반으로 감소한다.
그리고, 상기 리프레시 시간 특성이 사양의 4∼8배인 경우, 상기 퓨즈부(100)에 하나의 어드레스에 대해 하나의 뱅크를 순차적으로 선택하도록 퓨즈값을 설정하고, 도 5의 (a)와 같이 소정주기(tRefSpec)의 리프레시 명령 인가시 상기 자동 리프레시 제어부(120)는 도 5의 (b)와 같이 상기 리프레시 카운터(130) 및 뱅크 선택부(140)로 제어신호를 출력하고, 이에 상기 리프레시 카운터(130) 및 뱅크 선택부(140)에서 각기 도 5의 (c) 및 (d)와 같이 어드레스(X-ADDR) 및 뱅크 선택 신호(Selected Bank(s))를 출력함에 따라 4번의 리프레시 명령 인가시 모든 뱅크의 해당 어드레스를 리프레시한다.
이에 리프레시 최대 전류 및 평균 전류가 1/4로 감소함에 따라 전체적인 전력 소모도 1/4로 감소한다.
그리고, 상기 리프레시 시간 특성이 사양의 8∼12배인 경우, 상기 퓨즈부(100)에 두번의 리프레시 요구시 하나의 어드레스에 대해 하나의 뱅크를 선택하도록 퓨즈값을 설정한다.
따라서, 도 6의 (a)와 같이 소정주기(tRefSpec)의 리프레시 명령 인가시 상기 자동 리프레시 제어부(120)는 도 6의 (b)와 같이 상기 리프레시 카운터(130) 및 뱅크 선택부(140)로 제어신호를 출력하고, 이에 상기 리프레시 카운터(130) 및 뱅크 선택부(140)에서 각기 도 6의 (c) 및 (d)와 같이 어드레스(X-ADDR) 및 뱅크 선택 신호(Selected Bank(s))를 출력함에 따라 8번의 리프레시 명령 인가시 모든 뱅크의 해당 어드레스를 리프레시하고, 이에 전체적인 최대 및 평균 전류와 전체 전력 소모를 1/8수준으로 감소시킨다.
또한, 사양보다 12배이상 리프레시 시간 특성이 좋은 경우, 상기 1/12수준이하로 리프레시 최대/평균 전류 및 전체 전력 소모를 감소시키기 위하여 선택되는 뱅크의 수와 어드레스를 줄인다.
상기에서 상세히 설명한 바와 같이, 본 발명은 기본적인 사양보다 좋은 리프래시 특성을 갖는 메모리를 적용하여 사용시 정해진 리프레시 주기에 최소한의 뱅크와 어드레스만을 리프레시하도록 설정함으로써, 상기 리프레시 최대 전류 및 평균 전류를 줄여 전류의 갑작스런 증가를 방지하여 시스템의 신뢰도를 향상시키고, 또한, 전력 소비를 최소화하여 저전력의 소비를 요구하는 시스템에 적용가능한 효과가 있다.
Claims (2)
- 퓨즈 절단의 조합에 의해 리프레시할 뱅크 수와 어드레스를 선택하는 퓨즈부와; 외부의 리프레시 명령에 의해 소정 주기로 상기 퓨즈부의 퓨즈값을 통해 설정된 리프레시할 뱅크의 해당 어드레스를 리프래시하는 동작을 제어하는 셀프 리프래시 제어부와; 외부 리프레시 명령에 의해 강제적으로 상기 퓨즈부의 퓨즈값을 통해 설정된 리프레시할 뱅크의 해당 어드레스를 리프레시하는 동작을 제어하는 자동 리프레시 제어부와; 상기 셀프 및 자동 리프레시 제어부의 제어신호에 의해 리프래시할 어드레스를 선택적으로 출력하는 리프래시 카운터와; 상기 셀프 및 자동 리프레시 제어부의 제어신호에 의해 리프래시할 뱅크를 선택하는 뱅크 선택 신호를 출력하는 뱅크 선택부로 구성하여 된 것을 특징으로 하는 메모리의 리프레시 제어 회로.
- 제1항에 있어서, 상기 퓨즈부는 리프레시 시간 특성이 사양의 4배인 경우 리프레시 요구시 한번에 하나의 어드레스에 대해 2개의 뱅크를 교번으로 선택하도록 퓨즈값을 설정하고, 사양의 8배인 경우 리프레시 요구시 하나의 어드레스에 대해 하나의 뱅크를 순차적으로 선택하도록 퓨즈값을 설정하고, 사양의 8배이상인 경우 두번의 리프레시 요구시 하나의 어드레스에 대해 하나의 뱅크를 선택하도록 퓨즈값을 설정하도록 한 것을 특징으로 하는 메모리의 리프레시 제어 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064695A KR20010064492A (ko) | 1999-12-29 | 1999-12-29 | 메모리의 리프레시 제어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064695A KR20010064492A (ko) | 1999-12-29 | 1999-12-29 | 메모리의 리프레시 제어 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010064492A true KR20010064492A (ko) | 2001-07-09 |
Family
ID=19631964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064695A KR20010064492A (ko) | 1999-12-29 | 1999-12-29 | 메모리의 리프레시 제어 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010064492A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030010466A (ko) * | 2001-06-07 | 2003-02-05 | 미쓰비시덴키 가부시키가이샤 | 리프레시 동작 시의 소비 전력이 감소된 반도체 기억 장치 |
-
1999
- 1999-12-29 KR KR1019990064695A patent/KR20010064492A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030010466A (ko) * | 2001-06-07 | 2003-02-05 | 미쓰비시덴키 가부시키가이샤 | 리프레시 동작 시의 소비 전력이 감소된 반도체 기억 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7200062B2 (en) | Method and system for reducing the peak current in refreshing dynamic random access memory devices | |
| US7697360B2 (en) | Semiconductor device | |
| US20100128547A1 (en) | Semiconductor memory device and refresh control method of memory system | |
| US6883061B2 (en) | Electronic system and refresh method | |
| US6603701B2 (en) | Semiconductor memory apparatus having cell blocks and column drivers with a column address decoding module and a column drive enable signal generation module arranged to effectively reduce chip size | |
| US5075886A (en) | Refresh control circuit of pseudo static random access memory and pseudo static random access memory apparatus | |
| US7180808B2 (en) | Semiconductor memory device for performing refresh operation | |
| US20070008799A1 (en) | Semiconductor device | |
| US7471587B2 (en) | Semiconductor memory | |
| US20060104139A1 (en) | Method of refreshing a memory device utilizing PASR and piled refresh schemes | |
| US20030081483A1 (en) | Dram refresh command operation | |
| US5251178A (en) | Low-power integrated circuit memory | |
| KR19990078379A (ko) | 디코딩 오토리프레시 모드를 가지는 디램 | |
| US5831922A (en) | Semiconductor device having a refresh device of a noise reduction type | |
| US20030218929A1 (en) | Circuit configuration having a flow controller, integrated memory device, and test configuration having such a circuit configuration | |
| JP2002358780A (ja) | ダイナミックメモリにおけるリフレッシュ方法 | |
| JP4191018B2 (ja) | 半導体記憶装置のリフレッシュ制御方式 | |
| US5295110A (en) | Semiconductor memory device incorporated with self-refresh circuit | |
| US6400631B1 (en) | Circuit, system and method for executing a refresh in an active memory bank | |
| US10741235B2 (en) | Refresh address controlling scheme based on refresh counter and mask circuit | |
| CN103065676A (zh) | 半导体装置的刷新控制电路和方法 | |
| US6311250B1 (en) | Computer memory controller with self refresh performed during memory back-up operation in case of power failure | |
| KR20010064492A (ko) | 메모리의 리프레시 제어 회로 | |
| US20030086325A1 (en) | Dram partial refresh circuits and methods | |
| US20160027491A1 (en) | Refresh circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |