KR20010064075A - A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer - Google Patents

A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer Download PDF

Info

Publication number
KR20010064075A
KR20010064075A KR1019990062195A KR19990062195A KR20010064075A KR 20010064075 A KR20010064075 A KR 20010064075A KR 1019990062195 A KR1019990062195 A KR 1019990062195A KR 19990062195 A KR19990062195 A KR 19990062195A KR 20010064075 A KR20010064075 A KR 20010064075A
Authority
KR
South Korea
Prior art keywords
film
etching
layer
metal cover
semiconductor device
Prior art date
Application number
KR1019990062195A
Other languages
Korean (ko)
Other versions
KR100349643B1 (en
Inventor
서대영
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062195A priority Critical patent/KR100349643B1/en
Publication of KR20010064075A publication Critical patent/KR20010064075A/en
Application granted granted Critical
Publication of KR100349643B1 publication Critical patent/KR100349643B1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1441—Ferroelectric RAM [FeRAM or FRAM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for manufacturing a semiconductor device having a passivation structure using titanium as a metal cover layer is provided to simplify a manufacturing process and to shorten an interval for a manufacturing process, by performing an in-situ process in an apparatus for etching an insulation layer, and by performing a cleaning process necessary for an etching process. CONSTITUTION: A metal interconnection is formed on a lower layer(20) including a ferroelectric capacitor. A lower oxide layer, a metal cover Ti layer(23), an upper oxide layer and a silicon nitride layer(25) are sequentially formed on the entire structure having the metal interconnection. The silicon nitride layer and the upper oxide layer in a pad contact region are selectively etched in an apparatus for etching an insulation layer. The exposed metal cover Ti layer is transformed to a TiOx layer. The TiOx layer is selectively etched in the apparatus for etching the insulation layer. The exposed lower oxide layer is selectively etched in the apparatus for etching the insulation layer.

Description

티타늄을 메탈 커버층으로 사용한 패시베이션 구조를 가지는 반도체 소자 제조방법{A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer}A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer}

본 발명은 반도체 제조 기술에 관한 것으로, 특히 DRAM, 강유전체 메모리(FeRAM) 등과 같이 강유전체 캐패시터를 적용할 수 있는 반도체 소자의 패시베이션 구조 형성 및 패드 식각 공정에 관한 것이며, 더 자세히는 티타늄을 메탈 커버층(metal cover layer)으로 사용한 패시베이션 구조를 가지는 반도체 소자 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a passivation structure formation and pad etching process of a semiconductor device to which ferroelectric capacitors, such as DRAM and ferroelectric memory (FeRAM), can be applied. It relates to a semiconductor device manufacturing method having a passivation structure used as a metal cover layer).

통상적으로, 반도체 소자 제조 공정 중 금속 배선 공정을 마치게 되면 패시베이션 공정을 실시하고 있다.Usually, the passivation process is performed when the metal wiring process is completed during the semiconductor device manufacturing process.

초기 FeRAM에서는 패시베이션 공정에서 일반 DRAM에서와 마찬가지로 실리콘산화막과 실리콘질화막의 이중 절연막을 사용하였다. 그러나, 이 경우 강유전체 캐패시터의 캐패시턴스(Capacitance)가 심하게 열화되는 현상이 발생하였다. 이러한 강유전체 캐패시터의 캐패시턴스 열화는 수소 효과(Hydrogen Effect)로 설명하고 있다. 강유전체 캐패시터를 포함하는 DRAM, FeRAM 등의 소자 제조시 넷 다이 공정이 완료되면 소자 특성 개선을 위하여 수소 분위기에서의 열처리를 실시하고 있는데, 지금까지도 정확한 메커니즘은 밝혀진 바 없으나 강유전체 캐패시터의 캐패시턴스가 심하게 열화되는 현상이 있었다. 이러한 캐패시턴스 열화 현상은 커버 메탈층을 사용함으로써 개선할 수 있었는데, 그 중에서도 티타늄(Ti)이 가장 큰 효과를 발휘하는 것으로 확인되었다.Early FeRAM used a double insulating film of silicon oxide film and silicon nitride film in the passivation process as in the conventional DRAM. However, in this case, a phenomenon in which the capacitance of the ferroelectric capacitor deteriorates badly occurs. Capacitance deterioration of such ferroelectric capacitors is explained by the hydrogen effect. In the manufacture of DRAM, FeRAM, etc., including ferroelectric capacitors, when the net die process is completed, heat treatment is performed in a hydrogen atmosphere to improve device characteristics. Until now, the exact mechanism has not been revealed, but the capacitance of ferroelectric capacitors is severely degraded. There was a phenomenon. The capacitance deterioration phenomenon could be improved by using a cover metal layer, and among them, titanium (Ti) was found to exhibit the greatest effect.

첨부된 도면 도 1a 내지 도 1c는 종래기술에 따른 패시베이션 구조 형성 및 패드 식각 공정을 도시한 것으로, 이하 이를 참조하여 종래기술을 살펴본다.1A to 1C illustrate a passivation structure formation and pad etching process according to the prior art, and a description of the prior art will be given below.

우선, 도 1a에 도시된 바와 같이 강유전체 캐패시터(도시되지 않음)를 포함하는 소정의 하부층(10) 상에 최종 금속배선(11)을 형성하고 나서, 하부 실리콘산화막(12) 및 메탈 커버 Ti막(13)을 차례로 증착하고, 패드 콘택 마스크 공정을 통해 포토레지스트 패턴(14)을 형성한 다음, 금속 식각 장비에서 포토레지스트 패턴(14)을 식각 마스크로 사용하여 Ti막(13)을 선택 식각한다.First, as shown in FIG. 1A, the final metal wiring 11 is formed on a predetermined lower layer 10 including a ferroelectric capacitor (not shown), and then the lower silicon oxide film 12 and the metal cover Ti film ( 13) are sequentially deposited, the photoresist pattern 14 is formed through a pad contact mask process, and then the Ti film 13 is selectively etched using the photoresist pattern 14 as an etching mask in a metal etching apparatus.

다음으로, 도 1b에 도시된 바와 같이 포토레지스트 패턴(14)을 제거하고, 상부 실리콘산화막(15) 및 실리콘질화막(16)을 차례로 증착한 다음, 다시 패드 콘택 마스크 공정을 실시하여 포토레지스트 패턴(17)을 형성한다.Next, as shown in FIG. 1B, the photoresist pattern 14 is removed, the upper silicon oxide layer 15 and the silicon nitride layer 16 are sequentially deposited, and then a pad contact mask process is performed again to form a photoresist pattern ( 17).

이어서, 도 1c에 도시된 바와 같이 절연막 식각 장비에서 포토레지스트 패턴(17)을 식각 마스크로 사용하여 실리콘질화막(16), 상부 실리콘산화막(15), 하부 실리콘산화막(12)을 선택 식각하고, 포토레지스트 패턴(17)을 제거하여 패드 식각을 완료한다.Subsequently, as illustrated in FIG. 1C, the silicon nitride film 16, the upper silicon oxide film 15, and the lower silicon oxide film 12 are selectively etched using the photoresist pattern 17 as an etching mask in the insulating film etching equipment. The resist pattern 17 is removed to complete the pad etching.

커버 메탈을 사용하지 않는 기존의 패시베이션 구조(실리콘산화막/실리콘질화막)의 패드 식각시에는 절연막 식각 장비에서 한 번에 식각을 수행할 수 있었다.In the case of pad etching of a conventional passivation structure (silicon oxide film / silicon nitride film) that does not use a cover metal, it was possible to perform etching at a time by using an insulating film etching equipment.

그러나, 상기와 같이 절연막 사이에 메탈 커버 Ti막(13)을 적용하는 경우에는 패드 식각 공정을 하나의 식각 장비에서 수행하지 못하게 된다. 이에 따라 종래에는 상기와 같이 마스크 공정을 두 번 실시하고, 금속 식각 장비 및 절연막 식각 장비 각각에서 두 차례의 식각 공정과 그에 수반되는 두 차례의 세정 공정을 수행해야 하므로, 공정이 복잡하고 공정시간이 많이 걸리는 문제점이 있었다.However, when the metal cover Ti layer 13 is applied between the insulating layers as described above, the pad etching process may not be performed in one etching apparatus. Accordingly, in the related art, since the mask process is performed twice as described above, two etching processes and two cleaning processes accompanying each of the metal etching equipment and the insulating film etching equipment must be performed. There was a lot of problems.

본 발명은 메탈 커버 Ti막을 적용한 패시베이션 구조의 패드 식각 공정시, 공정을 단순화하고 공정시간을 축소할 수 있는 반도체 소자 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor device capable of simplifying a process and reducing a process time in a pad etching process of a passivation structure using a metal cover Ti film.

도 1a 내지 도 1c는 종래기술에 따른 패시베이션 구조 형성 및 패드 식각 공정도.1A to 1C illustrate a passivation structure formation and pad etching process according to the prior art.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 패시베이션 구조 형성 및 패드 식각 공정도.2A to 2E are passivation structure formation and pad etching process diagrams according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20 : 하부층 21 : 최종 금속배선20: lower layer 21: final metal wiring

22 : 하부 실리콘산화막 23 : 메탈 커버 Ti막22: lower silicon oxide film 23: metal cover Ti film

24 : 상부 실리콘산화막 25 : 실리콘질화막24: upper silicon oxide film 25: silicon nitride film

26 : 포토레지스트 패턴26: photoresist pattern

상기의 기술적 과제를 해결하기 위한 본 발명의 특징적인 반도체 소자 제조방법은, 강유전체 캐패시터를 포함하는 하부층 상에 금속배선을 형성하는 제1 단계; 상기 금속배선이 형성된 전체 구조 상부에 하부 산화막, 메탈 커버 Ti막, 상부 산화막, 실리콘질화막을 차례로 형성하는 제2 단계; 상기 제2 단계 수행 후, 절연막 식각 장비에서 패드 콘택 영역의 상기 실리콘질화막 및 상기 상부 산화막을 선택 식각하는 제3 단계; 상기 제3 단계 수행 후, 노출된 상기 메탈 커버 Ti막을 TiOx막으로 개질시키는 제4 단계; 상기 TiOx막을 상기 절연막 식각 장비에서 선택 식각하는 제5 단계; 및 상기 제5 단계 수행 후, 상기 절연막 식각 장비에서 노출된 상기 하부 산화막을 선택 식각하는 제6 단계를 포함하여 이루어진다.A characteristic semiconductor device manufacturing method of the present invention for solving the above technical problem, the first step of forming a metal wiring on the lower layer including a ferroelectric capacitor; A second step of sequentially forming a lower oxide film, a metal cover Ti film, an upper oxide film, and a silicon nitride film on the entire structure where the metal wiring is formed; A third step of selectively etching the silicon nitride film and the upper oxide film of the pad contact region after performing the second step; A fourth step of modifying the exposed metal cover Ti film with a TiO x film after performing the third step; A fifth step of selectively etching the TiO x film in the insulating film etching equipment; And performing a sixth step of selectively etching the lower oxide film exposed by the insulating film etching equipment after performing the fifth step.

또한 본 발명은, 강유전체 캐패시터를 포함하는 하부층 상에 금속배선을 형성하는 제1 단계; 상기 금속배선이 형성된 전체 구조 상부에 하부 산화막, 메탈 커버 Ti막, 상부 산화막, 실리콘질화막을 차례로 형성하는 제2 단계; 상기 제2 단계 수행 후, 절연막 식각 장비에서 패드 콘택 영역의 상기 실리콘질화막 및 상기 상부산화막을 선택 식각하는 제3 단계; 상기 제3 단계 수행 후, 노출된 상기 메탈 커버 Ti막을 TiNx막으로 개질시키는 제4 단계; 상기 TiNx막을 상기 절연막 식각 장비에서 선택 식각하는 제5 단계; 및 상기 제5 단계 수행 후, 상기 절연막 식각 장비에서 노출된 상기 하부 산화막을 선택 식각하는 제6 단계를 포함하여 이루어진다.In another aspect, the present invention, the first step of forming a metal wiring on the lower layer including a ferroelectric capacitor; A second step of sequentially forming a lower oxide film, a metal cover Ti film, an upper oxide film, and a silicon nitride film on the entire structure where the metal wiring is formed; A third step of selectively etching the silicon nitride film and the upper oxide film of the pad contact region after performing the second step; A fourth step of modifying the exposed metal cover Ti film with a TiN x film after performing the third step; A fifth step of selectively etching the TiN x film in the insulating film etching equipment; And performing a sixth step of selectively etching the lower oxide film exposed by the insulating film etching equipment after performing the fifth step.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

첨부된 도면 도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 패시베이션 구조 형성 및 패드 식각 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.2A to 2E illustrate a passivation structure formation and pad etching process according to an embodiment of the present invention, which will be described below with reference to the drawings.

본 실시예에 따른 패시베이션 구조 형성 및 패드 식각 공정은, 우선 도 2a에 도시된 바와 같이 강유전체 캐패시터(도시되지 않음)를 포함하는 소정의 하부층(20) 상에 최종 금속배선(21)을 형성하고 나서, 하부 실리콘산화막(22), 메탈 커버 Ti막(23), 상부 실리콘산화막(24) 및 실리콘질화막(25)을 차례로 증착하고, 패드 콘택 마스크 공정을 통해 포토레지스트 패턴(26)을 형성한다.In the passivation structure formation and pad etching process according to the present embodiment, first, as shown in FIG. 2A, the final metal wiring 21 is formed on a predetermined lower layer 20 including a ferroelectric capacitor (not shown). The lower silicon oxide film 22, the metal cover Ti film 23, the upper silicon oxide film 24, and the silicon nitride film 25 are sequentially deposited, and the photoresist pattern 26 is formed through a pad contact mask process.

다음으로, 도 2b에 도시된 바와 같이 절연막 식각 장비 내에서 포토레지스트 패턴(26)을 식각 마스크로 사용하여 실리콘질화막(25) 및 상부 실리콘산화막(24)을 차례로 선택 식각한다.Next, as illustrated in FIG. 2B, the silicon nitride film 25 and the upper silicon oxide film 24 are selectively etched using the photoresist pattern 26 as an etching mask in the insulating film etching equipment.

계속하여, 도 2c에 도시된 바와 같이 산소계 가스를 사용하여 노출된Ti막(23)을 TiOx막(23a)으로 개질시킨다. 이때, 산소계 가스를 사용한 플라즈마 처리나 산소계 가스 분위기에서의 열처리가 모두 적용 가능하며, 이러한 처리는 절연막 식각 장비에서 인-시츄(in-situ)로 진행할 수 있다.Subsequently, as shown in Fig. 2C, the exposed Ti film 23 is modified to an TiO x film 23a using an oxygen-based gas. In this case, both plasma treatment using an oxygen-based gas or heat treatment in an oxygen-based gas atmosphere may be applied, and the treatment may be performed in-situ in the insulating film etching equipment.

이어서, 도 2d에 도시된 바와 같이 동일 절연막 식각 장비에서 TiOx막(23a)을 식각한다. TiOx막(23a)은 Ti막(23)과 달리 절연막 식각 장비에서 용이하게 식각이 가능하다.Subsequently, as illustrated in FIG. 2D, the TiO x film 23a is etched in the same insulating film etching equipment. Unlike the Ti film 23, the TiO x film 23a can be easily etched by an insulating film etching equipment.

계속하여, 도 2e에 도시된 바와 같이 동일 절연막 식각 장비에서 노출된 하부 실리콘산화막(22)을 식각하여 패드 식각을 완료한다.Subsequently, as illustrated in FIG. 2E, the lower silicon oxide layer 22 exposed by the same insulation layer etching equipment is etched to complete the pad etching.

본 발명의 다른 실시예는 메탈 커버 Ti막(23)을 TiOx막(23a)으로 개질시키지 않고, 질소 가스를 사용하여 TiNx막으로 개질한 후 절연막 식각 장비에서 식각하는 것이다. TiNx막 역시 절연막 식각 장비에서 용이하게 식각할 수 있다.Another embodiment of the present invention is to modify the metal cover Ti film 23 to the TiN x film using nitrogen gas, without modifying the TiO x film 23a, and then etching in the insulating film etching equipment. TiN x films can also be easily etched in insulating film etching equipment.

상기와 같이 본 발명은 절연막 식각 장비 내에서 식각이 용이한 Ti막을 TiOx막 또는 TiNx막으로 개질하여 하나의 식각 장비(절연막 식각 장비) 내에서 패드 식각 공정을 수행할 수 있다. 이에 따라 본 발명에서는 패드 식각시 한 번의 마스크 공정만을 실시하여 공정을 단순화하고, 패드 식각에 소요되는 시간을 단축시킬 수 있다.As described above, the present invention may perform a pad etching process in one etching equipment (insulation film etching equipment) by modifying a Ti film, which is easily etched in the insulating film etching equipment, into a TiO x film or a TiN x film. Accordingly, in the present invention, only one mask process may be performed during the pad etching, thereby simplifying the process and reducing the time required for the pad etching.

개질 과정을 거치지 않고 TiNx나 TiOx자체를 증착하는 경우를 생각해 볼 수있으나, TiNx나 TiOx는 커버링 효과가 없다.Although TiN x or TiO x itself may be deposited without modification, TiN x or TiO x may not have a covering effect.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

예컨대, 전술한 실시예에서는 하부 절연막으로 실리콘산화막을 사용하고, 상부 절연막으로 실리콘산화막/실리콘질화막을 사용하는 경우를 일례로 들어 설명하였으나, 패시베이션 효과에 영향을 미치지 않는 범위 내에서 그 구성에 변경을 가할 수 있다.For example, in the above-described embodiment, a case where a silicon oxide film is used as the lower insulating film and a silicon oxide film / silicon nitride film is used as the upper insulating film has been described as an example. However, the configuration may be changed within a range that does not affect the passivation effect. Can be added.

전술한 본 발명은 패드 식각시 마스크 공정을 일회로 제한하고, 하나의 절연막 식각 장비에서 인-시츄 공정을 실시할 수 있으며, 식각 공정에 수반되는 세정 공정을 일회로 제한할 수 있어 공정을 단순화하고 공정에 소요되는 시간을 단축할 수 있는 효과가 있다.According to the present invention, the mask process may be limited to one time during the pad etching, the in-situ process may be performed in one insulating film etching equipment, and the cleaning process accompanying the etching process may be limited to one time. There is an effect that can reduce the time required for the process.

Claims (8)

강유전체 캐패시터를 포함하는 하부층 상에 금속배선을 형성하는 제1 단계;A first step of forming a metal wiring on the lower layer including the ferroelectric capacitor; 상기 금속배선이 형성된 전체 구조 상부에 하부 산화막, 메탈 커버 Ti막, 상부 산화막, 실리콘질화막을 차례로 형성하는 제2 단계;A second step of sequentially forming a lower oxide film, a metal cover Ti film, an upper oxide film, and a silicon nitride film on the entire structure where the metal wiring is formed; 상기 제2 단계 수행 후, 절연막 식각 장비에서 패드 콘택 영역의 상기 실리콘질화막 및 상기 상부 산화막을 선택 식각하는 제3 단계;A third step of selectively etching the silicon nitride film and the upper oxide film of the pad contact region after performing the second step; 상기 제3 단계 수행 후, 노출된 상기 메탈 커버 Ti막을 TiOx막으로 개질시키는 제4 단계;A fourth step of modifying the exposed metal cover Ti film with a TiO x film after performing the third step; 상기 TiOx막을 상기 절연막 식각 장비에서 선택 식각하는 제5 단계; 및A fifth step of selectively etching the TiO x film in the insulating film etching equipment; And 상기 제5 단계 수행 후, 상기 절연막 식각 장비에서 노출된 상기 하부 산화막을 선택 식각하는 제6 단계A sixth step of selectively etching the lower oxide film exposed by the insulating film etching equipment after performing the fifth step; 를 포함하여 이루어진 반도체 소자 제조방법.Semiconductor device manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 제4 단계는,The fourth step, 상기 절연막 식각 장비에서 수행되는 것을 특징으로 하는 반도체 소자 제조방법.The method of manufacturing a semiconductor device, characterized in that performed in the insulating film etching equipment. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 TiOx막은,The TiO x film is, 상기 Ti막을 산소계 가스 분위기에서 열처리하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.The Ti film is formed by heat treatment in an oxygen-based gas atmosphere. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 TiOx막은,The TiO x film is, 상기 Ti막을 산소계 가스를 사용한 플라즈마 처리를 통해 형성하는 것을 특징으로 하는 반도체 소자 제조방법.The Ti film is formed by plasma treatment using an oxygen-based gas. 강유전체 캐패시터를 포함하는 하부층 상에 금속배선을 형성하는 제1 단계;A first step of forming a metal wiring on the lower layer including the ferroelectric capacitor; 상기 금속배선이 형성된 전체 구조 상부에 하부 산화막, 메탈 커버 Ti막, 상부 산화막, 실리콘질화막을 차례로 형성하는 제2 단계;A second step of sequentially forming a lower oxide film, a metal cover Ti film, an upper oxide film, and a silicon nitride film on the entire structure where the metal wiring is formed; 상기 제2 단계 수행 후, 절연막 식각 장비에서 패드 콘택 영역의 상기 실리콘질화막 및 상기 상부 산화막을 선택 식각하는 제3 단계;A third step of selectively etching the silicon nitride film and the upper oxide film of the pad contact region after performing the second step; 상기 제3 단계 수행 후, 노출된 상기 메탈 커버 Ti막을 TiNx막으로 개질시키는 제4 단계;A fourth step of modifying the exposed metal cover Ti film with a TiN x film after performing the third step; 상기 TiNx막을 상기 절연막 식각 장비에서 선택 식각하는 제5 단계; 및A fifth step of selectively etching the TiN x film in the insulating film etching equipment; And 상기 제5 단계 수행 후, 상기 절연막 식각 장비에서 노출된 상기 하부 산화막을 선택 식각하는 제6 단계A sixth step of selectively etching the lower oxide film exposed by the insulating film etching equipment after performing the fifth step; 를 포함하여 이루어진 반도체 소자 제조방법.Semiconductor device manufacturing method comprising a. 제5항에 있어서,The method of claim 5, 상기 제4 단계는,The fourth step, 상기 절연막 식각 장비에서 수행되는 것을 특징으로 하는 반도체 소자 제조방법.The method of manufacturing a semiconductor device, characterized in that performed in the insulating film etching equipment. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 TiNx막은,The TiN x film is, 상기 Ti막을 산소계 가스 분위기에서 열처리하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.The Ti film is formed by heat treatment in an oxygen-based gas atmosphere. 제5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 TiNx막은,The TiN x film is, 상기 Ti막을 산소계 가스를 사용한 플라즈마 처리를 통해 형성하는 것을 특징으로 하는 반도체 소자 제조방법.The Ti film is formed by plasma treatment using an oxygen-based gas.
KR1019990062195A 1999-12-24 1999-12-24 A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer KR100349643B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062195A KR100349643B1 (en) 1999-12-24 1999-12-24 A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062195A KR100349643B1 (en) 1999-12-24 1999-12-24 A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer

Publications (2)

Publication Number Publication Date
KR20010064075A true KR20010064075A (en) 2001-07-09
KR100349643B1 KR100349643B1 (en) 2002-08-22

Family

ID=19629748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062195A KR100349643B1 (en) 1999-12-24 1999-12-24 A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer

Country Status (1)

Country Link
KR (1) KR100349643B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697307B1 (en) * 2003-07-24 2007-03-22 강주훈 Fresh cap

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697307B1 (en) * 2003-07-24 2007-03-22 강주훈 Fresh cap

Also Published As

Publication number Publication date
KR100349643B1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
KR20040023297A (en) Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same
KR20040051288A (en) Method of manufacturing capacitor for semiconductor device
KR20030042678A (en) Method of manufacturing a flash memory device
KR20010109610A (en) A method for forming ferroelectric capacitor in semiconductor device
KR100329773B1 (en) Method for fabricating fram
JPH11307519A (en) Etching treatment method of tantalum oxide
KR100480469B1 (en) Method for manufacturing capacitor in a semiconductor device
KR100482029B1 (en) Method for forming mim capacitor
KR100349643B1 (en) A method for fabricating semiconductor device with passivation structure using titanium as metal cover layer
KR100232223B1 (en) Method of fabricating pt thin film for memory
KR20060102125A (en) Method for forming capacitor of semiconductor device
KR20060001362A (en) Capacitor of semiconudctor device and method of manufacturing the same
KR100482025B1 (en) Method of Manufacturing Semiconductor Device
KR100349692B1 (en) Method for etching passivation in ferroelectric memory device
KR100964116B1 (en) Method for fabricating of semiconductor device
KR100191464B1 (en) Method of fabricating a capacitor in a semiconductor device
KR100357189B1 (en) Semiconductor device and method for fabricating the same
KR100414733B1 (en) A method for forming a metal-insulator-metal capacitor
KR20010018819A (en) Method for forming transistor having gate insulating layer of high dielectric constant
KR0144232B1 (en) Formation method of fine pattern in semiconductor device
KR0124487B1 (en) Fine contact forming method of semiconductor device
KR100532981B1 (en) Etching method of semiconductor device
JP2003298015A (en) Ferroelectric memory device and method of manufacturing the same
KR19990012265A (en) Method for manufacturing a DRAM and logic device using an epi layer to suppress the step difference in the cell region
KR20010058448A (en) Method For Removing The Defect Of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee