KR20010061466A - 온도감지부가 구비된 플래시 메모리의 감지증폭기 - Google Patents

온도감지부가 구비된 플래시 메모리의 감지증폭기 Download PDF

Info

Publication number
KR20010061466A
KR20010061466A KR1019990063962A KR19990063962A KR20010061466A KR 20010061466 A KR20010061466 A KR 20010061466A KR 1019990063962 A KR1019990063962 A KR 1019990063962A KR 19990063962 A KR19990063962 A KR 19990063962A KR 20010061466 A KR20010061466 A KR 20010061466A
Authority
KR
South Korea
Prior art keywords
node
current
resistor
pmos transistor
temperature
Prior art date
Application number
KR1019990063962A
Other languages
English (en)
Other versions
KR100661668B1 (ko
Inventor
류필상
정재헌
강한국
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063962A priority Critical patent/KR100661668B1/ko
Publication of KR20010061466A publication Critical patent/KR20010061466A/ko
Application granted granted Critical
Publication of KR100661668B1 publication Critical patent/KR100661668B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명에 따른 온도감지부가 구비된 플래시 메모리의 감지증폭기는 플래시 메모리의 포스트 프로그램시 온도증가에 비례하는 전류를 생성시키는 온도감지부, 온도감지부에서 생성된 전류에 따라 스위칭신호를 발생시키는 신호발생부 및 신호발생부에서 발생된 스위칭신호에 의해 상기 감지증폭부의 로드비를 변화시키기 위한 로드비 변환수단을 포함하여 구성된다.

Description

온도감지부가 구비된 플래시 메모리의 감지증폭기{Sense amplifier for a flash memory having a temperature sense circuit}
본 발명은 플래시 메모리에 관한 것으로, 상세하게는 온도감지회로를 이용하여 고온에서의 프로그램 효율을 증가시킬 수 있는 온도감지부가 구비된 플래시 메모리의 감지증폭기에 관한 것이다.
일반적으로 플래시 메모리에서는 소거 단계 후 포스트 프로그램(POST-PROGRAM)단계를 거치게 된다. 포스트 프로그램 단계에서는 과소거(OVER ERASE)된셀을 게이트 바이어스 0볼트에서 전류가 흐르지 않도록 하는데, 모든 셀의 문턱전압(Vt)을 약 1볼트 정도의 일정한 레벨로 유지시킨다.
종래의 칩구조에서는 읽기속도를 향상시키기 위하여 NOR 셀구조를 사용하면서 512개 이상의 셀이 연결되는 컬럼(COLUMN)구조를 사용한다. 이때 512개 이상의 셀이 달린 스트링에서 포스트 프로그램 후 모든 셀의 전압을 0볼트로 가져간다 하여도 각 셀의 누설(LEAKAGE)성분이 모여 한 스트링에서 흐르는 전류, 즉 누설전류(LEAKAGE CURRENT)가 흐르게 된다.
따라서 누설전류는 고온에서 더욱 증가하게 되는데, 고온에서는 문턱전압(Vt) 또한 낮아지기 때문에 누설전류의 증가는 문제점으로 대두된다.
포스트 프로그램 검증시에는 레퍼런스셀의 전류를 일정한 레벨, 예를 들면 3㎂로 고정시키고, 그 이하의 전류가 흐르면 포스트 프로그램이 되었다고 판단하여 검증을 완료한다. 즉, 일정한 레벨의 전류만을 허용함으로써 셀의 문턱전압(Vt)이 과다하게 상승하는 것을 방지하는 것이다.
도 1에 종래의 플래시메모리에 적용되는 감지 증폭기가 도시되어 있다.
차동증폭부(10)의 일측 입력단은 저항(R1)을 통하여 전원전압(Vcc)과 접속되며 메인전압(Vmain)을 입력받고, 타측입력단은 저항(R2)을 통하여 전원전압(Vcc)과 접속되며 레퍼런스 전압(Vref)을 입력받는다. 이때 저항(R1)과 저항(R2)의 저항값은 동일하다.
Imain은 메인셀의 전류이고, Iref는 레퍼런스 셀의 전류이다. 저항(R1)과 저항(R2)은 각각의 로드(LOAD)역할을 하며, Im, Ir은 로드차에 의한 오프셋 전류를잡아주는 부분이다.
검증을 통과되는 시점은 Vmain > Vref가 되는 시점인데, 다음과 같이 변형시킬 수 있다.
Vcc - R1(Im + Imain) > Vcc - R2(Ir + Iref)
이때 R2를 (1/a)R1이라 하고, Ir을 bIm이라 하면(단 a, b는 상수),
Imain < (1/a)Iref + [(b/a)-1]Im 으로 표현된다.
일반적인 가정으로 a와 b를 같게 놓으면, 즉 로드비가 증가하는 양에 맞추어 오프셋 전류를 잡아주면 Im부분은 소거되고 오로지 메인쪽 셀에 대해 레퍼런스 셀의 로드가 얼마만큼 변화하였는가에 따라 verify pass되는 전류레벨이 달라진다.
즉, 레퍼런스 전류를 3㎂로 하였다면 로드비를 1:1, 즉 a=1로 하였을 때는 메인쪽이 3㎂에서 포스트 프로그램 검증이 패스될 것이고, 로드비를 1:2, 즉 a=2로 하였을 때는 1.5㎂에서 검증이 패스된다. 즉, 해당 컬럼에서 흐르는 기본 누설전류가 더 작아지게 된다.
고온에서 소거와 포스트 프로그램을 거친 후의 셀의 문턱전압(Vt)을 보면 저온에서는 누설전류 성분이 저온에 비해 많으므로 그 누설전류 성분을 이기고 가령 3㎂로 포스트 프로그램 검증을 패스시키려면 많은 프로그램 펄스를 받게 되어 문턱전압(Vt)자체도 상승하게 된다.
여기서 문제가 되는 것은 저온에서 소거와 포스트 프로그램을 거친 후의 셀의 문턱전압을 보면 저온에서의 누설전류 성분이 고온에 비해 작으므로 프로그램 펄스를 많이 받지않는다. 이러한 상태에서 고온으로 가져가면 고온으로 인하여 문턱전압(Vt)도 낮아지고 누설전류량도 증가하여 셀의게이트 전압이 0볼트라 하더라도 각 컬럼에서는 이미 어느정도의 전류가 존재하게 된다.
이러한 원인으로 인하여 고온에서 프로그램을 진행하였을 때 셀의 드레인 전압이 컬럼을 통하여 인가되어 프로그램 되는데 위와 같은 전류성분으로 인해 드레인 전압이 강화되어 프로그램시간이 지연된다거나 혹은 실패(fail)로 되어버리는 문제점이 있었다.
따라서 본 발명은 감지증폭기의 로드비를 저온에서 증가시키는 반면 고온에서는 감소시켜 소거 셀의 문턱전압과 컬럼의 누설전류의 차를 감소시킬 수 있는 온도감지부가 구비된 플래시 메모리의 감지증폭기를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 온도감지부가 구비된 플래시 메모리의 감지증폭기는, 플래시 메모리의 포스트 프로그램시 온도증가에 비례하는 전류를 생성시키는 온도감지부, 온도감지부에서 생성된 전류에 따라 스위칭신호를 발생시키는 신호발생부 및 신호발생부에서 발생된 스위칭신호에 의해 상기 감지증폭부의 로드비를 변화시키기 위한 로드비 변환수단을 포함하여 구성된 것을 특징으로 한다.
도 1은 종래의 감지증폭기의 회로도.
도 2는 본발명에 따른 온도감지부가 구비된 플래시 메모리의 감지증폭기의 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
100:감지증폭부 110:차동증폭기
210:온도감지부 220:신호발생부
I1, I2:인터버 P1 ~ P4, N1, N2, Q:트랜지스터
이하에서는 첨부한 도면을 참조하여 본 발명을 상세하게 설명하겠다.
도 2에 도시한 바와 같이, 본 발명에 따른 감지 증폭기는 크게 나누어, 메인전압(Vmain)과 레퍼런스전압(Vref)의 차를 증폭하는 차동증폭부(110)를 구비하는감지증폭부(100)와, 온도증가에 비례하는 전류를 생성시키는 온도감지부(210)와, 상기 온도감지부(210)에서 생성된 전류에 의한 전압에 따라 스위칭 신호를 발생시키는 신호발생부(220)와, 상기 신호발생부(220)에서 발생된 스위칭신호에 의해 상기 감지증폭부(100)의 레퍼런스 저항(R4)의 저항값을 변화시키는 스위칭부인 트랜지스터(Q)로 구성된다.
차동증폭부(110)의 일측입력단은 저항(R3)을 통하여 전원전압(Vcc)과 접속되며 메인전압(Vmain)을 입력받고, 타측입력단은 저항(R4)을 통하여 전원전압(Vcc)과 접속되며 레퍼런스전압(Vref)을 입력받는다. 이때 저항(R4)에는 후술하는 스위칭부인 트랜지스터(Q)가 접속되는데 트랜지스터(Q)의 온/오프 동작에 따라 저항값이 변화한다. 최초에는 저항(R3)과 저항(R4)의 저항값은 동일하게 설정되어 있다. 즉, 로드비(load ratio)가 1:1이다.
전술한 감지증폭기(110)의 동작은 다음과 같다.
Imain은 메인셀의 전류이고, Iref는 레퍼런스 셀의 전류이다. 저항(R3)과 저항(R4)은 각각의 로드(LOAD)역할을 하며, Im, Ir은 로드차에 의한 오프셋 전류를 잡아주는 부분이다.
검증을 통과되는 시점은 Vmain > Vref가 되는 시점인데, 다음과 같이 변형시킬 수 있다.
Vcc - R3(Im + Imain) > Vcc - R4(Ir + Iref)
이때 R4를 (1/a)R3이라 하고, Ir을 bIm이라 하면(단 a, b는 상수),
Imain < (1/a)Iref + [(b/a)-1]Im 으로 표현된다.
일반적인 가정으로 a와 b를 같게 놓으면, 즉 로드비가 증가하는 양에 맞추어 오프셋 전류를 잡아주면 Im부분은 소거되고 오로지 메인쪽 셀에 대해 레퍼런스 셀의 로드가 얼마만큼 변화하였는가에 따라 검증을 통과하는 전류레벨이 달라진다.
즉, 레퍼런스 전류를 3㎂로 하였다면 로드비를 1:1, 즉 a=1로 하였을 때는 메인쪽이 3㎂에서 포스트 프로그램 검증을 패스할 것이고, 로드비를 1:2, 즉 a=2로 하였을 때는 1.5㎂에서 검증을 통과하게 된다. 즉, 해당 컬럼에서 흐르는 기본 누설전류가 더 작아지게 된다.
한편 본 발명에 따른 온도감지부(210)의 구성은 다음과 같다.
전원전압(Vcc)에 대하여 PMOS트랜지스터인 PMOS트랜지스터(P1) 및 PMOS트랜지스터(P2)가 병렬로 접속되는데, PMOS트랜지스터(P1) 및 PMOS트랜지스터(P2)의 드레인이 전원전압(Vcc)으로 접속된다. 또한 PMOS트랜지스터(P1) 및 PMOS트랜지스터(P2)의 소스는 상호 접속되며, 그 접속점은 PMOS트랜지스터(P1)의 게이트 및 NMOS 트랜지스터(N1)의 드레인과 접속된다.
그리고 PMOS트랜지스터(P2)의 게이트는 드레인이 전원전압(Vcc)으로 접속되는 PMOS트랜지스터(P3)의 소스와 게이트로 접속되는데, PMOS트랜지스터(P3)의 소스는 NMOS트랜지스터(N2)의 드레인으로 접속되며 NMOS트랜지스터(N2)의 게이트는 NMOS트랜지스터(N1)의 게이트와 접속됨과 동시에 NMOS트랜지스터(N1)의 드레인으로 접속된다. 또한 NMOS트랜지스터(N2)의 소스는 저항(R5)을 통하여 그라운드로 접속되며, NMOS트랜지스터(N1)의 소스 역시 그라운드로 접속된다.
한편 PMOS트랜지스터(P3)와 NMOS트랜지스터(N2)의 접속접은PMOS트랜지스터(P4)의 게이트로 접속되는데, PMOS트랜지스터(P4)의 드레인은 전원전압(Vcc)으로 접속되고 소스는 저항(R6)을 통하여 그라운드로 접속된다.
PMOS트랜지스터(P4)와 저항(R6)의 접속점은 온도감지부(210)의 출력단이 되는데, 그 출력단은 인버터(I1 및 I2)가 직렬로 접속되는 신호발생부(220)의 입력단으로 접속된다. 그리고, 신호발생부(220)의 출력단은 스위칭부의 트랜지스터(Q)의 베이스로 접속된다.
스위칭부인 트랜지스터(Q)의 컬렉터는 저항(R4)의 가변단자에 접속되고, 트랜지스터(Q)의 에미터는 저항(R4)과 차동증폭부(110)의 접속점에 접속된다. 즉 가변저항(R4)은 트랜지스터(Q)의 온/오프 동작에 따라 다른 저항값을 가지게 된다.
본 발명에 따른 온도감지부(210)는 온도가 상승할수록 온도증가에 비례하여 전류를 생성하는데, 최종적으로 PMOS트랜지스터(P4)로 흐르는 전류가 증가하게 된다. PMOS트랜지스터(P4)로 흐르는 전류가 증가하게 되면 그에 따라서 저항(R6)에 걸리는 전압이 상승하게 된다.
PMOS트랜지스터(P4)로 흐르는 전류가 증가하여 저항(R6)에 걸리는 전압이 상승하면 신호발생부로 입력되는 전압이 증가하게 되는데, 인버터(I1)는 입력되는 전압의 레벨이 기준레벨보다 높아지면 로우신호를 출력하게 되고 다시 인버터(I2)의 출력신호는 로우신호에서 하이신호로 스위칭된다. 따라서 신호발생부(220)에서 출력되는 하이신호는 스위칭부의 트랜지스터(Q)의 베이스로 인가되어 트랜지스터(Q)를 턴-온시킨다.
트랜지스터(Q)가 턴-온되면 가변저항(R4)의 저항값은 감소되어 저항(R4)의저항값이 저항(R3)의 저항값보다 작아지게 되는데, 그에 따라 감지증폭부(100)의 로드비(load ratio)가 변화되 포스트 프로그램 확인동작을 더 적은 전류량에서 가능하도록 한다.
결과적으로 고온으로 갈수록 컬럼에서 흐르는 누설전류와 문턱전압 저하로 인한 동작전류를 감소시킬 수 있어 플래시 메모리의 포스트 프로그램 단계에서 프로그램 특성을 개선시킬 수 있다.
본 발명에 따른 온도감지부가 구비된 플래시 메모리의 감지증폭기에 의하면, 온도가 상승하더라도 온도감지부에 의한 감지증폭부의 로드비를 변화시킴으로서 컬럼에서 흐르는 누설전류와 문턱전압 저하로 인한 동작전류를 감소시킬 수 있어 고온에서의 프로그램 특성을 개선시켜 온도가 상승함에 따라서 발생하는 문제점을 해결할 수 있다.

Claims (4)

  1. 플래시 메모리의 포스트 프로그램시 온도증가에 비례하는 전류를 생성시키는 온도감지부,
    상기 온도감지부에서 생성된 전류에 따라 스위칭신호를 발생시키는 신호발생부와,
    상기 신호발생부에서 발생된 스위칭신호에 의해 상기 감지증폭부의 로드비를 변화시키기 위한 로드비 변환수단을 포함하여 구성된 것을 특징으로 하는 온도감지부가 구비된 플래시 메모리의 감지증폭기.
  2. 제 1항에 있어서,
    상기 온도감지부는, 전압원과 제 1 노드간에 접속되며 소스가 제 1 노드에 접속되는 제 1 PMOS트랜지스터,
    상기 제 1 PMOS트랜지스터에 병렬접속되는 제 2 PMOS트랜지스터,
    상기 전압원과 제 2 노드간에 접속되며 게이트가 상기 제 2 PMOS트랜지스터의 게이트 및 상기 제 2 노드에 접속되는 제 3 PMOS트랜지스터,
    상기 전압원과 출력단다간에 접속되며 게이트가 상기 제 2 노드에 접속되는 제 4 PMOS 트랜지스터,
    상기 제 1 노드와 그라운드 간에 접속되는 제 1 NMOS트랜지스터,
    상기 제 2 노드 및 제 3 노드간에 접속되며 게이트가 상기 제 1 NMOS트랜지스터의 게이트 및 제 1 노드에 접속되는 제 2 NMOS트랜지스터,
    상기 제 3 노드 및 그라운드 간에 접속되는 제 1 저항, 및
    상기 출력단자 및 그라운드 간에 접속되는 제 2 저항을 포함하여 구성된 것을 특징으로 하는 온도 감지부가 구비된 플래시 메모리의 감지 증폭기.
  3. 제 1항에 있어서,
    상기 로드비 변환수단은 상기 온도 감지부의 출력에 따라 스위칭 신호르 생성하기 위한 신호 발생부,
    상기 신호 발생부의 출력에 따라 온 또느 오프되는 스위칭부, 및
    상기 스위칭부의 출력신호에 따라 상기 감지 증폭부의 레퍼런스 전압을 가변시키기 위한 가변저항을 포함하여 구성된 것을 특징으로 하는 온도 감지부가 구비된 플래시 메모리의 감지 증폭기.
  4. 제 3 항에 있어서,
    상기 신호 발생부는 직렬접속된 인버터로 구성된 것을 특징으로 하는 온도 감지부가 구비된 플래시 메모리의 감지 증폭기.
KR1019990063962A 1999-12-28 1999-12-28 온도감지부가 구비된 플래시 메모리의 감지증폭기 KR100661668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063962A KR100661668B1 (ko) 1999-12-28 1999-12-28 온도감지부가 구비된 플래시 메모리의 감지증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063962A KR100661668B1 (ko) 1999-12-28 1999-12-28 온도감지부가 구비된 플래시 메모리의 감지증폭기

Publications (2)

Publication Number Publication Date
KR20010061466A true KR20010061466A (ko) 2001-07-07
KR100661668B1 KR100661668B1 (ko) 2006-12-26

Family

ID=19631281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063962A KR100661668B1 (ko) 1999-12-28 1999-12-28 온도감지부가 구비된 플래시 메모리의 감지증폭기

Country Status (1)

Country Link
KR (1) KR100661668B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744109B1 (ko) * 2001-10-23 2007-08-01 삼성전자주식회사 공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치
US7881117B2 (en) 2007-05-03 2011-02-01 Samsung Electronics Co., Ltd. High voltage generator circuit and flash memory device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0121778B1 (ko) * 1994-06-24 1997-12-05 김영환 비트라인 센스 앰프 구동회로
KR19990048860A (ko) * 1997-12-11 1999-07-05 김영환 반도체 메모리 소자의 온도 감지 회로
KR100298432B1 (ko) * 1998-05-19 2001-08-07 김영환 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744109B1 (ko) * 2001-10-23 2007-08-01 삼성전자주식회사 공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치
US7881117B2 (en) 2007-05-03 2011-02-01 Samsung Electronics Co., Ltd. High voltage generator circuit and flash memory device including the same

Also Published As

Publication number Publication date
KR100661668B1 (ko) 2006-12-26

Similar Documents

Publication Publication Date Title
US5805500A (en) Circuit and method for generating a read reference signal for nonvolatile memory cells
US7205682B2 (en) Internal power supply circuit
US7120058B2 (en) Circuit and method for controlling boosting voltage
US7148732B2 (en) Semiconductor integrated circuit
US5886925A (en) Read circuit and method for nonvolatile memory cells with an equalizing structure
JPH09320283A (ja) 半導体記憶装置
EP0326004B1 (en) Circuit for sensing the state of matrix cells in MOS EPROM memories
JP3568573B2 (ja) アドレス遷移検出回路を内蔵するメモリ装置
US20010003508A1 (en) Semiconductor memory device capable of performing stable read operation and read method thereof
KR100661668B1 (ko) 온도감지부가 구비된 플래시 메모리의 감지증폭기
US6785163B2 (en) Trim circuit and method for tuning a current level of a reference cell in a flash memory
US6870783B2 (en) Mode entrance control circuit and mode entering method in semiconductor memory device
EP0735687A2 (en) Output driver with programmable drive characteristics
KR100364428B1 (ko) 고전압 레귤레이션 회로
KR100525913B1 (ko) 플래쉬 메모리 소자의 포스트 프로그램 검증 회로
US7161407B2 (en) Fuse circuit with controlled fuse burn out and method thereof
US6075726A (en) High speed sensing circuit for a memory device
US6751148B2 (en) Circuit for generating control signal using make-link type fuse
KR100833416B1 (ko) 파워업 리셋 회로
KR100258362B1 (ko) 반도체 소자의 기준전압 발생장치
KR0154192B1 (ko) 반도체 소자의 저전압 감지회로
US6078524A (en) High speed sensing circuit for a memory device
KR100223670B1 (ko) 고전압 발생기
JP2005251315A (ja) メモリ装置
JP3968152B2 (ja) 不揮発性メモリセルの読み取り基準信号を生成する方法および回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee