KR20010061388A

KR20010061388A - Method for forming silicon active layer

Info

Publication number: KR20010061388A
Application number: KR1019990063882A
Authority: KR
Inventors: 박성언
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2001-07-07

Abstract

PURPOSE: A method for forming a silicon active layer is to form a silicon layer having a large crystalline grain size at a temperature, which is lower than a melting point of the glass substrate, without a long-term thermal annealing. CONSTITUTION: The first crystalline silicon pattern(21A) functioning as a seed for nucleation is formed on a glass substrate(20). An amorphous silicon film(22) is coated on the glass substrate to cover the first crystalline silicon pattern. The resultant glass substrate is annealed to form the second crystalline silicon(22A) centered at the first crystalline silicon pattern. Amorphous crystallized portion of the amorphous silicon film and the second crystalline silicon are selectively etched to form a silicon active layer of the second crystalline silicon. The first crystalline silicon pattern is formed by annealing an amorphous silicon pattern formed on seed forming portions of the glass substrate.

Description

Method for forming silicon active layer

본 발명은 실리콘 활성층 형성 방법에 관한 것으로, 특히 액정표시장치의 구동회로로 사용되는 TFT(thin film transistor)에서 녹는점이 낮은 유리기판 위에 결함(defect)이 적으며 결정립이 큰 Si층을 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a silicon active layer, and in particular, a method of forming a Si layer having a small defect and a large crystal grain on a glass substrate having a low melting point in a thin film transistor (TFT) used as a driving circuit of a liquid crystal display. It is about.

액정표시장치의 구동회로를 구성하는 Si 활성층은 비정질인 유리기판 상에 형성되어야 하는데, 유리기판은 녹는점이 매우 낮기 때문에 공정 온도가 400 ℃ 이하로 낮아야 하는 제한이 있다.The Si active layer constituting the driving circuit of the liquid crystal display device must be formed on an amorphous glass substrate. However, since the glass substrate has a very low melting point, the process temperature must be lowered to 400 ° C. or lower.

따라서, 유리기판 위에 비정질 Si층을 증착시킨 후 레이저를 이용하여 결정화시키거나 또는 고상결정화(SPC) 과정을 통하여 결정화시키는 방법에 대한 연구가 꾸준히 진행되어 왔다.Accordingly, studies have been made on a method of depositing an amorphous Si layer on a glass substrate and crystallizing using a laser or crystallizing through a solid state crystallization (SPC) process.

소자의 전기적 특성은 유리기판 상에 형성된 실리콘층의 결정립 크기에 의존한다. 즉, 결정립 크기가 작을수록 전자의 이동중 산란인자로 작용하게 되어 전자의 이동에 악영향을 미치게 된다.The electrical properties of the device depend on the grain size of the silicon layer formed on the glass substrate. That is, the smaller the grain size, the more it acts as a scattering factor during the movement of electrons, which adversely affects the movement of electrons.

상기 레이저를 이용한 결정화의 경우는 온도 상승 및 하강시간이 매우 짧아 결정립의 크기가 매우 작은 미세 구조를 갖게 된다.In the case of crystallization using the laser, the temperature rise and fall time is very short, and thus the microstructure has a very small grain size.

그리고, 유리기판 상에 형성된 비정질 실리콘막을 고상결정화를 통해 결정화시킬 때 가장 중요한 것이 핵생성 및 결정립 성장의 제어이다. 그 중 결정립의 크기에 영향을 미치는 요소는 핵생성 밀도 및 분포라고 할 수 있다. 일반적으로 비정질 실리콘을 결정화시키면 도1a와 같이 유리기판(10)과 비정질 실리콘층(12) 사이에 실리콘 핵(11)이 생성되어 자라게 되는데, 도1b와 같이 실리콘 핵(11)의 수가 상대적으로 작은 결정립의 크기는 커지게 된다.In addition, when the amorphous silicon film formed on the glass substrate is crystallized through solid phase crystallization, the most important is the control of nucleation and grain growth. Among them, the factor that affects the size of grains is the nucleation density and distribution. In general, when the amorphous silicon is crystallized, a silicon nucleus 11 is formed between the glass substrate 10 and the amorphous silicon layer 12 to grow as shown in FIG. 1A. As shown in FIG. 1B, the number of silicon nuclei 11 is relatively small. The grain size becomes large.

한편, 고상결정화의 경우는 유리기판과 Si층 사이에서 생성되는 결정질 핵의 양에 따라 결정립 크기가 결정되는데, 성장이 이루어지는 과정에서 핵 생성 자리가 많게 되면 결정립 크기가 작게 된다. 이를 고려하여 핵 생성을 억제하기 위하여 온도를 낮추게 되면 열처리 시간이 길어지는 문제를 수반한다.On the other hand, in the case of solid phase crystallization, the grain size is determined according to the amount of crystalline nuclei generated between the glass substrate and the Si layer, and the grain size decreases when the nucleation sites become large during the growth process. In consideration of this, when the temperature is lowered in order to suppress nucleation, the heat treatment time is lengthened.

상기와 같은 문제점을 해결하기 위한 본 발명은 장시간의 열처리 시간을 필요로 하지 않으며 유리기판의 녹는점 보다 낮은 온도에서 비교적 결정립이 큰 실리콘층을 형성하는 방법을 제공하는데 그 목적이 있다.The present invention for solving the above problems is to provide a method for forming a silicon layer having a relatively large crystal grain at a temperature lower than the melting point of the glass substrate does not require a long heat treatment time.

도1a 및 도1b는 핵생성 자리 수에 따른 고상결정화 결과를 보이는 공정 단면도,Figure 1a and 1b is a cross-sectional view showing the process of solid-state crystallization according to the number of nucleation sites,

도2a 내지 도2g는 본 발명의 실시예에 따른 실리콘 활성층 형성 공정 단면도.2A-2G are cross-sectional views of a silicon active layer forming process in accordance with an embodiment of the present invention.

*도면의 주요부분에 대한 도면 부호의 설명** Description of reference numerals for main parts of the drawings *

20: 유리기판 21, 22: 비정질 실리콘막20: glass substrate 21, 22: amorphous silicon film

21A, 22A: 결정질 실리콘21A, 22A: crystalline silicon

상기와 같은 목적을 달성하기 위한 본 발명은 유리기판 상에 핵 생성의 씨앗인 제1 결정질 실리콘 패턴을 형성하는 제1 단계; 상기 제1 결정질 실리콘 패턴을 덮는 비정질 실리콘막을 형성하는 제2 단계; 및 열처리 공정을 실시하여 상기 제1 결정질 실리콘 패턴을 중심으로 제2 결정질 실리콘을 형성하는 제3 단계; 및 상기 제3 단계에서 결정화되지 않은 상기 비정질 실리콘막 및 상기 제2 결정질 실리콘을 선택적으로 식각하여 상기 제2 결정질 실리콘으로 이루어지는 실리콘 활성층을 형성하는 제4 단계를 포함하는 실리콘 활성층 형성 방법을 제공한다.The present invention for achieving the above object is a first step of forming a first crystalline silicon pattern which is a seed of nucleation on a glass substrate; A second step of forming an amorphous silicon film covering the first crystalline silicon pattern; And a third step of forming a second crystalline silicon based on the first crystalline silicon pattern by performing a heat treatment process. And a fourth step of forming a silicon active layer made of the second crystalline silicon by selectively etching the amorphous silicon film and the second crystalline silicon not crystallized in the third step.

본 발명은 유리기판 상에 비정질 실리콘막으로 이루어지는 미세 패턴을 형성하고 열처리를 실시하여 유리기판 상에 실리콘 핵을 형성하고, 다시 비정질 실리콘막을 증착하고 열처리하여 단결정에 가까운 실리콘 결정립을 얻는데 특징이 있다.The present invention is characterized by forming a fine pattern of an amorphous silicon film on a glass substrate and performing heat treatment to form a silicon nucleus on the glass substrate, and again depositing and heating the amorphous silicon film to obtain silicon crystal grains close to a single crystal.

핵이 하나도 없는 경우 핵이 생성되기 위해서는 활성화에너지 장벽을 넘어야하므로 온도가 높아야 한다. 그러나 이미 핵이 존재한다면 핵생성을 위한 활성화에너지가 필요하지 않으므로 온도가 낮아도 결정립이 성장할 수 있다. 즉, 실리콘 에피층과 같은 정도의 단결정질 핵이 존재한다면 400 ℃ 이하의 낮은 온도에서도 비정질 실리콘층은 단결정으로 성장할 수 있다.If no nucleus is found, the temperature must be high because the nuclei must cross the activating energy barrier. However, if a nucleus already exists, no activation energy is needed for nucleation, so grains may grow even at low temperatures. That is, if there is a monocrystalline nucleus of the same degree as the silicon epilayer, the amorphous silicon layer may grow into a single crystal even at a low temperature of 400 ° C or less.

한편, 액정표시장치에서 구동회로가 있는 부분에만 실리콘층이 존재하므로 대면적의 유리기판 전체에 단결정에 가까운 실리콘층을 형성할 필요는 없다. 따라서 구동회로가 존재할 부분에 우선적으로 한 두개의 핵이 존재한다면 그 핵 주위에 우선적으로 Si 결정립이 성장하게 되므로 결정립이 큰 실리콘층을 얻을 수 있다.On the other hand, since the silicon layer exists only in the portion where the driving circuit is present in the liquid crystal display device, it is not necessary to form a silicon layer close to a single crystal on the entire glass substrate of a large area. Therefore, if one or two nuclei exist preferentially in the portion where the driving circuit is to be present, Si grains are preferentially grown around the nucleus, thereby obtaining a silicon layer having large grains.

이하 도2a 내지 도2g를 참조하여 본 발명의 제1 실시예에 따른 실리콘층 형성 방법을 설명한다.Hereinafter, a method of forming a silicon layer according to a first embodiment of the present invention will be described with reference to FIGS. 2A to 2G.

먼저 도2a에 도시한 바와 같이 유리기판(20) 상에 실리콘 핵 형성 영역을 노출시키는 마스크인 포토레지스트 패턴(PR)을 형성한다. 이때 포토레지스트 패턴(PR)이 노출시키는 유리기판(20)의 면적은 작으면 작을수록 좋다. 한편, 포토레지스트 패턴(PR)을 대신하여 하드마스크를 형성할 수도 있다.First, as shown in FIG. 2A, a photoresist pattern PR, which is a mask for exposing a silicon nucleation region, is formed on the glass substrate 20. In this case, the smaller the area of the glass substrate 20 exposed by the photoresist pattern PR is, the better. In addition, a hard mask may be formed in place of the photoresist pattern PR.

다음으로 도2b에 도시한 바와 같이 전체 구조 상에 최대 50 Å 두께의 제1 비정질 실리콘막(21)을 형성한다. 상기 제1 비정질막(21)은 핵생성의 씨앗이 될 실리콘층이므로 매우 얇은 두께로 형성한다. 증착방법으로는 스퍼터링(sputtering) 또는 화학기상증착법(chemical vapor deposition)을 이용하며, 증착한 제1 비정질 실리콘막(21)이 산화되지 않도록 고진공의 공정이 필요하고 인시튜(in-situ)로 다음 공정을 진행하여야 한다.Next, as shown in Fig. 2B, a first amorphous silicon film 21 having a maximum thickness of 50 kHz is formed on the entire structure. Since the first amorphous film 21 is a silicon layer to be a seed of nucleation, it is formed to have a very thin thickness. As the deposition method, sputtering or chemical vapor deposition is used, and a high vacuum process is required so that the deposited first amorphous silicon film 21 is not oxidized, and then in-situ. The process should proceed.

이어서 도2c에 도시한 바와 같이 포토레지스트 패턴(PR)을 제거하는 과정에서 그 상부의 제1 비정질 실리콘막(21)까지 함께 제거하여 실리콘 핵 생성 영역에만 제1 비정질 실리콘막(21)이 남도록 한다.Subsequently, in the process of removing the photoresist pattern PR, as shown in FIG. 2C, the first amorphous silicon film 21 is also removed from the upper portion thereof so that the first amorphous silicon film 21 remains only in the silicon nucleation region. .

다음으로 도2d에 도시한 바와 같이 진공 열처리 또는 레이저 열처리를 실시하여 실리콘 핵 생성 영역에 잔류하는 제1 비정질 실리콘막(21)을 결정화시켜 제1 결정질 실리콘(21A)을 형성한다. 이러한 열처리 공정은 실리콘 핵 생성 영역에 최대한의 크기를 갖는 핵을 생성시키는 공정이며, 이때 표면 산화를 방지하기 위해서 수소 분위기 또는 진공에서 열처리를 실시한다.Next, as shown in FIG. 2D, the first amorphous silicon film 21 remaining in the silicon nucleation region is crystallized by vacuum heat treatment or laser heat treatment to form the first crystalline silicon 21A. Such a heat treatment process is a process of generating a nucleus having a maximum size in the silicon nucleation region, in which heat treatment is performed in a hydrogen atmosphere or vacuum to prevent surface oxidation.

이어서 도2e에 도시한 바와 같이 결정질 실리콘막(21A)이 형성된 유리기판(20) 상에 실제 구동회로의 활성층을 이룰 제2 비정질 실리콘막(22)을 1000 Å 내지 3000 Å 두께로 형성한다.Next, as shown in FIG. 2E, a second amorphous silicon film 22 to form an active layer of an actual driving circuit is formed on the glass substrate 20 on which the crystalline silicon film 21A is formed to have a thickness of 1000 GPa to 3000 GPa.

다음으로 도2f에 도시한 바와 같이 고상결정화를 위한 열처리 공정을 실시하여 제1 결정질 실리콘(21A)을 중심으로 상기 제2 결정질 실리콘(22A)을 형성한다. 이때, 새로운 핵 형성을 방지하기 위하여 상대적으로 낮은 온도인 380 ℃ 내지 480 ℃에서 열처리를 실시한다.Next, as shown in FIG. 2F, a heat treatment process for solid phase crystallization is performed to form the second crystalline silicon 22A around the first crystalline silicon 21A. At this time, heat treatment is performed at a relatively low temperature of 380 ° C to 480 ° C to prevent new nucleation.

이어서, 도2g에 도시한 바와 같이 제2 비정질 실리콘(22) 및 제2 결정질 실리콘(22A)을 선택적으로 제거하기 위한 리소그래피 공정 및 식각 공정을 실시하여 상기 유리기판(20) 상에 제2 결정질 실리콘(22A)으로 이루어지는 활성층이 남도록 한다.Subsequently, as illustrated in FIG. 2G, a lithography process and an etching process for selectively removing the second amorphous silicon 22 and the second crystalline silicon 22A are performed to perform second crystalline silicon on the glass substrate 20. The active layer consisting of 22A is left.

전술한 바와 같은 과정에 따라 한 두개의 결정립(grain)으로 이루어지는 결정질 실리콘으로 이루어지는 활성층을 형성할 수 있다.According to the above process, an active layer made of crystalline silicon made of one or two grains may be formed.

상기 제1 결정질 실리콘(21A)을 형성 과정은 다음과 같은 방법을 통하여 형성할 수도 있다. 즉, 반도체 소자 제조 과정에서 불량(fail)이 된 다이(die)를 리페어(repair)하기 위해 원하는 부위에만 실리콘 또는 금속막을 증착하는 기술을 이용하여 유리기판 상에 비정질 또는 결정질의 실리콘 도트(Si dot)를 형성하고 비정질 실리콘 도트의 경우는 결정화를 위한 열처리 공정을 실시하여 상기 실리콘 도트로 이루어지는 결정질 실리콘을 형성한다.The process of forming the first crystalline silicon 21A may be formed by the following method. That is, an amorphous or crystalline silicon dot (Si dot) on a glass substrate by using a technology of depositing a silicon or metal film only on a desired portion in order to repair a die that has become a defect in the semiconductor device manufacturing process. ), And in the case of amorphous silicon dots, a heat treatment process for crystallization is performed to form crystalline silicon made of the silicon dots.

이후 활성층을 이룰 비정질 실리콘막 증착, 고상결정화를 위한 결정화 등의 후속 공정은 전술한 도2e 내지 도2g의 과정과 동일하므로 그 상세한 설명은 생략한다.Subsequently, subsequent processes such as amorphous silicon film deposition to form an active layer, crystallization for solid phase crystallization, and the like are the same as those of FIGS. 2E to 2G described above, and thus a detailed description thereof will be omitted.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 종래 이용되는 실리콘 증착 및 열처리 공정을 이용할 수 있기 때문에 호환성이 뛰어나며 결정립계(grain boundary)가 큰 실리콘층을 유리기판 상에 구현할 수 있으므로 전자의 이동도를 증가시켜 성능이 뛰어난 박막 트랜지스터를 형성할 수 있다. 이와 같이 전자의 이동도가 큰 실리콘층을 반도체 메모리 소자에 적용할 경우 전기적 특성 향상을 기대할 수 있다.The present invention made as described above can use a conventional silicon deposition and heat treatment process is excellent in compatibility and can be implemented on the glass substrate silicon layer having a large grain boundary (grain boundary) to increase the mobility of electrons and excellent performance Thin film transistors can be formed. As described above, when the silicon layer having high electron mobility is applied to a semiconductor memory device, electrical characteristics may be improved.

Claims

A first step of forming a first crystalline silicon pattern which is a seed of nucleation on the glass substrate;

A second step of forming an amorphous silicon film covering the first crystalline silicon pattern; And

Performing a heat treatment process to form second crystalline silicon based on the first crystalline silicon pattern; And

A fourth step of forming a silicon active layer made of the second crystalline silicon by selectively etching the amorphous silicon film and the second crystalline silicon not crystallized in the third step

Silicon active layer forming method comprising a.

The method of claim 1,

The first step,

Forming a mask exposing the nucleation seed region on the glass substrate;

A sixth step of forming an amorphous silicon film on the entire structure where the mask formation is completed;

A seventh step of forming the amorphous silicon pattern on the nucleation seed region by removing the mask and the amorphous silicon film on the mask; And

An eighth step of forming the first crystalline silicon pattern by heat-treating the amorphous silicon pattern

Silicon active layer forming method comprising a.

The method of claim 2,

In the sixth step,

A method of forming a silicon active layer, comprising forming an amorphous silicon film having a thickness of up to 50 kHz.

The method of claim 3, wherein

The eighth step,

A method of forming a silicon active layer, which is carried out in a hydrogen atmosphere or in a vacuum.

The method according to any one of claims 1 to 4,

The third step is

A method of forming a silicon active layer, characterized in that the heat treatment at a temperature of 380 ℃ to 480 ℃.