KR20010061293A - 강유전체 메모리 소자의 기준 전압 발생 장치 - Google Patents

강유전체 메모리 소자의 기준 전압 발생 장치 Download PDF

Info

Publication number
KR20010061293A
KR20010061293A KR1019990063786A KR19990063786A KR20010061293A KR 20010061293 A KR20010061293 A KR 20010061293A KR 1019990063786 A KR1019990063786 A KR 1019990063786A KR 19990063786 A KR19990063786 A KR 19990063786A KR 20010061293 A KR20010061293 A KR 20010061293A
Authority
KR
South Korea
Prior art keywords
voltage
cell
data
level
ferroelectric
Prior art date
Application number
KR1019990063786A
Other languages
English (en)
Other versions
KR100333650B1 (ko
Inventor
강영민
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063786A priority Critical patent/KR100333650B1/ko
Publication of KR20010061293A publication Critical patent/KR20010061293A/ko
Application granted granted Critical
Publication of KR100333650B1 publication Critical patent/KR100333650B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2297—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 부비트라인에 인가되는 기준 전압 (Q"1"+ Q"0")/2CBL의 크기를 일정 크기로 낮추어 저장된 데이터 "1" 및 "0"에 대해 동일한 최소 감지 신호 마진을 확보할 수 있는, 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 다수의 워드라인 및 다수의 정, 부비트라인이 서로 교차되어 매트릭스 형태로 구성되며 하나의 셀당 하나 이상의 강유전체 커패시터 및 하나 이상의 스위칭 소자로 구성된 다수의 단위 메모리 셀로 어레이되는 강유전체 메모리 어레이를 구비한 강유전체 메모리 소자에서 상기 단위 메모리 셀에 저장된 데이터를 읽기 위한 임의 레벨의 기준 전압을 발생하는 기준 전압 발생 장치에 있어서, 일측이 기준플레이트라인에 연결되며, 항상 제1 레벨의 데이터를 저장하는 정보저장용 제1 강유전체 커패시터와, 제1 부비트라인 및 상기 제1 강유전체 커패시터의 타측 사이에 연결되며 기준워드라인이 게이트단에 연결되는 제1 스위칭 트랜지스터를 구비하는 제1 기준셀; 일측이 상기 기준플레이트라인에 연결되며, 항상 제2 레벨의 데이터를 저장하는 정보저장용 제2 강유전체 커패시터와, 상기 제2 강유전체 커패시터의 타측 및 제2 부비트라인 사이에 연결되며 상기 기준워드라인이 게이트단에 연결되는 제2 스위칭 트랜지스터를 구비하는 제2 기준셀; 및 상기 제1 및 제2 부비트라인의 공통 연결단 및 접지전원단 사이에 연결되는 더미 커패시터를 포함하여, 읽기 동작 시 상기 제1 및 제2 기준셀로부터 발생되는 전하를 상기 제1 및 제2 부비트라인으로 유기하여, 상기 단위 메모리 셀에 저장된 상기 제1 레벨의데이터에 대한 읽기 동작시 변화되는 상기 정비트라인의 제1 전압 변화량과 상기 단위 메모리 셀에 저장된 상기 제2 레벨의 데이터에 대한 읽기 동작 시 변화되는 상기 정비트라인의 제2 전압 변화량의 중간값보다는 낮고, 상기 제2 전압 변화량 보다는 높은 기준 전압을 발생한다.

Description

강유전체 메모리 소자의 기준 전압 발생 장치{APPARATUS FOR GENERATING REFERENCE VOLTAGE IN FERROELECTRIC MEMORY DEVICE}
본 발명은 강유전체 커패시터 메모리 셀을 사용한 비휘발성 강유전체 반도체 메모리 소자에 관한 것으로서, 특히 저장된 정보의 '읽기' 시 감지 증폭 동작의 기준 전압을 발생하기 위한 기준 전압 발생 장치에 관한 것이다.
도 1은 강유전체 커패시터의 특성을 나타내는 전기장-분극의 이력 곡선으로서, 강유전체 커패시터는 양단의 전압이 "0"V 일 때 잔류 분극이 존재함으로써 분극 방향에 따라 각각 "1" 및 "0"으로 정의하여 2진 형태의 데이터를 저장할 수 있다. 이러한 특성을 이용하여 강유전체 커패시터는 비휘발성 메모리 소자의 기억수단으로 이용된다.
한편, 강유전체 메모리 소자의 셀 어레이는 다수의 워드라인과 다수의 비트라인이 서로 교차된 매트릭스 형태로 구성되며, 하나의 메모리 셀은 도 2에 도시된 바와 같이, 스위칭 트랜지스터 1개와 정보저장용 커패시터 1개로 구성된다.
도 2는 상기 특성을 가지는 강유전체 커패시터를 사용한 강유전체 메모리 소자의 기본셀에 대한 회로도로서, 스위칭 트랜지스터(T1)의 소스는 정비트라인(BL0)에 연결되며 스위칭 트랜지스터(T1)의 게이트는 워드라인(WL0)에 연결되고, 강유전체 커패시터(C1) 전극의 한쪽은 스위칭 트랜지스터(T1)의 드레인에 연결되며 다른 한쪽은 강유전체 커패시터(C1)를 구동하기 위한 셀 플레이트 라인(CP0)으로 연결된다.
상기와 같은 강유전체 메모리 소자의 기본셀은 1T1C로 이루어져, DRAM 저장셀과 동일한 구성을 가진다. 그러나, 강유전체 메모리 소자의 비휘발성을 갖게 하는 정보저장용 커패시터(C1)의 유전층으로 Pb(Zr, Ti)O3(PZT), SrBi2Ta2O9(SBT) 등의 강유전체 물질을 사용하고, 전극으로는 Pt, Ru, Ir 등의 노블 메탈(Novel Metal)과 RuO2, IrO2등 노블 메탈의 산화물로 이루어진다.
구동 방식에 있어서의 강유전체 메모리 소자와 DRAM과의 차이점은, DRAM의 경우 정보저장용 커패시터의 일측 전극인 셀 플레이트(CP)의 전압이 구동 전압의 절반(Vcc/2)으로 고정되어 있으나, 강유전체 메모리 소자의 경우는 각 메모리 기본셀을 구동시킬 때마다 셀 플레이트(CP)의 전압이 "0"V에서 "Vcc"로 가변 구동된다는 점이다. 이때, 셀 플레이트(CP)를 구동하는데 걸리는 시간은 셀 플레이트의 커패시턴스가 커질수록 커지는데, 이 커패시턴스를 줄이기 위하여 셀 플레이트를 라인 형태로 하고, 메모리 셀이 구동될 때마다 연결된 셀 플레이트(CP)를 선택 구동시킨다.
또한, DRAM에서는 저장된 데이터, 즉 "1" 또는 "0"에 따라 정비트라인(BL)의 전압이 프리차지 전압인 Vcc/2에서 상승 또는 강하되고, 감지 증폭기에서 상기 전압의 상승 또는 강하를 Vcc/2로 고정된 부비트라인(/BL)의 기준 전압과 비교/증폭함으로써 저장된 데이터의 "1" 또는 "0"을 판독한다.
그러나, 강유전체 메모리 소자의 읽기 구동 시에 셀 플레이트 라인(CP)이 구동되면 강유전체 커패시터에 저장된 데이터 "1" 또는 "0"에 관계없이 항상 정비트라인(BL)의 전압이 상승하게 된다. 즉, 읽기 구동 시 셀 플레이트 라인(CP)이 구동되면, 데이터 "1"이 저장되어 있던 셀에서는 Q"1"(도 1 참조)의 전하가, 데이터 "0"이 저장되어 있던 셀에서는 Q"0"(도 1 참조)의 전하가 각각 유기되어, 이 유기된 전하를 정비트라인(BL)과 공유하게 된다. 다만, 강유전체 커패시터에 "1"이 저장되어 있을 경우에 정비트라인(BL)으로 유기되는 전하(Q"1")가 "0"이 저장되어 있을 때 정비트라인(BL)으로 유기되는 전하(Q"0")보다 크므로, "1"이 저장되어 있을 경우의 정비트라인(BL) 전압 상승량(ΔVBL"1"≒ Q"1"/CBL)이 "0"이 저장되어 있을 때의 정비트라인(BL)의 전압 상승량(ΔVBL"0"≒ Q"0"/CBL)보다 크다.
따라서, 읽기 동작 시 감지 증폭기에서 정비트라인의 상기 미세한 전압 상승을 감지하여 증폭하기 위해 데이터 "1"을 읽을 때의 정비트라인의 전압 상승량과 데이터 "0"을 읽을 때의 정비트라인의 전압 상승량 사이의 중간 전압값의 기준전압을 발생시키는 별도의 기준 전압 발생 장치가 필요하다.
도 3은 종래 기술에 따른 기준 전압 발생 장치의 일실시 회로도로서, 기준 전압을 발생하기 위하여 강유전 메모리 셀과 동일한 구조를 갖는 2개의 기준셀(100, 110)을 구비한다.
2개의 기준셀(100, 110)은 각각 "1"과 "0"을 항상 저장하고 있다. 읽기 동작 시 기준워드라인(RWL)을 "하이"로 하여 스위칭 트랜지스터(RT1,RT2)를 턴온시키고,기준플레이트라인(RCP)을 "하이"로 구동하면, 각각의 기준셀(100, 110)로부터 ΔVBL"1"와 ΔVBL"0"을 발생시킬 크기의 전하(Q"1",Q"0")가 발생된다. 이때, 부비트라인(/BL1, /BL0)을 연결해 놓으면 2개의 기준셀(100, 110)에서 발생된 전하에 의해 2개의 부비트라인(/BL)에 동시에 "(Q"1"+ Q"0")/2"의 전하가 유기되어, (ΔVBL"1"+ ΔVBL"0")/2, 즉 "(Q"1"+ Q"0")/2CBL"의 전압 상승이 일어나게 된다. 따라서, 부비트라인의 (ΔVBL"1"+ΔVBL"0")/2 전압이 감지 증폭기의 기준 전압으로 사용되어 메모리 셀에 저장된 데이터 "1" 또는 "0"을 읽어낸다.
한편, 상기 언급한 강유전체 물질로 이루어진 강유전체 커패시터는 모든 반도체 공정에서 얻어진 전기적인 특성들과 마찬가지로 특성이 어느 정도 변동을 갖는다. 즉, 도 1에 도시된 유기되는 전하량 Q"1", Q"0"이 각각의 강유전체 커패시터마다 차이가 날 수 있다. 이러한 현상은 메모리 셀 및 기준 전압 발생 장치의 기준셀 구분없이 강유전체 커패시터에 일반적으로 나타나는 현상이다.
따라서, 기준 전압 발생 장치에 구비된 기준셀에서의 상기와 같은 전하량(Q"1", Q"0") 변동은 결과적으로 기준 전압의 변동을 유발하게 된다. 특히, Q"1"이 Q"0"보다 큰 값을 가지기 때문에, 각각의 변동계수(표준편차/평균값)가 같은 값을 갖는다 하더라도, Q"1"변동폭이 Q"0"변동폭보다 클 수 밖에 없다. 실험적으로는 Q"1"의 변동 계수가 Q"0"의 변동 계수보다 커서 Q"1"의 변동폭이 Q"0"의 변동폭보다 더욱 더 크게 나타난다.
도 4는 Q"1", Q"0"및 "(Q"1"+ Q"0")/2"의 분포 및 상기 도 3의 기준 전압 발생 장치에서 데이터 "1"과 데이터 "0"에 대한 최소 감지 신호 마진(A, B)을 도시한 도면이다.
강유전체 메모리 소자의 모든 셀이 동작하기 위해서는 가장 큰 값의 Q"0"을 갖는 셀과 가장 작은 값의 (Q"1"+ Q"0")/2를 갖는 기준셀에서의 감지 신호 마진이 감지 증폭기의 마진보다 커야 하며, 또한 가장 작은 값의 Q"1"을 갖는 셀과 가장 큰 값의 (Q"1"+ Q"0")/2를 갖는 기준셀에서의 감지 신호 마진이 감지 증폭기의 마진보다 커야 한다. 그러나, 도 4에 도시된 바와 같이, Q"1"변동폭이 Q"0"의 변동폭보다 크기 때문에 데이터 "1"의 최소 감지 마진이 데이터 "0"의 최소 감지 마진보다 작은 값을 갖게 되어, 읽기 시 데이터 "1"을 잘못 읽을 확률이 데이터 "0"을 잘못 읽을 확률보다 높은 문제가 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 부비트라인에 인가되는 기준 전압 (Q"1"+ Q"0")/2CBL의 크기를 일정 크기로 낮추어 저장된 데이터 "1" 및 "0"에 대해 동일한 최소 감지 신호 마진을 확보할 수 있는, 강유전체 메모리 소자의 기준 전압 발생 장치를 제공하는데 그 목적이 있다.
도 1은 강유전체 커패시터의 특성을 나타내는 전기장-분극의 이력 곡선 그래프.
도 2는 강유전체 커패시터를 사용한 강유전체 메모리 소자의 기본셀에 대한 회로도.
도 3은 종래 기술에 따른 기준 전압 발생 장치의 회로도.
도 4는 Q"1", Q"0"및 "(Q"1"+ Q"0")/2"의 분포 및 상기 도 3의 기준 전압 발생 장치에서 데이터 "1"과 데이터 "0"에 대한 최소 감지 신호 마진(A, B)을 도시한 도면.
도 5는 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도.
* 도면의 주요 부분에 대한 설명
100, 110, 200, 210 : 기준셀
RT1 내지 RT4 : 스위칭 트랜지스터
RC1, RC2 : 강유전체 커패시터
상기 목적을 달성하기 위한 본 발명은, 다수의 워드라인 및 다수의 정, 부비트라인이 서로 교차되어 매트릭스 형태로 구성되며 하나의 셀당 하나 이상의 강유전체 커패시터 및 하나 이상의 스위칭 소자로 구성된 다수의 단위 메모리 셀로 어레이되는 강유전체 메모리 어레이를 구비한 강유전체 메모리 소자에서 상기 단위 메모리 셀에 저장된 데이터를 읽기 위한 임의 레벨의 기준 전압을 발생하는 기준 전압 발생 장치에 있어서, 일측이 기준플레이트라인에 연결되며, 항상 제1 레벨의 데이터를 저장하는 정보저장용 제1 강유전체 커패시터와, 제1 부비트라인 및 상기 제1 강유전체 커패시터의 타측 사이에 연결되며 기준워드라인이 게이트단에 연결되는 제1 스위칭 트랜지스터를 구비하는 제1 기준셀; 일측이 상기 기준플레이트라인에 연결되며, 항상 제2 레벨의 데이터를 저장하는 정보저장용 제2 강유전체 커패시터와, 상기 제2 강유전체 커패시터의 타측 및 제2 부비트라인 사이에 연결되며 상기 기준워드라인이 게이트단에 연결되는 제2 스위칭 트랜지스터를 구비하는 제2 기준셀; 및 상기 제1 및 제2 부비트라인의 공통 연결단 및 접지전원단 사이에 연결되는 더미 커패시터를 포함하여, 읽기 동작 시 상기 제1 및 제2 기준셀로부터 발생되는 전하를 상기 제1 및 제2 부비트라인으로 유기하여, 상기 단위 메모리 셀에 저장된 상기 제1 레벨의 데이터에 대한 읽기 동작시 변화되는 상기 정비트라인의 제1 전압 변화량과 상기 단위 메모리 셀에 저장된 상기 제2 레벨의 데이터에 대한 읽기 동작 시 변화되는 상기 정비트라인의 제2 전압 변화량의 중간값보다는 낮고, 상기 제2 전압 변화량 보다는 높은 기준 전압을 발생한다.
또한, 본 발명은 다수의 워드라인 및 다수의 정, 부비트라인이 서로 교차되어 매트릭스 형태로 구성되며 하나의 셀당 하나 이상의 제1 강유전체 커패시터 및 하나 이상의 스위칭 소자로 구성된 다수의 단위 메모리 셀로 어레이되는 강유전체 메모리 어레이를 구비한 강유전체 메모리 소자에서 상기 단위 메모리 셀에 저장된 데이터를 읽기 위한 임의 레벨의 기준 전압을 발생하는 기준 전압 발생 장치에 있어서, 일측이 기준플레이트라인에 연결되며, 항상 제1 레벨의 데이터를 저장하는 정보저장용 제2 강유전체 커패시터와, 제1 부비트라인 및 상기 제2 강유전체 커패시터의 타측 사이에 연결되며 기준워드라인이 게이트단에 연결되는 제1 스위칭 트랜지스터를 구비하는 제1 기준셀; 및 일측이 상기 기준플레이트라인에 연결되며, 항상 제2 레벨의 데이터를 저장하는 정보저장용 제3 강유전체 커패시터와, 상기 제3 강유전체 커패시터의 타측 및 제2 부비트라인 사이에 연결되며 상기 기준워드라인이 게이트단에 연결되는 제2 스위칭 트랜지스터를 구비하는 제2 기준셀을 포함하며, 읽기 동작 시 상기 기준워드라인을 제1 레벨로 구동하여 상기 제1 및 제2 스위칭 트랜지스터를 턴온시키고, 상기 기준플레이트라인을 상기 단위 메모리 셀의 셀 플레이트 라인을 구동하는 전압보다 낮은 레벨의 전압으로 구동하여, 상기 단위 메모리 셀에 저장된 상기 제1 레벨의 데이터에 대한 읽기 동작시 변화되는 상기 정비트라인의 제1 전압 변화량과 상기 단위 메모리 셀에 저장된 상기 제2 레벨의 데이터에 대한 읽기 동작 시 변화되는 상기 정비트라인의 제2 전압 변화량의 중간값보다는 낮고, 상기 제2 전압 변화량 보다는 높은 기준 전압을 발생하여 상기 제1 및 제2 부비트라인에 인가하도록 구성한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 본 발명을 간략히 요약하면 아래와 같다.
본 발명은 앞서 언급한 종래 기술의 문제점을 해결하기 위하여 각각 데이터 "1"과 "0"이 각각 저장된 2개의 기준셀에서 발생되는 전하를 2개의 부비트라인(/BL0, /BL1)에 실어 기준 전압을 발생하는 기준 전압 발생 장치에서 강유전체 메모리 셀에 저장된 데이터 "1"을 읽었을 때의 정비트라인(BL)의 전압 변화량과 데이터 "0"을 읽었을 때의 정비트라인(BL)의 전압 변화량의 중간값보다는 낮고, 데이터 "0"을 읽었을 때의 전압 변화량 보다는 높은 기준 전압을 발생함으로써, 데이터 "1"과 데이터 "0"에 대해 동일한 최소 감지 신호 마진을 확보하도록 한다.
도 5는 본 발명의 일실시예에 따른 기준 전압 발생 장치의 회로도이다.
도면에 도시된 바와 같이, 본 발명의 일실시예에 따른 기준 전압 발생 장치는 기준 전압을 발생하기 위하여 강유전 메모리 셀과 동일한 구조를 갖는 2개의 기준셀(200, 210)을 종래와 동일하게 구비하되, 부비트라인의 커패시턴스를 높여 기준 전압의 크기를 작게 하기 위하여 2개의 부비트라인(/BL1, /BL0) 사이에 더미 커패시터(Cd)를 더 포함한다.
구체적으로, 본 발명의 기준 전압 발생 장치는 일측이 기준플레이트라인(RCP)에 연결되며, 데이터 "1"을 저장하고 있는 정보저장용 강유전체 커패시터(RC1) 및 부비트라인(/BL0)과 상기 강유전체 커패시터(RC1)의 타측 사이에 연결되며 기준워드라인(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(RT3)를 구비하는 기준셀(200)과, 일측이 기준플레이트라인(RCP)에 연결되며, 데이터 "0"을 저장하고 있는 정보저장용 강유전체 커패시터(RC2) 및 상기 강유전체 커패시터(RC2)의 타측과 부비트라인(/BL1) 사이에 연결되며 기준워드라인(RWL)이 게이트단에 연결되는 스위칭 트랜지스터(RT4)를 구비하는 기준셀(210)과, 2개의 부비트라인(/BL0, /BL1)이 연결되는 연결점 및 접지전원단 사이에 연결되는 더미 커패시터(Cd)로 이루어진다.
이와 같이 구성된 본 발명의 기준전압 발생 장치는 새롭게 구비된 더미 커패시터(Cd)를 통해 C/BL을 증가시킴으로써 C/BL를 CBL보다 크게 하여 부비트라인에 인가되는 기준 전압( ΔV/BL≒"(Q"1"+ Q"0")/2C/BL")의 크기를 작게 만든다. 따라서, 본 발명의 기준전압 발생 장치는 부비트라인에 인가되는 기준 전압을 일정 크기로 낮출 수 있으므로, 저장된 데이터 "1" 및 "0"에 대해 동일한 최소 감지 신호 마진을 확보할 수 있게 된다.
다음으로, 강유전체 메모리 셀에 저장된 데이터 "1"을 읽었을 때의 정비트라인(BL)의 전압 변화량과 데이터 "0"을 읽었을 때의 정비트라인(BL)의 전압 변화량의 중간값보다는 낮고, 데이터 "0"을 읽었을 때의 전압 변화량 보다는 높은 기준 전압을 발생시키기 위해, 상기 도 3의 종래와 동일한 구성을 가진 기준전압 발생 장치에서 읽기 동작 시 기준워드라인(RWL)을 "하이"로 하여 스위칭트랜지스터(RT3, RT4)를 턴온시키고, 기준플레이트라인(RCP)을 "하이"로 구동할 때 기준플레이트라인(RCP)을 강유전체 메모리 셀의 셀 플레이트 라인(CP0) 구동 전압보다 낮은 전압으로 구동함으로써 기준셀에서 유기되는 전하량을 줄여 기준 전압의 크기를 줄일 수 있다.
본 발명의 또다른 실시예로서, 강유전체 메모리 셀에 저장된 데이터 "1"을 읽었을 때의 정비트라인(BL)의 전압 변화량과 데이터 "0"을 읽었을 때의 정비트라인(BL)의 전압 변화량의 중간값보다는 낮고, 데이터 "0"을 읽었을 때의 전압 변화량 보다는 높은 기준 전압을 발생시키기 위하여 기준 전압 발생 장치의 기본셀 내에 구비된 강유전체 커패시터의 크기를 강유전체 메모리 셀에 구비된 강유전체 커패시터보다 작게 만들어, 동일한 특성을 가진 강유전체 커패시터일지라도 커패시터의 크기를 작게 함으로써 부비트라인으로 유기되는 전하량을 작게 하여 기준전압의 크기를 줄인다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 각각 데이터 "1"과 "0"이 각각 저장된 2개의 기준셀에서 발생되는 전하를 2개의 부비트라인(/BL0, /BL1)에 실어 기준 전압을 발생하는 기준 전압 발생 장치에서 강유전체 메모리 셀에 저장된 데이터 "1"을 읽었을 때의 정비트라인(BL)의 전압 변화량과 데이터 "0"을 읽었을 때의 정비트라인(BL)의 전압 변화량의 중간값보다는 낮고, 데이터 "0"을 읽었을 때의 전압 변화량 보다는 높은 기준 전압을 발생함으로써, 데이터 "1"과 데이터 "0"에 대해 동일한 최소 감지 신호 마진을 확보하여 안정적인 기준 전압을 발생하여 소자의 신뢰도를 향상시킬 수 있다.

Claims (3)

  1. 다수의 워드라인 및 다수의 정, 부비트라인이 서로 교차되어 매트릭스 형태로 구성되며 하나의 셀당 하나 이상의 강유전체 커패시터 및 하나 이상의 스위칭 소자로 구성된 다수의 단위 메모리 셀로 어레이되는 강유전체 메모리 어레이를 구비한 강유전체 메모리 소자에서 상기 단위 메모리 셀에 저장된 데이터를 읽기 위한 임의 레벨의 기준 전압을 발생하는 기준 전압 발생 장치에 있어서,
    일측이 기준플레이트라인에 연결되며, 항상 제1 레벨의 데이터를 저장하는 정보저장용 제1 강유전체 커패시터와, 제1 부비트라인 및 상기 제1 강유전체 커패시터의 타측 사이에 연결되며 기준워드라인이 게이트단에 연결되는 제1 스위칭 트랜지스터를 구비하는 제1 기준셀;
    일측이 상기 기준플레이트라인에 연결되며, 항상 제2 레벨의 데이터를 저장하는 정보저장용 제2 강유전체 커패시터와, 상기 제2 강유전체 커패시터의 타측 및 제2 부비트라인 사이에 연결되며 상기 기준워드라인이 게이트단에 연결되는 제2 스위칭 트랜지스터를 구비하는 제2 기준셀; 및
    상기 제1 및 제2 부비트라인의 공통 연결단 및 접지전원단 사이에 연결되는 더미 커패시터를 포함하여,
    읽기 동작 시 상기 제1 및 제2 기준셀로부터 발생되는 전하를 상기 제1 및 제2 부비트라인으로 유기하여, 상기 단위 메모리 셀에 저장된 상기 제1 레벨의 데이터에 대한 읽기 동작시 변화되는 상기 정비트라인의 제1 전압 변화량과 상기 단위 메모리 셀에 저장된 상기 제2 레벨의 데이터에 대한 읽기 동작 시 변화되는 상기 정비트라인의 제2 전압 변화량의 중간값보다는 낮고, 상기 제2 전압 변화량 보다는 높은 기준 전압을 발생하도록 구성함을 특징으로 하는 기준 전압 발생 장치.
  2. 다수의 워드라인 및 다수의 정, 부비트라인이 서로 교차되어 매트릭스 형태로 구성되며 하나의 셀당 하나 이상의 제1 강유전체 커패시터 및 하나 이상의 스위칭 소자로 구성된 다수의 단위 메모리 셀로 어레이되는 강유전체 메모리 어레이를 구비한 강유전체 메모리 소자에서 상기 단위 메모리 셀에 저장된 데이터를 읽기 위한 임의 레벨의 기준 전압을 발생하는 기준 전압 발생 장치에 있어서,
    일측이 기준플레이트라인에 연결되며, 항상 제1 레벨의 데이터를 저장하는 정보저장용 제2 강유전체 커패시터와, 제1 부비트라인 및 상기 제2 강유전체 커패시터의 타측 사이에 연결되며 기준워드라인이 게이트단에 연결되는 제1 스위칭 트랜지스터를 구비하는 제1 기준셀; 및
    일측이 상기 기준플레이트라인에 연결되며, 항상 제2 레벨의 데이터를 저장하는 정보저장용 제3 강유전체 커패시터와, 상기 제3 강유전체 커패시터의 타측 및 제2 부비트라인 사이에 연결되며 상기 기준워드라인이 게이트단에 연결되는 제2 스위칭 트랜지스터를 구비하는 제2 기준셀을 포함하며,
    읽기 동작 시 상기 기준워드라인을 제1 레벨로 구동하여 상기 제1 및 제2 스위칭 트랜지스터를 턴온시키고, 상기 기준플레이트라인을 상기 단위 메모리 셀의셀 플레이트 라인을 구동하는 전압보다 낮은 레벨의 전압으로 구동하여, 상기 단위 메모리 셀에 저장된 상기 제1 레벨의 데이터에 대한 읽기 동작시 변화되는 상기 정비트라인의 제1 전압 변화량과 상기 단위 메모리 셀에 저장된 상기 제2 레벨의 데이터에 대한 읽기 동작 시 변화되는 상기 정비트라인의 제2 전압 변화량의 중간값보다는 낮고, 상기 제2 전압 변화량 보다는 높은 기준 전압을 발생하여 상기 제1 및 제2 부비트라인에 인가하도록 구성함을 특징으로 하는 기준 전압 발생 장치.
  3. 제 2 항에 있어서, 상기 제2 및 제3 강유전체 커패시터는,
    상기 제1 강유전체 커패시터보다 크기가 작은 것을 특징으로 하는 기준 전압 발생 장치.
KR1019990063786A 1999-12-28 1999-12-28 강유전체 메모리 소자의 기준 전압 발생 장치 KR100333650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063786A KR100333650B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 기준 전압 발생 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063786A KR100333650B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 기준 전압 발생 장치

Publications (2)

Publication Number Publication Date
KR20010061293A true KR20010061293A (ko) 2001-07-07
KR100333650B1 KR100333650B1 (ko) 2002-04-22

Family

ID=19631106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063786A KR100333650B1 (ko) 1999-12-28 1999-12-28 강유전체 메모리 소자의 기준 전압 발생 장치

Country Status (1)

Country Link
KR (1) KR100333650B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715979B1 (ko) * 2006-05-25 2007-05-08 경북대학교 산학협력단 피형 금속 산화막 반도체 게이팅 셀을 이용한 강유전체메모리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715979B1 (ko) * 2006-05-25 2007-05-08 경북대학교 산학협력단 피형 금속 산화막 반도체 게이팅 셀을 이용한 강유전체메모리

Also Published As

Publication number Publication date
KR100333650B1 (ko) 2002-04-22

Similar Documents

Publication Publication Date Title
US11107515B2 (en) Ferroelectric memory cells
TWI681544B (zh) 用於包含鐵電記憶體單元和介電記憶體單元之記憶體之裝置及方法
TWI668687B (zh) 包含鐵電記憶體及用於存取鐵電記憶體之裝置與方法
US7154768B2 (en) Non-destructive readout of ferroelectric memories
TW201812759A (zh) 包括鐵電記憶體且用於操作鐵電記憶體之裝置及方法
KR20010004385A (ko) 강유전체 메모리 장치
US6970371B1 (en) Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages
JP4158010B2 (ja) 隣接メモリセル間でセルプレートを共有する強誘電体メモリ素子及びその駆動方法
KR19990001773A (ko) 기준 셀 커패시터로 선형 커패시터를 사용하는 강유전체 메모리소자, 그에 저장된 정보를 읽는 방법 및 그 제조방법
KR100333650B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR100318435B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR19980087512A (ko) 하나의 메모리셀에 다수비트의 정보를 저장할 수 있는 반도체 기억장치
JP2004516646A (ja) メモリデバイスおよびメモリデバイスを動作させる方法
KR100427041B1 (ko) 강유전체 메모리 장치에서의 기준전압 발생 장치
KR100713063B1 (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
KR20020002549A (ko) 강유전체 메모리 소자의 기준 전압 발생 장치
JPH08273373A (ja) 半導体記憶装置とその動作方法
KR100318440B1 (ko) 강유전체 메모리 장치 및 그의 구동방법
KR20030002227A (ko) 기준전압의 마진을 높이는 기준전압 발생장치
KR20030050959A (ko) 균일한 셀 특성을 갖는 강유전체 메모리 소자
KR20040059432A (ko) 강유전체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee